JPS59124126A - オ−ミツク接触の形成方法 - Google Patents

オ−ミツク接触の形成方法

Info

Publication number
JPS59124126A
JPS59124126A JP22925482A JP22925482A JPS59124126A JP S59124126 A JPS59124126 A JP S59124126A JP 22925482 A JP22925482 A JP 22925482A JP 22925482 A JP22925482 A JP 22925482A JP S59124126 A JPS59124126 A JP S59124126A
Authority
JP
Japan
Prior art keywords
regions
compound semiconductor
contact
windows
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22925482A
Other languages
English (en)
Inventor
Takashi Mimura
高志 三村
Koichiro Kotani
小谷 紘一郎
Yoshimi Yamashita
良美 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22925482A priority Critical patent/JPS59124126A/ja
Publication of JPS59124126A publication Critical patent/JPS59124126A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、化合物半導体を主材料とする半導体装置、例
えばGaAs系MES−FETやヘテロ接合を有し2次
元電子ガスを利用して高速動作を可能とした化合物半導
体装置(以下、この種化合物半導体装置と呼ぶ)等に於
けるオーミック接触の形成方法に関する。
従来技術と問題点 従来、化合物半導体装置に於けるオーミ・ツク接触を形
成するには、化合物半導体結晶にオーミック金属を被着
し、温度約450〔℃〕、時間1 〔分〕程度の熱処理
を行ない、化合物半導体結晶とオーミック金属とを合金
化している。
このオーミック接触の形成方法では、化合物半導体結晶
が合金化反応に依り破壊されつつオーミック接触が形成
されるものであり、僅かな結晶性質の違い、例えば、転
位、点欠陥、表面自然酸化膜等に依って合金化反応の進
行が影響され、均一性や良好な接触は得られないことが
判った。
発明の目的 本発明は、化合物半導体装置に於ける例えばソース電極
或いはドレイン電極等、オーミック接触を必要とする電
極を形成するに際し、均一性が高(、低抵抗の接触を形
成することができる方法を提供する。
発明の構成 本発明では、化合物半導体結晶とオーミック金属とを合
金化する前に、予め結晶を壊しておくことに依り、オー
ミック金属である例えばゲルマニウム(Ge)の拡散を
増速し、そして、均一な反応を可能とし、また、この種
化合物半導体装置に適用した場合はへテロ接合バリアを
壊すこともできるようにし、これ等に依り、化合物半導
体結晶とオーミック金属との良好なオーミック接触をと
り得るようにしたものである。
発明の実施例 第1図及び第2図は本発明を例えばMES−FETに適
用した実施例を説明する為の工程要所に於ける半導体装
置の要部切断側面図であり、次に、これ等の図を参照し
つつ記述する。
第1図参照 ■ 半絶縁性G a A s基板1上にキャリヤ濃度が
2×10′7ccm″″3〕であるn型GaAs半導体
層2を厚さ例えば0.3〜0.5〔μm〕程度に形成さ
れているものとする。
■ 化学気相堆積法にて二酸化シリコン膜3(マスク膜
)を厚さ例えば3000 C人〕程度に形成する。
■ フォト・リソグラフィ技術にて二酸化シリコン膜3
のパターニングを行ない電極コンタク1−窓3Aを形成
する。
■ アルゴン(Ar)  ・イオンを例えば約0.5〜
1  (KV)程度で加速して照射する。
これに依り前記厚さのGaAs半導体N2を選択的に半
絶縁性化させることができる。図では、記号5Aで指示
した部分が前記Ar照射に依ってダメージを受は且つキ
ャリヤ濃度が低下した部分即ち損傷領域である。尚、損
傷領域5Aを形成するには、イオン照射のみならず、中
性原子或いは中性分子等の粒子であっても良い。
■ 温度約450(”C)、時間約1 〔分〕の熱処理
を窒素(N2)雰囲気中で行なう。
これに依り損傷領域5Aのキャリヤ濃度を元の値にまで
回復させることができる。
第2図参照 ■ 蒸着法を適用し金・ゲルマニウム/金(Au・Ge
/Au)膜を厚さ例えば3000 (人〕程度に形成す
る。尚、蒸着法を適用する前に一旦空気中に取り出して
表面を僅かに酸化させるようにしても良いが、これは必
須の工程ではない。
■ フォ1−・リソグラフィ技術にてAu−Ge/Au
膜のバターニングを行なって電極4を形成する。
■ 温度約450〔℃〕、時間約1 〔分〕程度の熱処
理をN2雰囲気中で行なう。
これに依り、合金化領域5が形成され、電極4及び4′
は良好なオーミック接触をとることができ、その接触抵
抗Rcとして2〔Ω/100μm〕がfiられた。因に
、従来技術に依るものでは、Rc−4(Ω/100μm
)程度である。
このようなオーミック接触の形成方法を前記MES−F
ETに適用する場合には、前記工程部ち電極4及び4′
の形成に引き続いて、それ等電極4及び4′の間の二酸
化シリコン膜3に選択的に開口を形成してn型GaAs
半導体層2の一部を表出した後、該n型G a A s
半導体層2の表面に例えばアルミニウム(Ar)からな
るショットキ・ゲート電極を形成する。
第3図及び第4図は本発明をこの種化合物半導体装置に
適用した場合の実施例を説明する為の工程要所に於ける
半導体装置の要部切断側面図であり、以下これ等の図を
参照しつつ記述する。
第3図参照 ■ 半絶縁性GaAs基板11上にノン・ドープGaA
s半導体層12、厚さ600 〔人〕でキヤ′IJヤ濃
度が2 X 101B(cm−3)であるn型A j2
 o、3G a O,? A s半導体層13、厚さ5
0o〔人〕でキャリヤ濃度が2 X 10 Ig、(c
「3)であるn型GaAs半導体層14が形成されてい
るものとする。
尚、15は2次元電子ガス層を指示している。
■ 化学気相堆積法にて二酸化シリコン膜16を厚さ例
えば3000 (人〕程度に形成する。
■ フォト・リソグラフィ技術にて二酸化シリコン膜1
6のバターニングを行ない電極コンタクト窓16Aを形
成する。
■ アルゴン(Ar)  ・イオンを例えば3(Ke■
〕程度で加速して照射する。
これに依り表面からヘテロ界面に達する損傷領域19A
を形成することができる。Ar照射に依る損傷かへテロ
界面に到達しているか否かは、2次元電子ガス濃度を検
出してその低減の度合をモニタすることで確認した。
第4図参照 ■ 蒸着法を適用しAu −Q e / A 1.1膜
を厚さ例えば3000 C人〕程度に形成する。
■ フォト・リソグラフィ技術にてA u −G e 
/A uIQのパクーニングを行なってソース電極17
及びドレイン電極18を形成する。
■ 温度約450〔℃〕、時間約1 〔分〕程度の熱処
理をN2雰囲気中で行なう。
これに依り、合金化領域19が形成され、電極17及び
18は良好なオーミック接触をとることができ、その接
触抵抗は従来技術に依った場合のχ程度に低下する。
このようなオーミック接触の形成方法を前記この種化合
物半導体装置の製造に適用する場合には、前記工程に引
き続いて、例えば、電極17及び18の形成後、該電極
17及び18間の二酸化シリコン膜16に選択的に開口
を形成し、更に該開口内のn型GaAs半導体層14を
除去してn型A 120,3G a 0.7A S半導
体層13の一部を表出した後、該n型Aβ0.3G a
 □、7A s半導体層130表面に例えばチタン−白
金−金(Ti/Pt/Au)からなるショットキ・ゲー
ト電極を配設することに依り、エンハンスメント型の化
合物半導体装置が形成される。尚、n型GaAs半導体
層14上にゲート電極を配設すればディプレッション型
化合物半導体装置が形成される。
発明の効果 本発明に依れば、GaAs系MES−FETやこの種化
合物半導体装置等の化合物半導体装置に於いて、化合物
半導体結晶とオーミック電極金属とを合金化してオーミ
ック接触を形成するに際し、予め、化合物半導体結晶に
イオン、中性原子、中性分子等の粒子を照射して電極コ
ンタクト部分に損傷領域を形成しておくことに依り均一
で低抵抗のオーミック接触を形成することができる。
【図面の簡単な説明】
第1図及び第2図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第3図及び
第4図は本発明の他の実施例を説明する為の工程要所に
於ける半導体装置の要部切断側面図である。 図に於いて、■は半絶縁性GaAs基板、2はGaAs
半導体層、3は二酸化シリコン膜、4及び4′は電極、
5は合金化領域、5Aば損傷領域である。 特許出願人   冨士通株式会社 代理人弁理士  土臭 久五部 (外3名) 99 第1図

Claims (1)

    【特許請求の範囲】
  1. 化合物半導体結晶上に電極コンタクト窓を有するマスク
    膜を形成し、次に、該マスク膜を介しイオン或いは中性
    原子或いは中性分子等の粒子を照射して前記化合物半導
    体結晶に自由キャリヤ濃度を減少させる為の損傷を選択
    的に与えて損傷領域を形成し、次に、オーミック電極金
    属膜を形成してから熱処理を行なって前記化合物半導体
    結晶と前記オーミック電極金属との合金化を行なう治=
    ==Th′    程が含まれてなることを特徴とする
    オーミック接触の形成方法。
JP22925482A 1982-12-29 1982-12-29 オ−ミツク接触の形成方法 Pending JPS59124126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22925482A JPS59124126A (ja) 1982-12-29 1982-12-29 オ−ミツク接触の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22925482A JPS59124126A (ja) 1982-12-29 1982-12-29 オ−ミツク接触の形成方法

Publications (1)

Publication Number Publication Date
JPS59124126A true JPS59124126A (ja) 1984-07-18

Family

ID=16889223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22925482A Pending JPS59124126A (ja) 1982-12-29 1982-12-29 オ−ミツク接触の形成方法

Country Status (1)

Country Link
JP (1) JPS59124126A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240779A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd 電界効果型半導体装置の製造方法
JPS63187667A (ja) * 1987-01-30 1988-08-03 Hitachi Ltd 半導体装置
JPH05121353A (ja) * 1991-04-29 1993-05-18 Telefunken Electronic Gmbh Iii−v族化合物半導体のn−ドーピング半導体層上にオーム接触部を形成する方法
JP2011517064A (ja) * 2008-03-31 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240779A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd 電界効果型半導体装置の製造方法
JPS63187667A (ja) * 1987-01-30 1988-08-03 Hitachi Ltd 半導体装置
JPH05121353A (ja) * 1991-04-29 1993-05-18 Telefunken Electronic Gmbh Iii−v族化合物半導体のn−ドーピング半導体層上にオーム接触部を形成する方法
JP2011517064A (ja) * 2008-03-31 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップおよびその製造方法
US8928052B2 (en) 2008-03-31 2015-01-06 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing same

Similar Documents

Publication Publication Date Title
EP0046371B1 (en) Method of manufacturing a semiconductor device
EP0013342B1 (fr) Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur
JP2001284578A (ja) 半導体三端子装置
EP0070810B1 (en) Method of making a field effect transistor with a modified metal semiconductor schottky barrier depletion region
JPS6338871B2 (ja)
JPS59124126A (ja) オ−ミツク接触の形成方法
US5389564A (en) Method of forming a GaAs FET having etched ohmic contacts
US5204278A (en) Method of making MES field effect transistor using III-V compound semiconductor
JPS5832513B2 (ja) 電界効果トランジスタの製造方法
JPS6160591B2 (ja)
EP0412502A1 (en) Method of making MES type field effect transistor using III-V compound semiconductor
JPS6352473A (ja) 化合物半導体装置
JPS5935480A (ja) 半導体装置
JPS62291070A (ja) 半導体装置の製造方法
JPH05160157A (ja) 電界効果トランジスタの製造方法
JP3042004B2 (ja) 半導体装置の製造方法
JP2663855B2 (ja) 半導体装置の製造方法
JP2889240B2 (ja) 化合物半導体装置及びその製造方法
JPS62259436A (ja) 半導体装置およびその製造方法
JPS6154620A (ja) 半導体装置の製造方法
JPH0997800A (ja) Mesfetの製造方法
JPH028457B2 (ja)
JPH06326135A (ja) 化合物半導体装置の製造方法
JPS63179579A (ja) 化合物半導体装置の製造方法
JPS633415A (ja) 半導体装置の製造方法