WO2017090903A1 - 매립된 p형 컨택층을 포함하는 발광다이오드 - Google Patents

매립된 p형 컨택층을 포함하는 발광다이오드 Download PDF

Info

Publication number
WO2017090903A1
WO2017090903A1 PCT/KR2016/012292 KR2016012292W WO2017090903A1 WO 2017090903 A1 WO2017090903 A1 WO 2017090903A1 KR 2016012292 W KR2016012292 W KR 2016012292W WO 2017090903 A1 WO2017090903 A1 WO 2017090903A1
Authority
WO
WIPO (PCT)
Prior art keywords
type semiconductor
semiconductor layer
light emitting
layer
common
Prior art date
Application number
PCT/KR2016/012292
Other languages
English (en)
French (fr)
Inventor
진모 김제임스
Original Assignee
주식회사 썬다이오드코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 썬다이오드코리아 filed Critical 주식회사 썬다이오드코리아
Publication of WO2017090903A1 publication Critical patent/WO2017090903A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Definitions

  • the present invention relates to a light emitting diode, and more particularly, to a light emitting diode including a p-type semiconductor layer in which a p-type contact layer is embedded.
  • LEDs Light emitting diodes
  • LCD backlight units or displays and vehicle headlamps Recently, as the field of application is expanded to LCD backlight units or displays and vehicle headlamps, there is a demand for the development of light emitting diodes having improved light characteristics capable of high power and high brightness.
  • the present invention is to solve the above problems, to provide a light emitting diode that can implement a high output and high brightness.
  • the present invention includes an active layer and a plurality of light emitting structures each having different conductive semiconductor layers formed on one surface and the other surface of the active layer, and a conductive layer disposed in a region where the light emitting structures are bonded to each other.
  • the semiconductor layer is a common p-type semiconductor layer or a common n-type common semiconductor layer and is shared with each of the light emitting structures, and at least one of the plurality of common p-type semiconductor layers has a pattern having a plurality of holes therein. It is possible to provide a light emitting diode characterized in that the p-type contact layer having a buried.
  • the light emitting diode includes a first light emitting structure including a first n-type semiconductor layer, a first active layer, and a first common p-type semiconductor layer, and a first common p shared with the first light emitting structure. It may include a second light emitting structure including a type semiconductor layer, a second active layer and a second n-type semiconductor layer.
  • the first common p-type semiconductor layer is a p-type contact layer having a first p-type semiconductor layer formed on the first active layer, a pattern having a plurality of holes formed on the first p-type semiconductor layer;
  • the second p-type semiconductor layer may be formed to fill the holes of the p-type contact layer and surround the p-type contact layer.
  • the light emitting diode may further include a first n-type electrode formed on a portion of the first n-type semiconductor layer, a second n-type electrode formed on a portion of the second n-type semiconductor layer, and the first common p-type.
  • the semiconductor device may further include a first p-type electrode formed on a portion of the semiconductor layer. In this case, the first p-type electrode may be disposed in contact with the p-type contact layer embedded in the first common p-type semiconductor layer.
  • the light emitting diode includes a first light emitting structure including a first n-type semiconductor layer, a first active layer, and a first common p-type semiconductor layer, and a first common p shared with the first light emitting structure.
  • a second light emitting structure including a semiconductor semiconductor layer, a second active layer, and a first common n-type semiconductor layer; and a first common n-type semiconductor layer, a third active layer, and a third p-type semiconductor layer shared with the second light emitting structure. It may include.
  • the light emitting diode of the present invention can lower the contact resistance between the p-type semiconductor layer and the p-type electrode by embedding the p-type contact layer in the p-type semiconductor layer disposed in the region where the light emitting structure is bonded.
  • the electrical conductivity of the p-type semiconductor layer may be improved to easily implement a light emitting diode having high brightness.
  • FIGS. 1A to 1B are schematic diagrams illustrating a light emitting diode according to an embodiment of the present invention.
  • FIG. 2 is a schematic diagram showing a light emitting diode according to another embodiment of the present invention.
  • the present invention can provide a light emitting diode capable of realizing high brightness through a semiconductor layer having improved electrical conductivity.
  • the light emitting diode includes an active layer and a plurality of light emitting structures each having different conductive semiconductor layers formed on one surface and the other surface of the active layer, and the conductive semiconductors are disposed in a region where the light emitting structures are bonded to each other.
  • the layer is shared to each of the light emitting structures as a common p-type semiconductor layer or a common n-type common semiconductor layer, and at least one of the plurality of common p-type semiconductor layers has a pattern having a plurality of holes therein. It may be a light emitting diode characterized in that the p-type contact layer is embedded.
  • FIGS. 1A to 1B are schematic diagrams illustrating a light emitting diode according to an embodiment of the present invention.
  • the light emitting diode 11 may include a first n-type semiconductor layer 111, a first active layer 131 formed on the first n-type semiconductor layer 111, and the The first light emitting structure 101 including the first common p-type semiconductor layer 151 formed on the first active layer 131, and the first common p-type semiconductor layer shared with the first light emitting structure 101.
  • a second light emission including a second active layer 231 formed on the first common p-type semiconductor layer 151 and a second n-type semiconductor layer 211 formed on the second active layer 231; It may be to include the structure 201.
  • the first common p-type semiconductor layer 151 disposed in a region where the first light emitting structure 101 and the second light emitting structure 201 are joined to each other is the first light emitting structure 101 and the first light emitting structure.
  • the light emitting structure 201 may be shared.
  • the sharing of the first common p-type semiconductor layer 151 to each of the light emitting structures 101 and 201 also functions as a p-type semiconductor layer of the first light emitting structure 101, and at the same time, the second light emitting structure. It means that it also functions as the p-type semiconductor layer of 201.
  • the light emitting diodes 11 may be formed on a substrate (not shown).
  • the substrate may be any substrate used in the light emitting device, and specifically, for example, may be a sapphire (Al 2 O 3 ) substrate, a SiC substrate, a GaN substrate, a GaP substrate, a GaAs substrate, an InP substrate, or a ZnO substrate.
  • the present invention is not limited thereto.
  • a buffer layer (not shown) may be disposed before the light emitting diodes 11 are formed on the substrate.
  • the buffer layer is disposed to reduce defects due to a difference in lattice constant between the substrate and the light emitting diodes 11, and may be an undoped semiconductor layer to which dopants are not added.
  • the buffer layer may be formed of a Group 3-4 compound semiconductor, but is not limited thereto.
  • the first n-type semiconductor layer 111 and the second n-type semiconductor layer 211 are compound semiconductor layers that provide electrons to the first active layer 131 and the second active layer 231, respectively.
  • the first n-type semiconductor layer 111 and the second n-type semiconductor layer 211 is n-type doped GaN, AlGaN, InGaN, InAlGaN, AlN, InN, AlInN, GaAs, GaAsP or AlGaAs
  • the type and addition concentration of impurities included in the first n-type semiconductor layer 111 and the second n-type semiconductor layer 211 may be variously applied according to the embodiment.
  • the first active layer 131 and the second active layer 231 emit light by recombination of electrons and holes injected through the n-type semiconductor layer and the p-type semiconductor layer, respectively. It can emit light and can use all the usual active layer material.
  • the first active layer 131 and the second active layer 231 may include In x Al y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and 0 ⁇ x + A well-made InAlGaN layer with y ⁇ 1) is used, and an InAlGaN layer with In a Al b Ga (1-ab) N (0 ⁇ a ⁇ 1, 0 ⁇ b ⁇ 1 and 0 ⁇ a + b ⁇ 1) is a barrier layer.
  • the first active layer 131 and the second active layer 231 may include a zinc oxide-based material such as ZnMgO or ZnCdO, and in some embodiments, the first active layer 131 and the second active layer. 231 may be made of a doped compound semiconductor.
  • the first common p-type semiconductor layer 151 except for the p-type contact layer 151b embedded in the first common p-type semiconductor layer 151 may be magnesium (Mg), nitrogen (N), phosphorus (P), or arsenic. It may be a compound semiconductor layer of a Group 3-5 element to which p-type impurities such as (As), zinc (Zn), lithium (Li), or copper (Cu) are added.
  • the first common p-type semiconductor layer 151 except for the p-type contact layer 151b embedded in the first common p-type semiconductor layer 151 may be p-type doped GaN, AlGaN, InGaN, InAlGaN, AlN, InN, AlInN, GaAs, GaAsP or AlGaAs, and the type and concentration of impurities included in the semiconductor layer may be variously applied according to the embodiment.
  • the first common p-type semiconductor layer 151 may be formed on the first p-type semiconductor layer 151a and the first p-type semiconductor layer 151a formed on the first active layer 131.
  • a second p formed in a form surrounding the p-type contact layer 151b by filling the p-type contact layer 151b having a pattern with a plurality of holes formed therein and the holes of the p-type contact layer 151b.
  • the semiconductor layer 151c may be included. That is, the first common p-type semiconductor layer 151 may have a structure in which a p-type contact layer 151b having a pattern having the plurality of holes therein is embedded.
  • the first common p-type semiconductor layer 151 may be shared by the first light emitting structure 101 and the second light emitting structure 201 to serve as p-type semiconductor layers of both light emitting structures 101 and 201.
  • the hole is uniformly injected into the first common p-type semiconductor layer 151 by the p-type contact layer 151b embedded in the first common p-type semiconductor layer 151.
  • Electrical conductivity of the first common p-type semiconductor layer 151 may be improved. Holes uniformly injected into the first common p-type semiconductor layer 151 are respectively formed through the first p-type semiconductor layer 151a and the second p-type semiconductor layer 151c. And it can be injected into the second active layer 231 uniformly vertically, it is possible to improve the luminous efficiency of each of the light emitting structure (101, 201).
  • 1B is a schematic diagram illustrating a three-dimensional shape of the first common p-type semiconductor layer and a cross section of the p-type contact layer.
  • the first common p-type semiconductor layer 151 has a p-type contact layer 151b having a plurality of holes on the first p-type semiconductor layer 151a, and the p-type contact.
  • the second p-type semiconductor layer 151c is sequentially stacked on the p-type contact layer 151b while filling the plurality of holes of the layer 151b to surround the p-type contact layer 151b.
  • the shape of the plurality of holes of the p-type contact layer 151b may be provided in various shapes, such as a circle, a triangle, a rectangle, or a polygon, according to an embodiment, and the arrangement and alignment of the holes may be configured in various forms according to the embodiment. have.
  • the p-type contact layer 151b may be ohmic contact to the first common p-type semiconductor layer 151.
  • the p-type contact layer 151b may be formed of a material having high light transmittance and excellent electrical conductivity.
  • the p-type contact layer 151b is indium oxide (In 2 O 3 ), Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), Indium Zinc Tin Oxide (IZTO), Indium Aluminum Zinc Oxide (IAZO), Indium Gallium Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IZTO), Aluminum Zinc Oxide (AZO), Antimony Tin Oxide (ATO), Nickel Oxide (NiO) ), And may include at least one material selected from graphene, graphene oxide, and carbon nanotubes.
  • the p-type contact layer 151b may be formed with a pattern having a plurality of holes through a conventional lithography process or a lift-off process. Since the p-type contact layer 151b has a pattern having a plurality of holes, the current injected into the first common p-type semiconductor layer 151 is evenly distributed over the entire first common p-type semiconductor layer 151. Can be distributed.
  • the second p-type semiconductor layer 151c is disposed to surround the p-type contact layer 151b, the p-type contact layer 151b, the first p-type semiconductor layer 151a, and the The adhesion to the second p-type semiconductor layer 151c and the degree of embedding of the p-type contact layer 151b may be increased.
  • the second semiconductor layer 151c may be formed to fill a plurality of holes of the p-type contact layer 151b and surround the p-type contact layer 151b.
  • the 151a may be formed by regrowth, or may be formed through wafer bonding.
  • n-type semiconductor layers 111 and 211, the active layers 131 and 231, and the p-type semiconductor layers 151a and 151c may be formed by metal organic chemical vapor deposition (MOCVD) and molecular beam growth. Methods such as molecular beam epitaxy (MBE), electron beam deposition, or sputtering may be used, but are not limited thereto.
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • electron beam deposition electron beam deposition
  • sputtering may be used, but are not limited thereto.
  • the light emitting diode 11 may include a portion of the first n-type electrode 161 and the second n-type semiconductor layer 211 formed on a portion of the first n-type semiconductor layer 111.
  • the semiconductor device may further include a second n-type electrode 261 formed on a region and a first p-type electrode 171 formed on a portion of the first common p-type semiconductor layer 151.
  • the first n-type electrode 161, the second n-type electrode 261, and the first p-type electrode 171 may be made of a common electrode material.
  • the first p-type electrode 171 formed on a portion of the first common p-type semiconductor layer 151 may include a second p included in the first common p-type semiconductor layer 151. It may be formed on the exposed surface of the type semiconductor layer 151c, or may be formed on the exposed surface of the p-type contact layer 151b included in the first common p-type semiconductor layer 151. have.
  • the first p-type electrode 171 formed in a portion of the first common p-type semiconductor layer 151 may be buried in the first common p-type semiconductor layer 151. It may be disposed in contact with the contact layer 151b. As described above, the contact resistance between the first common p-type semiconductor layer 151 and the first p-type electrode 171 may be lowered. Accordingly, the present invention can easily implement a high power and high brightness light emitting diode by injecting a high current into the first common p-type semiconductor layer 151.
  • FIG. 2 is a schematic chemical diagram of a light emitting diode according to another embodiment of the present invention.
  • the light emitting diode 12 includes a first n-type semiconductor layer 112, a first active layer 132 and a first active layer 132 formed on the first n-type semiconductor layer 112.
  • a first light emitting structure 102 including a first common p-type semiconductor layer 152 formed on the first common p-type semiconductor layer 152 and shared with the first light emitting structure 102;
  • the second light emitting structure 202 includes a second active layer 232 formed on the first common p-type semiconductor layer 152 and a first common n-type semiconductor layer 212 formed on the second active layer 232.
  • the third light emitting structure 302 including the 3 p-type semiconductor layer 352 may be provided.
  • the light emitting diode 12 is formed on a portion of the first n-type electrode 162 and the portion of the second n-type semiconductor layer 212 formed on the region of the first n-type semiconductor layer 112.
  • a portion of the second n-type electrode 262 On a portion of the second n-type electrode 262, a portion of the first common p-type semiconductor layer 152, on the portion of the first p-type electrode 172 and the third p-type semiconductor layer 352.
  • the formed second p-type electrode 372 may be further included.
  • the first common p-type semiconductor layer 152 is formed on the first p-type semiconductor layer 152a and the first p-type semiconductor layer 152a formed on the first active layer 132.
  • a second p-type semiconductor layer formed to surround the p-type contact layer 152b by filling the p-type contact layer 152b having a pattern with two holes and the holes of the p-type contact layer 152b ( 152c).
  • the first common p-type semiconductor layer 152 having a structure in which a p-type contact layer 152b having a pattern having the plurality of holes therein is embedded is formed in the first common p-type semiconductor layer 152. Even if the first light emitting structure 102 and the second light emitting structure 202 are shared, the electrical conductivity is not lowered, and the contact resistance with the electrode can be lowered, so that a light emitting diode having high brightness can be easily implemented.
  • the light emitting diode of the present invention may additionally stack a plurality of light emitting structures on the structure of FIG. 2.
  • the semiconductor layers disposed in a region to which the light emitting structures are bonded may be shared to each bonded light emitting structure as common n-type semiconductor layers and common p-type semiconductor layers.
  • at least one of the plurality of common p-type semiconductors has a structure in which a p-type contact layer having a pattern having a plurality of holes is embedded, thereby reducing conductivity formed by sharing in each light emitting structure. It is possible to improve the luminous efficiency of the light emitting diode by lowering the contact resistance with the electrode by improving such problems and easily distributing the current.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

매립된 p형 콘택층을 포함하는 발광다이오드가 제공된다. 구체적으로, 상기 발광다이오드는 활성층과, 상기 활성층의 일면 및 타면에 형성된 각각의 서로 다른 도전형 반도체층이 구비된 발광구조체 복수개를 포함하며, 상기 발광구조체들이 서로 접합되는 영역에 배치된 도전형 반도체층은 공통 p형 반도체층 또는 공통 n형 공통 반도체층으로 상기 각각의 발광구조체에 공유되고, 상기 복수개의 공통 p형 반도체층들 중에서 적어도 어느 하나는, 내부에 복수개의 홀을 구비한 패턴을 갖는 p형 컨택층이 매립된 것으로, 상기 p형 반도체층 내의 전류 스프레딩(spreading)을 개선할 수 있어, 상기 p형 반도체층의 전기전도도의 향상 및 고휘도의 발광다이오드를 용이하게 구현할 수 있다.

Description

매립된 P형 컨택층을 포함하는 발광다이오드
본 발명은 발광다이오드에 관한 것으로, 보다 상세하게는 p형 컨택층이 매립된 p형 반도체층을 포함하는 발광다이오드에 관한 것이다.
발광다이오드(Light Emitting Diode, LED)는 화합물 반도체를 이용하여 전류를 빛으로 변환시키는 반도체 소자로, 낮은 전원, 긴 수명 등의 장점을 가지고 있어 다양한 광원으로 이용되고 있다. 최근에는 LCD 백라이트 유닛 또는 디스플레이 및 차량 헤드 램프 등으로 활용분야가 확대됨에 따라, 고출력 및 고휘도를 구현할 수 있는 향상된 광 특성을 가진 발광다이오드의 개발이 요구되고 있다.
발광다이오드의 광 특성을 향상하기 위하여, 하나의 발광 소자에 복수개의 발광구조체를 접합시켜 복수개의 활성층을 통해 소자의 광출력을 개선하는 구조들이 개발되었다. 하지만, 고휘도를 위해 높은 전류를 주입하는 경우, 발광구조체가 접합된 영역에 배치된 반도체층의 도핑농도가 낮아져 접촉저항이 높아지면서 열이 발생하고, 해당 반도체층의 전하의 이동이 일방향으로 편중되면서 전도도가 저하되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하여, 고출력 및 고휘도를 구현할 수 있는 발광다이오드를 제공하는 데에 있다.
상기 과제를 해결하기 위하여 본 발명은 활성층과, 상기 활성층의 일면 및 타면에 형성된 각각의 서로 다른 도전형 반도체층이 구비된 발광구조체 복수개를 포함하며, 상기 발광구조체들이 서로 접합되는 영역에 배치된 도전형 반도체층은 공통 p형 반도체층 또는 공통 n형 공통 반도체층으로 상기 각각의 발광구조체에 공유되고, 상기 복수개의 공통 p형 반도체층들 중에서 적어도 어느 하나는, 내부에 복수개의 홀을 구비한 패턴을 갖는 p형 컨택층이 매립된 것을 특징으로 하는 발광다이오드를 제공할 수 있다.
본 발명의 일 실시예에서, 상기 발광다이오드는 제1 n형 반도체층, 제1 활성층 및 제1 공통 p형 반도체층을 포함하는 제1 발광구조체 및 상기 제1 발광구조체와 공유되는 제1 공통 p형 반도체층, 제2 활성층 및 제2 n형 반도체층을 포함하는 제2 발광구조체를 포함하는 것일 수 있다. 이 때, 상기 제1 공통 p형 반도체층은 상기 제1 활성층 상에 형성된 제1 p형 반도체층, 상기 제1 p형 반도체층 상에 형성된 복수개의 홀을 구비한 패턴을 갖는 p형 컨택층 및 상기 p형 컨택층의 홀을 충진하며 상기 p형 컨택층을 둘러싸는 형태로 형성된 제2 p형 반도체층을 포함할 수 있다.
또한, 상기 발광다이오드는 상기 제1 n형 반도체층의 일부 영역 상에 형성된 제1 n형 전극, 상기 제2 n형 반도체층의 일부 영역 상에 형성된 제2 n형 전극 및 상기 제1 공통 p형 반도체층의 일부 영역 상에 형성된 제1 p형 전극을 더 포함할 수 있다. 이 때, 상기 제1 p형 전극은 상기 제1 공통 p형 반도체층에 매립된 p형 콘택층과 접촉하여 배치될 수 있다.
본 발명의 다른 실시예에서, 상기 발광다이오드는 제1 n형 반도체층, 제1 활성층 및 제1 공통 p형 반도체층을 포함하는 제1 발광구조체, 상기 제1 발광구조체와 공유되는 제1 공통 p형 반도체층, 제2 활성층 및 제1 공통 n형 반도체층을 포함하는 제2 발광구조체 및 상기 제2 발광구조체와 공유되는 제1 공통 n형 반도체층, 제3 활성층 및 제3 p형 반도체층을 포함할 수 있다.
본 발명의 발광다이오드는 발광구조체가 접합되는 영역에 배치된 p형 반도체층 내에 p형 컨택층을 매립시킴으로써, p형 반도체층 및 p형 전극 사이의 접촉저항을 낮출 수 있다.
또한, 상기 p형 컨택층을 복수개의 홀을 구비한 패턴 형태로 매립시킴에 따라 상기 p형 반도체층 내의 전류 스프레딩(spreading)을 개선할 수 있고, p형 반도체층과의 접착성을 향상시킬 수 있다.
이에, 상기 p형 반도체층의 전기전도도가 향상되면서 고휘도의 발광다이오드를 용이하게 구현할 수 있다.
다만, 발명의 효과는 상기에서 언급한 효과로 제한되지 아니하며, 언급되지 않은 또 다른 효과들을 하기의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
도 1a 내지 도 1b는 본 발명의 일 실시예에 따른 발광다이오드를 도식화한 모식도이다.
도 2는 본 발명의 다른 실시예에 따른 발광다이오드를 도시화한 모식도이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다. 본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시 예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. 명세서 전체에 걸쳐서 동일한 참고번호들은 동일한 구성요소들을 나타낸다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 축소된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참고번호들은 동일한 구성요소들을 나타낸다.
본 발명은 향상된 전기전도도를 가진 반도체층을 통해 고휘도를 구현할 수 있는 발광다이오드를 제공할 수 있다. 구체적으로 상기 발광다이오드는, 활성층과, 상기 활성층의 일면 및 타면에 형성된 각각의 서로 다른 도전형 반도체층이 구비된 발광구조체 복수개를 포함하며, 상기 발광구조체들이 서로 접합되는 영역에 배치된 도전형 반도체층은 공통 p형 반도체층 또는 공통 n형 공통 반도체층으로 상기 각각의 발광구조체에 공유되고, 상기 복수개의 공통 p형 반도체층들 중에서 적어도 어느 하나는, 내부에 복수개의 홀을 구비한 패턴을 갖는 p형 컨택층이 매립된 것을 특징으로 하는 발광다이오드일 수 있다.
도 1a 내지 도 1b는 본 발명의 일 실시예에 따른 발광다이오드를 도식화한 모식도이다.
도 1a를 참조하면, 본 발명의 일 실시예에서 발광다이오드(11)는 제1 n형 반도체층(111), 상기 제1 n형 반도체층(111) 상에 형성된 제1 활성층(131) 및 상기 제1 활성층(131) 상에 형성된 제1 공통 p형 반도체층(151)을 포함하는 제1 발광구조체(101)와, 상기 제1 발광구조체(101)와 공유되는 상기 제1 공통 p형 반도체층(151)과 상기 제1 공통 p형 반도체층(151) 상에 형성된 제2 활성층(231) 및 상기 제2 활성층(231) 상에 형성된 제2 n형 반도체층(211)을 포함하는 제2 발광구조체(201)를 포함하는 것일 수 있다. 즉, 상기 제1 발광구조체(101) 및 상기 제2 발광구조체(201)가 서로 접합되는 영역에 배치된 상기 제1 공통 p형 반도체층(151)은 상기 제1 발광구조체(101) 및 상기 제2 발광구조체(201)에 공유되는 것일 수 있다. 상기 제1 공통 p형 반도체층(151)이 각각의 발광구조체(101, 201)에 공유된다는 것은, 상기 제1 발광구조체(101)의 p형 반도체층으로도 기능하며, 동시에 상기 제2 발광구조체(201)의 p형 반도체층으로도 기능한다는 것을 의미한다.
상세하게는, 상기 발광다이오드(11)는 기판(미도시) 상에 형성되는 것일 수 있다. 상기 기판은 발광소자에 사용되는 모든 기판을 적용할 수 있으며, 구체적으로 예를 들어, 사파이어(Al2O3) 기판, SiC기판, GaN기판, GaP 기판, GaAs기판, InP기판 또는 ZnO기판일 수 있으나, 이에 한정되지는 않는다.
상기 기판 상에 상기 발광다이오드(11)를 형성하기 이전에 버퍼층(미도시)을 배치할 수 있다. 상기 버퍼층은 상기 기판과 상기 발광다이오드(11)와의 격자 상수 차이에 따른 결함을 줄이기 위해 배치하는 것으로, 불순물(dopant)이 첨가되지 않은 언도프트(undoped) 반도체층일 수 있다. 구체적으로 예를 들어, 상기 버퍼층은 3족-4족 화합물 반도체로 이루어질 수 있으나, 이에 국한되지는 않는다.
상기 제1 n형 반도체층(111) 및 제2 n형 반도체층(211)은 각각 상기 제1 활성층(131) 및 상기 제2 활성층(231)에 전자를 제공하는 화합물 반도체층으로, 주석(Sn), 실리콘(Si), 질소(N), 인(P), 저마늄(Ge) 또는 셀레늄(Se) 등의 n형 불순물이 첨가된 3족-5족 원소의 화합물 반도체층일 수 있다. 구체적으로 예를 들어, 상기 제1 n형 반도체층(111) 및 제2 n형 반도체층(211)은 n형 도핑된 GaN, AlGaN, InGaN, InAlGaN, AlN, InN, AlInN, GaAs, GaAsP 또는 AlGaAs일 수 있으며, 상기 제1 n형 반도체층(111) 및 제2 n형 반도체층(211)에 포함되는 불순물의 종류 및 첨가 농도는 실시예에 따라 다양하게 적용될 수 있다.
상기 제1 활성층(131) 및 상기 제2 활성층(231)은 n형 반도체층 및 p형 반도체층을 통해서 각각 주입되는 전자 및 정공의 재결합에 의해 발광하는 층으로, 구성성분에 따라 다양한 색의 광을 발광할 수 있으며, 통상의 활성층 소재를 모두 사용할 수 있다. 구체적으로 예를 들어, 상기 제1 활성층(131) 및 상기 제2 활성층(231)은 InxAlyGa(1-x-y)N(0≤x<1, 0≤y<1 및 0≤x+y<1)인 InAlGaN층을 우물로 하고, InaAlbGa(1-a-b)N(0≤a<1, 0≤b<1 및 0≤a+b<1)인 InAlGaN층을 장벽층으로 하는 다중양자우물(multi-quantum well, MQW) 또는 단일양자우물 구조를 가질 수 있다. 여기서, 상기 a 및 b는, 상기 x 및 y와 무관하여 장벽 구조를 이루는 데에 목적이 있다. 또는, 상기 제1 활성층(131) 및 상기 제2 활성층(231)은 ZnMgO 또는 ZnCdO 등의 산화아연계 물질을 포함할 수 있으며, 실시예에 따라, 상기 제1 활성층(131) 및 상기 제2 활성층(231)은 도핑된 화합물 반도체로 이루어질 수 있다.
상기 제1 공통 p형 반도체층(151)에 매립된 p형 컨택층(151b)을 제외한 제1 공통 p형 반도체층(151)은 마그네슘(Mg), 질소(N), 인(P), 비소(As), 아연(Zn), 리튬(Li) 또는 구리(Cu) 등의 p형 불순물이 첨가된 3족-5족 원소의 화합물 반도체층일 수 있다. 구체적으로 예를 들어, 상기 제1 공통 p형 반도체층(151)에 매립된 p형 컨택층(151b)을 제외한 제1 공통 p형 반도체층(151)은 p형 도핑된 GaN, AlGaN, InGaN, InAlGaN, AlN, InN, AlInN, GaAs, GaAsP 또는 AlGaAs일 수 있으며, 반도체층에 포함되는 불순물의 종류 및 첨가 농도는 실시예에 따라 다양하게 적용될 수 있다.
도 1a를 참조하면, 상기 제1 공통 p형 반도체층(151)은 상기 제1 활성층(131) 상에 형성된 제1 p형 반도체층(151a), 상기 제1 p형 반도체층(151a) 상에 형성된 복수개의 홀을 구비한 패턴을 갖는 p형 컨택층(151b) 및 상기 p형 컨택층(151b)의 홀을 충진하여 상기 p형 컨택층(151b)을 둘러싸는 형태로 형성되어 있는 제2 p형 반도체층(151c)을 포함할 수 있다. 즉, 상기 제1 공통 p형 반도체층(151)은 내부에 상기 복수개의 홀을 구비한 패턴을 갖는 p형 컨택층(151b)이 매립된 구조를 갖는 것일 수 있다. 이는, 상기 제1 공통 p형 반도체층(151)이 상기 제1 발광구조체(101) 및 상기 제2 발광구조체(201)에 공유되어 양측 발광구조체(101, 201)의 p형 반도체층으로 작용될 때, 상기 제1 공통 p형 반도체층(151)에 매립된 p형 컨택층(151b)에 의해 상기 제1 공통 p형 반도체층(151)에 정공을 균일하게(uniform) 주입하기 위한 것으로, 상기 제1 공통 p형 반도체층(151)의 전기전도도가 향상될 수 있다. 상기 제1 공통 p형 반도체층(151)에 균일하게 주입된 정공들은, 상기 제1 p형 반도체층(151a) 및 상기 제2 p형 반도체층(151c)를 통해 각각 상기 제1 활성층(131) 및 상기 제2 활성층(231)에 균일하게 수직으로 주입될 수 있어, 각각의 발광구조체(101, 201)의 발광효율을 향상시킬 수 있다.
도 1b는 상기 제1 공통 p형 반도체층의 3차원 형상 및 p형 컨택층의 단면을 도식화한 모식도이다.
도 1b를 참조하면, 상기 제1 공통 p형 반도체층(151)은 제1 p형 반도체층(151a) 상에 복수개의 홀을 구비한 p형 컨택층(151b)가 배치되고, 상기 p형 컨택층(151b)의 복수개의 홀을 충진하면서 상기 p형 컨택층(151b)을 둘러싸는 형태로 상기 p형 컨택층(151b) 상에 제2 p형 반도체층(151c)이 순차적으로 적층된 구조를 가질 수 있다. 상기 p형 컨택층(151b)의 복수개의 홀의 형태는 실시예에 따라 원형, 삼각형, 사각형 또는 다각형 등의 다양한 모양으로 구비될 수 있으며, 홀의 배치 및 정렬도 실시예에 따라 다양한 형태로 구성할 수 있다. 상기 p형 컨택층(151b)은 상기 제1 공통 p형 반도체층(151)에 오믹 컨택(ohmic contact)될 수 있다.
구체적으로, 상기 p형 컨택층(151b)은 높은 투광성 및 우수한 전기전도성을 갖는 물질로 형성될 수 있다. 구체적으로 예를 들어, 상기 p형 컨택층(151b)은 인듐산화물(In2O3), 인듐주석산화물(Indium Tin Oxide, ITO), 인듐아연산화물(Indium zinc oxide, IZO), 인듐아연주석산화물(Indium Zinc Tin Oxide, IZTO), 인듐알루미늄아연산화물(Indium Aluminum Zinc Oxide, IAZO), 인듐갈륨아연산화물(Indium Gallium Zinc Oxide, IGZO), 인듐갈륨주석산화물(Indium Gallium Tin Oxide, IZTO), 알루미늄아연산화물(Aluminum Zinc Oxide, AZO), 안티몬주석산화물(Antimony Tin Oxide, ATO), 니켈산화물(NiO), 그래핀(graphene), 그래핀 산화물(graphene oxide) 및 탄소나노튜브(carbon nanotube) 중에서 선택되는 적어도 어느 하나의 물질을 포함할 수 있다.
상기 p형 컨택층(151b)은 통상의 리소그래피(lithography) 공정 또는 리프트 오프(lift-off) 공정을 통해 복수개의 홀을 구비한 패턴이 형성된 것일 수 있다. 상기 p형 컨택층(151b)이 복수개의 홀을 구비한 패턴을 가짐으로써, 상기 제1 공통 p형 반도체층(151)에 주입된 전류를 상기 제1 공통 p형 반도체층(151) 전체에 고르게 분산시켜 줄 수 있다. 또한, 상기 p형 컨택층(151b)을 둘러싸는 형태로 제2 p형 반도체층(151c)이 배치됨에 따라, 상기 p형 컨택층(151b)과 상기 제1 p형 반도체층(151a) 및 상기 제2 p형 반도체층(151c)과의 접착성 및 상기 p형 컨택층(151b)의 매립도가 높아질 수 있다.
또한, 상기 p형 컨택층(151b)의 복수개의 홀을 충진하며 상기 p형 컨택층(151b)을 감싸는 형태로 배치되는, 상기 제2 반도체층(151c)은 실시예에 따라 상기 제1 반도체층(151a)을 재성장시켜 형성하거나, 또는, 웨이퍼 본딩(wafer bonding)을 통해 형성할 수 있다.
상기 n형 반도체층들(111, 211), 상기 활성층들(131, 231) 및 상기 p형 반도체층들(151a, 151c)은 유기금속 화학기상증착법(metal organic chemical vapor deposition, MOCVD), 분자선 성장법(molecular beam epitaxy, MBE), 전자빔 증착법(electron beam deposition) 또는 스퍼터링법(sputtering) 등의 방법을 이용할 수 있으나, 이에 한정되지는 않는다.
도 1a를 참조하면, 상기 발광다이오드(11)는 상기 제1 n형 반도체층(111)의 일부 영역 상에 형성된 제1 n형 전극(161), 상기 제2 n형 반도체층(211)의 일부 영역 상에 형성된 제2 n형 전극(261) 및 상기 제1 공통 p형 반도체층(151)의 일부 영역 상에 형성된 제1 p형 전극(171)을 더 포함할 수 있다. 상기 제1 n형 전극(161), 상기 제2 n형 전극(261) 및 상기 제1 p형 전극(171)은 통상의 전극 물질로 이루어질 수 있으며, 예를 들어, 니켈(Ni), 구리(Cu), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 은(Ag) 또는 금(Au) 등일 수 있으나, 이에 국한되지는 않는다. 실시예에 따라, 상기 제1 공통 p형 반도체층(151)의 일부 영역 상에 형성되는 제1 p형 전극(171)은, 상기 제1 공통 p형 반도체층(151)에 포함된 제2 p형 반도체층(151c)의 노출된 표면 상에 형성될 수 있고, 또는, 상기 제1 공통 p형 반도체층(151)에 포함된 상기 p형 컨택층(151b)의 노출된 표면 상에 형성될 수도 있다.
본 발명의 일 실시예에서, 상기 제1 공통 p형 반도체층(151)의 일부 영역에 형성된 제1 p형 전극(171)은 상기 제1 공통 p형 반도체층(151)에 매립된 상기 p형 콘택층(151b)과 접촉하여 배치되는 것일 수 있다. 이는 앞서 전술된 바와 같이, 상기 제1 공통 p형 반도체층(151)과 상기 제1 p형 전극(171) 사이의 접촉 저항을 낮추기 위한 것일 수 있다. 이에, 본 발명은 제1 공통 p형 반도체층(151)에 높은 전류를 주입하여 고출력 및 고휘도의 발광다이오드를 용이하게 구현할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 발광다이오드를 도식화학 모식도이다.
도 2를 참조하면, 상기 발광다이오드(12)는 제1 n형 반도체층(112), 상기 제1 n형 반도체층(112) 상에 형성된 제1 활성층(132) 및 상기 제1 활성층(132) 상에 형성된 제1 공통 p형 반도체층(152)을 포함하는 제1 발광구조체(102)가 구비되며, 상기 제1 발광구조체(102)와 공유되는 제1 공통 p형 반도체층(152), 상기 제1 공통 p형 반도체층(152) 상에 형성된 제2 활성층(232) 및 상기 제2 활성층(232) 상에 형성된 제1 공통 n형 반도체층(212)을 포함하는 제2 발광구조체(202)가 구비되고, 상기 제2 발광구조체(202)와 공유되는 상기 제1 공통 n형 반도체층(212)과, 상기 제1 공통 n형 반도체층(212) 상에 형성된 제3 활성층(332) 및 제3 p형 반도체층(352)을 포함하는 제3 발광구조체(302)가 구비될 수 있다.
또한, 상기 발광다이오드(12)는 상기 제1 n형 반도체층(112)의 일부 영역 상에 형성된 제1 n형 전극(162), 상기 제2 n형 반도체층(212)의 일부 영역 상에 형성된 제2 n형 전극(262), 상기 제1 공통 p형 반도체층(152)의 일부 영역 상에 형성된 제1 p형 전극(172), 상기 제3 p형 반도체층(352)의 일부 영역 상에 형성된 제2 p형 전극(372)을 더 포함할 수 있다.
상세하게는, 상기 제1 공통 p형 반도체층(152)은 상기 제1 활성층(132) 상에 형성된 제1 p형 반도체층(152a), 상기 제1 p형 반도체층(152a) 상에 형성된 복수개의 홀을 구비한 패턴을 갖는 p형 컨택층(152b) 및 상기 p형 컨택층(152b)의 홀을 충진하여 상기 p형 컨택층(152b)을 둘러싸는 형태로 형성된 제2 p형 반도체층(152c)을 포함할 수 있다. 앞서 도 1a의 설명에서 전술한 바와 같이, 내부에 상기 복수개의 홀을 구비한 패턴을 갖는 p형 컨택층(152b)이 매립된 구조를 갖는 상기 제1 공통 p형 반도체층(152)은 상기 제1 발광구조체(102) 및 상기 제2 발광구조체(202)에 공유되어도 전기전도도가 저하되지 않으며, 전극과의 접촉저항을 낮출 수 있어, 고휘도의 발광다이오드를 용이하게 구현할 수 있다.
본 발명의 발광다이오드는 또 다른 실시예에서, 상기 도 2의 구조에 복수개의 발광구조체를 추가적으로 적층시킬 수 있다. 복수개의 발광구조체가 적층됨에 따라 발광구조체가 접합되는 영역에 배치된 반도체층들은, 공통 n형 반도체층들 및 공통 p형 반도체층들로써 각각의 접합된 발광구조체에 공유될 수 있다. 이 때, 상기 복수개의 공통 p형 반도체들 중에서 적어도 어느 하나는 복수개의 홀을 구비한 패턴을 갖는 p형 컨택층이 매립된 구조를 구비함에 따라, 각각의 발광구조체에 공유로 인해 형성되는 전도도 저하 등의 문제를 개선하고 전류를 용이하게 분산시킴으로써 전극과의 접촉 저항을 낮춰 발광다이오드의 발광효율을 개선할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (6)

  1. 활성층과, 상기 활성층의 일면 및 타면에 형성된 각각의 서로 다른 도전형 반도체층이 구비된 발광구조체 복수개를 포함하며,
    상기 발광구조체들이 서로 접합되는 영역에 배치된 도전형 반도체층은 공통 p형 반도체층 또는 공통 n형 공통 반도체층으로 상기 각각의 발광구조체에 공유되고,
    상기 복수개의 공통 p형 반도체층들 중에서 적어도 어느 하나는, 내부에 복수개의 홀을 구비한 패턴을 갖는 p형 컨택층이 매립된 것을 특징으로 하는 발광다이오드.
  2. 제1항에 있어서, 상기 발광다이오드는,
    제1 n형 반도체층, 제1 활성층 및 제1 공통 p형 반도체층을 포함하는 제1 발광구조체; 및
    상기 제1 발광구조체와 공유되는 제1 공통 p형 반도체층, 제2 활성층 및 제2 n형 반도체층을 포함하는 제2 발광구조체를 포함하는 것을 특징으로 하는 발광다이오드.
  3. 제2항에 있어서, 상기 제1 공통 p형 반도체층은,
    상기 제1 활성층 상에 형성된 제1 p형 반도체층;
    상기 제1 p형 반도체층 상에 형성된 복수개의 홀을 구비한 패턴을 갖는 p형 컨택층; 및
    상기 p형 컨택층의 홀을 충진하며 상기 p형 컨택층을 둘러싸는 형태로 형성된 제2 p형 반도체층을 포함하는 것을 특징으로 하는 발광다이오드.
  4. 제2항에 있어서, 상기 발광다이오드는,
    상기 제1 n형 반도체층의 일부 영역 상에 형성된 제1 n형 전극;
    상기 제2 n형 반도체층의 일부 영역 상에 형성된 제2 n형 전극; 및
    상기 제1 공통 p형 반도체층의 일부 영역에 형성된 제1 p형 전극을 더 포함하는 것을 특징으로 하는 발광다이오드.
  5. 제4항에 있어서,
    상기 제1 p형 전극은 상기 제1 공통 p형 반도체층에 매립된 p형 콘택층과 접촉하여 배치되는 것을 특징으로 하는 발광다이오드.
  6. 제1항에 있어서, 상기 발광다이오드는,
    제1 n형 반도체층, 제1 활성층 및 제1 공통 p형 반도체층을 포함하는 제1 발광구조체;
    상기 제1 발광구조체와 공유되는 제1 공통 p형 반도체층, 제2 활성층 및 제1 공통 n형 반도체층을 포함하는 제2 발광구조체; 및
    상기 제2 발광구조체와 공유되는 제1 공통 n형 반도체층, 제3 활성층 및 제3 p형 반도체층을 포함하는 것을 특징으로 하는 발광다이오드.
PCT/KR2016/012292 2015-11-27 2016-10-28 매립된 p형 컨택층을 포함하는 발광다이오드 WO2017090903A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150167088 2015-11-27
KR10-2015-0167088 2015-11-27

Publications (1)

Publication Number Publication Date
WO2017090903A1 true WO2017090903A1 (ko) 2017-06-01

Family

ID=58763326

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/012292 WO2017090903A1 (ko) 2015-11-27 2016-10-28 매립된 p형 컨택층을 포함하는 발광다이오드

Country Status (1)

Country Link
WO (1) WO2017090903A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114464760A (zh) * 2022-02-10 2022-05-10 合肥福纳科技有限公司 一种电子传输层材料及其制备方法、半导体器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700529B1 (ko) * 2005-10-17 2007-03-28 엘지전자 주식회사 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법
KR20090103855A (ko) * 2009-08-26 2009-10-01 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2011517064A (ja) * 2008-03-31 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップおよびその製造方法
KR20120040011A (ko) * 2010-10-18 2012-04-26 한국전자통신연구원 발광 다이오드
JP2015177087A (ja) * 2014-03-17 2015-10-05 スタンレー電気株式会社 半導体発光装置とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700529B1 (ko) * 2005-10-17 2007-03-28 엘지전자 주식회사 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법
JP2011517064A (ja) * 2008-03-31 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップおよびその製造方法
KR20090103855A (ko) * 2009-08-26 2009-10-01 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR20120040011A (ko) * 2010-10-18 2012-04-26 한국전자통신연구원 발광 다이오드
JP2015177087A (ja) * 2014-03-17 2015-10-05 スタンレー電気株式会社 半導体発光装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114464760A (zh) * 2022-02-10 2022-05-10 合肥福纳科技有限公司 一种电子传输层材料及其制备方法、半导体器件及制备方法
CN114464760B (zh) * 2022-02-10 2024-03-26 合肥福纳科技有限公司 一种电子传输层材料、半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
KR101662202B1 (ko) 발광 다이오드
JP2004282006A (ja) デュアルドーパント接触層を有する発光ダイオード
US20130015465A1 (en) Nitride semiconductor light-emitting device
US9231165B2 (en) Light-emitting diode chip
TW201417338A (zh) 半導體發光元件
US20110140077A1 (en) Light emitting device
US10177274B2 (en) Red light emitting diode and lighting device
KR20120129029A (ko) 발광 소자
CN104319322A (zh) 一种发光二极管
CN109817775B (zh) 半导体元件
WO2017090903A1 (ko) 매립된 p형 컨택층을 포함하는 발광다이오드
KR20140117016A (ko) 우수한 정전기 방전 보호 효과를 나타내는 질화물 반도체 발광소자
US8525150B2 (en) Semiconductor light emission device for preventing a regional concentration phenomenon of a current flow and improving the reliability
KR101483230B1 (ko) 질화물 반도체 발광 소자
KR102008349B1 (ko) 발광 소자 및 발광 소자 패키지
US20140353578A1 (en) Light-emitting device
KR102302320B1 (ko) 발광 소자
KR102315594B1 (ko) 발광소자 및 조명시스템
KR101480552B1 (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR101916273B1 (ko) 반도체 발광소자 및 그 제조방법
CN109148661B (zh) 半导体结构
KR20120031358A (ko) 반도체 발광 소자 및 그 제조방법
KR20090108675A (ko) 플립칩 구조의 그룹 3족 질화물계 반도체 발광다이오드소자 및 이의 제조 방법
KR102464375B1 (ko) 발광소자 및 조명장치
KR101605262B1 (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16868802

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16868802

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 11/09/2018)