CN104823287B - 具有多个并排设置的有源区域的光电子半导体芯片 - Google Patents

具有多个并排设置的有源区域的光电子半导体芯片 Download PDF

Info

Publication number
CN104823287B
CN104823287B CN201380049143.5A CN201380049143A CN104823287B CN 104823287 B CN104823287 B CN 104823287B CN 201380049143 A CN201380049143 A CN 201380049143A CN 104823287 B CN104823287 B CN 104823287B
Authority
CN
China
Prior art keywords
layer
semiconductor chip
opto
outside
electronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380049143.5A
Other languages
English (en)
Other versions
CN104823287A (zh
Inventor
卢茨·赫佩尔
亚历山大·F·普福伊费尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN104823287A publication Critical patent/CN104823287A/zh
Application granted granted Critical
Publication of CN104823287B publication Critical patent/CN104823287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本发明提出一种光电子半导体芯片(1),包括:‑半导体层序列(2),所述半导体层序列具有适合于发射辐射的有源区(4);‑载体衬底(10);和‑镜层(6),所述镜层设置在半导体层序列(2)和载体衬底(10)之间,其中‑半导体层序列(2)划分成多个并排设置的有源区域(11,12),多个所述有源区域分别通过半导体层序列(2)中的沟道(13)彼此分开,其中沟道(13)分别分开半导体层序列(2)和镜层(6),‑镜层(6)具有朝向沟道(13)的侧面(16)和朝向半导体芯片(1)的外侧(15)的侧面(17),‑镜层(17)的朝向半导体芯片(1)的外侧(15)的侧面(17)具有金属封装层(7),和‑镜层(6)的朝向沟道(13)的侧面(16)的至少一部分具有介电封装层(9)。

Description

具有多个并排设置的有源区域的光电子半导体芯片
技术领域
本发明涉及一种具有多个有源区域的光电子半导体芯片,所述有源区域并排设置并且尤其能够串联连接。
本专利申请要求德国专利申请10 2012 108 879.9的优先权,所述德国专利申请的公开内容就此通过参引并入本文。
背景技术
本申请尤其涉及一种所谓的薄膜发光二极管芯片,其中半导体层序列的原始的生长衬底已被剥离,并且代替于此,半导体层序列在与原始的生长衬底相对置的一侧上与载体衬底连接,所述载体衬底与生长衬底不同。在这类薄膜发光二极管芯片中有利的是,半导体层序列的朝向载体衬底的一侧设有镜层,以便将沿着朝向载体衬底的方向发射的辐射沿着朝向辐射出射面的方向偏转从而提高辐射产量。
对于可见光的光谱范围而言,尤其是银适合作为用于镜层的材料,因为其特征在于高的反射,但是其中银另一方面相对于腐蚀是敏感的。
在文献WO 2011/157523 A1中描述了一种薄膜发光二极管芯片,其中半导体层序列具有多个并排设置的有源区域。多个并排设置的有源区域尤其串联连接。多个有源区域通过半导体层序列中的沟道彼此分开。当半导体层序列的多个有源区域通过有源区域之间的沟道彼此分开时,这会导致:设置在载体衬底和半导体层序列之间的镜层的侧沿在沟道中露出。为了在这种情况下避免因与环境空气和/或湿气接触而引起的镜层的腐蚀,镜层的露出的区域有利地设有封装层。
可行的是,在共同的载体衬底上制造具有相应多个有源区域的多个这种光电子半导体器件,其中载体衬底沿着有源区域之间的沟道分离。已经发现:之前已施加用于保护镜层的介电封装层在载体衬底沿着半导体层序列的有源区域之间的沟道分离的情况下会受到损伤。这会导致:在分割过程之后镜层的朝向相应的半导体芯片的外侧的侧沿不是最佳地受到保护以防止腐蚀。
发明内容
由此待实现的目的在于:提出一种具有多个有源区域的改进的光电子半导体芯片,其中镜层的朝向半导体芯片的外侧的侧沿具有改进的保护以防止腐蚀,其中半导体芯片的效率尽可行少地受到影响。
该目的通过根据本发明的实施例所述的光电子半导体芯片来实现。本发明的有利的设计方案和改进方案是如下描述的主题。
根据至少一个设计方案,光电子半导体芯片包括半导体层序列,所述半导体层序列包含适合于发射辐射的有源区。光电子半导体芯片例如能够是发光二极管芯片。
此外,光电子半导体芯片包括载体衬底。光电子半导体芯片优选是所谓的薄膜发光二极管芯片,其中原始的生长衬底从半导体层序列剥离并且半导体层序列在与原始的生长衬底相对置的一侧上与载体衬底连接。
在载体衬底和半导体层序列之间有利地设置有镜层,所述镜层优选具有银或者由其构成。银的特征在于在可见光的光谱范围中的高的反射。镜层此外有利地构成到半导体层序列的电接触。对此银的高的导电性是有利的。
根据一个设计方案,半导体层序列在光电子半导体芯片中被划分成为多个并排设置的有源区域,所述有源区域优选串联连接。多个有源区域例如通过电接触层串联连接,所述电接触层优选至少局部地设置在载体衬底和镜层之间。
在光电子半导体芯片中,多个并排设置的有源区域有利地分别通过半导体层序列中的沟道彼此分开。沟道相应地分开在多个有源区域之间的镜层和半导体层序列。因此,镜层的一个区域与半导体芯片的每个有源区域相关联。
通过光电子半导体芯片借助于一个或多个沟道被划分为多个有源区域的方式,镜层具有朝向沟道的侧面和朝向半导体芯片的外侧的侧面。
在光电子半导体芯片中,镜层的朝向半导体芯片的外侧的侧面具有金属封装层。金属封装层具有一个或多个由金属或者金属合金构成的层。镜层的朝向半导体芯片外侧的侧面的金属封装层具有如下优点:所述金属封装层具有与介电封装层相比高的机械抗性。当多个光电子半导体芯片在一个共同的载体衬底上制造从而所述多个光电子半导体芯片通过分割工艺、例如锯割或者激光束切割分为各个光电子半导体芯片时,上述内容是尤其有利的。在这种分割工艺中,例如通过锯割或者激光束切割在载体衬底中产生分离沟道,在分割之后所述分离沟道形成半导体芯片的外侧。
已发现:当将介电封装层用于镜层时,在产生分离沟道时会出现施加到镜层的侧面上的封装层的损伤。在这样的情况下镜层会不再充分地被保护免受外部影响例、如湿气和/或氧的侵入。这会导致镜层退化,所述退化在于此所描述的光电子半导体芯片中有利地通过使用用于镜层的朝向半导体芯片的外侧的侧面的金属封装层来避免。
此外,在光电子半导体芯片中,镜层的朝向沟道的侧面的至少一部分有利地具有介电封装层。换句话说,镜层的至少一些朝向多个有源区域之间的沟道且不朝向半导体芯片的外侧的侧面设有介电封装层。介电封装层有利地是透明的。该设计方案基于下述知识:在镜层的设置在光电子半导体芯片的内部中且朝向多个有源区域之间的沟道的侧面中,基本上不受在分割工艺中所使用的分离方法的影响。通过镜层的朝向沟道的侧面的至少一部分具有介电封装层,与使用金属封装层相比在镜层的所有的侧面上都减小了对发射的电磁辐射的吸收并且以这种方式有利地提高了光电子半导体芯片的辐射产量。
在所述光电子半导体芯片的一个有利的设计方案中,镜层的所有朝向沟道的侧面都具有介电封装层。在该设计方案中,仅镜层的朝向半导体芯片的外侧的侧面设有金属封装层,而镜层的其余分别朝向设置在多个有源区域之间的沟道的侧面具有介电封装层。以这种方式一方面由金属封装层尤其是在分割工艺中保护镜层的朝向半导体芯片的外侧的侧面免于机械损伤。另一方面,在镜层的所有其它的侧面上通过使用有利地透明的介电封装层减少对辐射的吸收并且以这种方式提高了辐射产量。
在所述光电子半导体芯片的一个设计方案中,有源区域具有至少一个内部的有源区域和外部的有源区域,在所述内部的有源区域中镜层的所有的侧面分别朝向沟道,在所述外部的有源区域中镜层的至少一个侧面朝向半导体芯片的外侧。多个有源区域例如能够构成由多个行和列组成的矩阵。
当光电子半导体芯片例如具有九个有源区域时,其中所述有源区域以3×3的矩阵设置,在设置在中部的内部的有源区域中镜层的所有的侧面分别朝向沟道。在其余的外部的有源区域中,镜层的至少一个侧面相应地朝向光电子半导体芯片的外侧。
当光电子半导体芯片例如具有16个有源区域时,其中所述有源区域以4×4的矩阵设置,在中间四个内部的有源区域中镜层的所有侧面朝向沟道。在其余的外部的有源区域中,镜层的至少一个侧面分别朝向半导体芯片的外侧。
在所述光电子半导体芯片的一个设计方案中,外部的有源区域中的镜层的朝向沟道且在一侧上与半导体芯片的外侧相邻的侧面,在与外侧相邻的外部区域中具有金属封装层并且在背离外侧的内部区域中具有介电封装层。在该设计方案中,不仅镜层的朝向半导体芯片的外侧的侧面具有金属封装层,而且与外侧相邻的外部区域也具有在一侧邻接于半导体芯片的外侧的侧面。以这种方式有利地减小了下述风险:镜层的这些侧面的与半导体芯片的外侧相邻的外部区域在分割工艺中受到损伤。
金属封装层有利地从半导体芯片的外侧延伸到半导体芯片的内部区域中至少5μm。以这种方式实现了外部区域中的改进的机械稳定性。但是金属封装层有利地延伸到半导体芯片中不多于10μm,使得辐射产量不因吸收显著降低。具有金属封装层的外部区域因此优选具有在5μm和10μm之间的宽度。
通过镜层的侧面的与半导体芯片外侧相邻的区域设有金属封装层并且侧面此外具有介电封装层,不仅实现了良好地保护与外侧相邻的外部区域免受机械损伤而且实现了在内部区域中减少辐射吸收。
在另一个设计方案中,在外部的有源区域中镜层的所有朝向沟道的、在一侧上与半导体芯片的外侧相邻的侧面具有金属封装层。在该设计方案中,镜层的在一侧与半导体芯片的外侧相邻的侧面相对于之前描述的设计方案不是部分地具有金属封装层和部分具有介电封装层,而是在其整个宽度上设有金属封装层。以这种方式进一步改进了对机械损伤的防护,当然与之前所描述的设计方案相比以至少轻微提高的辐射吸收为代价。
在另一个设计方案中,在外部的有源区域中镜层的所有测面具有金属封装层。在该设计方案中,至少一个内部的有源区域的仅朝向沟道的侧面设有介电封装层。以这种方式尽可能最好地保护外部的有源区域中的镜层的侧面免受机械损伤,其中当然与在之前所描述的实施例中相比出现略强的辐射吸收。
在一个优选的设计方案中,介电封装层包含氧化铝例如Al2O3或者氧化硅例如SiO2或者由其构成。
介电封装层优选沉积为,使得其没有细孔(英语是pin hole针孔)。特别地,封装层有利地一致地沉积、即所述封装层覆盖如下结构,所述封装层设置在所述结构上,而不构成间隙。这能够通过用于一致的气相沉积的适当的方法实现。
在另一个有利的设计方案中,介电封装层具有旋涂玻璃。旋涂玻璃的特征有利地在于小的缺陷密度并且提供了防止湿气侵入的好的防护。介电封装层做旋涂玻璃的施加此外具有如下优点:介电封装层能够引入到小的间隙中。
特别地,也可行的是,介电封装层包含多个子层,所述子层包含不同的介电材料和/或通过不同的制造方法制造。介电封装层例如能够具有第一子层和第二子层,所述第一子层借助于气相沉积制造,所述第二子层是通过正硅酸乙酯(TEOS)的热分解制造的二氧化硅层。
金属封装层优选具有一个或多个由金属或者金属合金构成的层。金属封装层能够由多个子层组成,所述子层能够包含不同的材料。在一个优选的设计方案中,金属封装层包含下述金属中的至少一种:铂、钛或者金。金属封装层例如能够具有三个由铂、钛和金构成的子层。
在一个优选的设计方案中,镜层与半导体层序列相比具有更小的横向扩展,其中介电封装层和/或金属封装层的子区域延伸到半导体层序列下方。以这种方式实现了对镜层的尤其好的保护以防止氧化和/或湿气侵入。优选地,半导体层序列在所有的侧面上都具有超出镜层的超出部。在半导体层序列和施加到载体衬底上的层序列之间构成的间隙有利地邻接于镜层的侧面。该间隙有利地由金属封装层和/或介电封装层填满。
在另一个有利的设计方案中,半导体层序列完全地由介电封装层覆盖。介电封装层在该设计方案中不仅覆盖镜层的侧面的一部分而且尤其是也覆盖半导体层序列的背离载体衬底的主面和半导体层序列的侧面。
在一个优选的设计方案中,多个有源区域形成由多个行和列构成的矩阵。所述矩阵例如能够具有两个、优选至少三个或者尤其优选至少四个行。此外,所述矩阵例如能够具有两个、优选至少三个或者尤其优选至少四个列。
多个有源区域在光电子半导体芯片中优选串联连接。在光电子半导体芯片运行时落在光电子半导体芯片上的电压在这种情况下等于多个有源区域的正向电压的总和。当光电子半导体芯片具有多个有源区域时,所述有源区域因此能够通过电压运行,所述电压数倍高于在各个有源区域运行时所需要的电压。光电子半导体芯片因此优选是所谓的高电压芯片。光电子半导体芯片例如能够具有至少10V的、优选至少30V的或者甚至至少60V的运行电压。
附图说明
在下文中根据实施例结合附图1至4详细阐述本发明。
附图示出:
图1示出穿过根据第一实施例的光电子半导体芯片的横截面的示意图,
图2在一个视图中示出在根据第二实施例的光电子半导体芯片中的有源区域和封装层的设置的示意图,
图3在一个视图中示出在根据第三实施例的光电子半导体芯片中的有源区域和封装层的设置的示意图,以及
图4在一个视图中示出在根据第四实施例的光电子半导体芯片中的有源区域和封装层的设置的示意图。
相同的或者起相同作用的组成部分在附图中分别设有相同的附图标记。所示出的组成部分以及所述组成部分的彼此间的大小关系不能够视为是按比例的。
具体实施方式
在图1中示意性地在横截面中示出的光电子半导体芯片1具有半导体层序列2,所述半导体层序列通过沟道13划分为并排设置的有源区域11a、11b。
半导体层序列2具有第一传导类型的第一半导体区域3和第二传导类型的第二半导体区域5。优选地,第一半导体区域3是p型半导体区域并且第二半导体区域5是n型半导体区域。在第一半导体区域3和第二半导体区域5之间设置有有源区4。
光电子半导体芯片1的有源区4是适合于发射辐射的有源区。光电子半导体芯片1是荧光二极管、尤其是LED。有源区4例如能够构成为pn结、双异质结构、单量子阱结构或者多量子阱结构。
半导体芯片1的半导体层序列2优选基于III-IV族化合物半导体材料、尤其是基于砷化物-化合物半导体材料、氮化物-化合物半导体材料或者磷化物-化合物半导体材料。半导体层序列2例如能够包含InxAlyGa1-x-yN、InxAlyGa1-x-yP或者InxAlyGa1-x-yAs,其中分别0≤x≤1,0≤y≤1和x+y≤1。在此,III-V族化合物半导体材料不必强制性地具有根据上式中的一个的数学精确的组成。更确切地说,所述III-V族化合物半导体材料能够具有一种或多种掺杂材料以及附加的组成部分,所述附加的组成部分基本上不改变材料的物理特性。然而为了简单,上式仅包含晶格的主要组成部分,即使这些主要组成部分部分地通过少量其它的物质替代也是如此。
半导体芯片1通过连接层21与载体衬底10连接,所述连接层尤其能够是由金属或者金属合金构成的焊料层。
为了电接触,半导体芯片1具有第一电接触层7和第二电接触层8。第一电接触层7和第二电接触层8至少局部地设置在载体衬底10和半导体层序列2的朝向载体衬底10的主面之间。第一电接触层7和第二电接触层8借助于电绝缘层9彼此电绝缘。电绝缘层9优选包含氧化硅、氮化硅、氮氧化硅、氧化铝或者由其构成。替选地,电绝缘层9也能够包含其它的氧化物或者氮化物。
半导体层序列2的与载体衬底10相对置的第二主面12用作为光电子半导体芯片1的辐射耦合输出面19并且有利地没有电接触层。为了改进辐射耦合输出,辐射耦合输出面19能够设有耦合输出结构23或者粗糙部。
为了改进光电子半导体芯片1的辐射产量,在半导体层序列2和载体衬底10之间设置镜层6。镜层6在朝向载体衬底10的一侧上设置在第一半导体区域3后方并且尤其是能够邻接于半导体层序列2。也可行的是,在第一半导体区域3和镜层6之间设置有中间层、例如薄的增附剂层。镜层6优选包含银或者由其构成。银的特征在于在可见光光谱范围中的高的反射和良好的导电性。镜层6一方面具有下述功能:将从有源区4沿着朝向载体衬底10的方向发射的辐射朝向辐射耦合输出面19反射。此外,镜层6也用于电接触第一半导体区域3。特别地,镜层6在朝向载体衬底10的一侧上邻接第一电接触层7从而与第一电接触层7导电连接。
第一电接触层7优选覆盖镜层的朝向载体衬底10的边界面。第一电接触层7优选包含金、钛、铬、铂、氮化钛、钛钨氮化物或镍或者由其构成。这些材料的特征在于,它们能导电并且此外是化学惰性的。以这种方式在镜层6由第一电接触层7覆盖的区域中保护镜层6有利地防止腐蚀。
第二电接触层8通过穿过第一半导体区域3和有源区4伸展的穿口18导电连接到第二半导体区域5上。在穿口18的区域中,有源区4、第一半导体区域3、镜层6和第一电接触层7例如借助于电绝缘层9与第二电接触层8绝缘。
第二电接触层8在其直接邻接于半导体层序列2的区域中有利地不仅作用为接触层而且作用为反射层,所述反射层将辐射朝向半导体层序列2的用作为辐射出射面的第二主面12反射。第二电接触层8因此有利地具有反射率高的金属或者金属合金、尤其是银、铝或者具有银或铝的合金。
光电子半导体芯片1的有源区域11a、11b优选串联连接。光电子半导体芯片1例如具有第一连接接触部14a和第二连接接触部14b,它们例如分别是设置在半导体层序列2旁的焊盘。在所述实施例中,第一连接接触部14a经由第二电接触层8的子区域8a与第一有源区域11a的第二半导体区域5连接。第二半导体区域5例如是第一有源区域11a的n型半导体区域。第一半导体区域3、例如第一有源区域11a的p型半导体区域经由镜层6、第一电接触层7和第二电接触层8的子区域8b与第二有源区域11b的第二半导体区域5导电连接。第二有源区域11b的第一半导体区域3经由第一电接触层7的一个区域与第二连接接触部14b导电连接。第二电接触层8的区域8a、8b借助于电绝缘层22彼此电绝缘并且与焊料层21电绝缘。以这种方式例如将第一有源区域11a和第二有源区域11b串联。
在所述实施例中,为了简化视图仅示出两个有源区域11a、11b的串联。借助于电接触层7、8的适当的结构化能够在所述实施例的改进方案中将大量其它的有源区域串联连接。特别地,多个有源区域11a、11b能够以由行和列构成的矩阵设置。
有源区域11a、11b之间的沟道13分隔在有源区域11a、11b之间的镜层6和半导体层序列2。镜层6因此具有朝向沟道13的侧面16。镜层6的朝向沟道13的侧面16为了保护防止环境影响、尤其是保护防止湿气侵入和氧化而设有介电封装层9。介电封装层9优选包含氧化铝或氧化硅或者由其构成。特别地,介电封装层9能够是SiO2层。
介电封装层9能够具有双重功能并且同时构成第一接触层7和第二接触层8之间的电绝缘层9。此外,介电封装层9也有利地覆盖半导体层序列的侧面20和辐射出射面19。也就是说,半导体层序列2有利地完全由介电封装层9覆盖。有利的是,可能能够通过介电封装层9封闭存在于半导体层序列2的表面上的缝。完全地封装半导体层序列2因此对于半导体芯片1的长期稳定性是有利的。
介电封装层9优选具有借助于气相沉积制造的层,所述层没有细孔并且一致地覆盖如下结构,所述层施加到所述结构上。介电封装层9也能够沉积为旋涂玻璃。这样的借助于一致的气相沉积的或者沉积为旋涂玻璃的介电封装层9有利地具有相对于腐蚀和湿气侵入的高抗性。
介电封装层9能够具有多个子层。介电封装层9例如能够具有借助于气相沉积制造的第一子层和设置在所述第一子层之上的第二子层,所述第一子层直接邻接于镜层6的侧面16。第二子层在这种情况下例如能够具有另一种材料和/或通过另一种涂覆方法制造。例如可行的是,至少一个子层具有借助于正硅酸乙酯(TEOS)的热分解制造的二氧化硅层。
在图1的光电子半导体芯片1中的有源区域11a、11b分别在一侧上朝向半导体芯片1的外侧15。因此,子区域11a、11b的镜层6分别具有侧面17,所述侧面朝向半导体芯片1的外侧15。镜层6的朝向半导体芯片1的外侧15的侧面17有利地分别具有金属封装层7。金属封装层7包含至少一个由金属或者金属合金构成的层。金属封装层7也能够由多个子层形成,所述子层分别具有金属或者金属合金。优选地,金属封装层包含金属铂、钛或者金中的至少一种。特别地,金属封装层7能够具有层序列,所述层序列包含铂层、金层和钛层。
在所述实施例中,金属封装层7同时作用为光电子半导体芯片1的第一电接触层7。金属封装层7有利地具有双重功能。在其作为第一电接触层7的特性中,所述金属封装层接触镜层6的与半导体层序列2相对置的侧。在镜层6的朝向半导体芯片1的外侧15的侧面17上,金属封装层7覆盖侧面17并且以这种方式保护侧面17防止腐蚀、尤其是防止湿气侵入和/或氧化。
金属封装层7此外具有如下优点:所述金属封装层保护镜层6的朝向半导体芯片1的外侧15的侧面17免受机械损伤。当光电子半导体芯片1与大量其它的光电子半导体芯片在一个晶圆上制造时,这尤其是有利的,所述晶圆通过分割工艺、例如锯割或者激光束切割分离为各个光电子半导体芯片1。光电子半导体芯片1的外侧15尤其能够是分离面,所述分离面通过分离工艺、例如激光束切割或者锯割产生。已发现:在通过介电封装层封装镜层6时在半导体芯片1的外侧15上可能会出现封装层的机械损伤。封装层的这种可能的受损通过在镜层6的朝向半导体芯片1的外侧15的侧面17上使用金属封装层7来防止。
因为镜层6的朝向沟道13的侧面16不朝向分离面,所以介电封装层9在镜层6的这些侧面16上提供了对镜层6的充分的保护。覆盖镜层6的朝向沟道13的侧面16的介电封装层9对于由有源区4发射的辐射而言有利地是透明的。这具有下述优点:沿着朝向介电封装层9的方向发射的辐射能够穿过封装层并且在镜层6和/或第二电接触层8上沿着朝向光电子半导体芯片1的辐射出射面19的方向反射。通过在镜层6的朝向沟道13的侧面16上使用透明的介电封装层9,因此有利地提高了光电子半导体芯片1的辐射产量。
在半导体芯片的外侧15上反之为了改进机械稳定性不得不承担覆盖镜层6的侧面17的金属封装层7中至少轻微地吸收辐射。通过在镜层6的朝向有源区域11a、11b之间的至少一个沟道13的侧面16上使用介电封装层9和在镜层6的朝向外侧15的侧面17上使用金属封装层7实现了高的辐射产量,而不使镜层6的朝向外侧15的侧面17的关键区域中的机械稳定性受损。
在一个尤其优选的设计方案中,镜层6与半导体层序列2相比具有更小的横向扩展,使得介电封装层9和/或金属封装层7的子区域延伸到半导体层序列2下方。镜层6的侧面16、17在该设计方案中有利地与半导体层序列2的侧面20隔开。半导体层序列2的侧面20和镜层6的侧面16、17之间的间距优选在0.5μm和5μm之间、尤其优选为大约3μm。以这种方式尤其有效地保护镜层6。
在光电子半导体芯片1中,多个有源区域能够以由多个行和列构成的矩阵设置。优选地,多个行和列的所有的有源区域串联连接。光电子半导体芯片的运行电压在这种情况下与多个有源区域的运行电压的总和相同。光电子半导体芯片的运行电压例如能够为10V或者更大、30V或者更大、或者甚至60V或者更大。
在下述图2、3、4中示出光电子半导体芯片1的实施例,其中光电子半导体芯片1分别具有16个有源区域11、12,所述有源区域以四行和四列的方式设置。
图2示意性地示出光电子半导体芯片1的一个实施例的俯视图。为了简化视图仅示出有源区域11、12的轮廓。有源区域11、12通过沟道13彼此分开。有源区域11、12的轮廓部分地通过黑色的实线示出并且部分地通过黑色的点线示出。黑色的实线表示:相应的有源区域11、12的镜层在该侧面上设有金属封装层7。黑色的点线表示:有源区域11、12的镜层在该侧面上设有介电封装层9。
根据图2的实施例的光电子半导体芯片1具有外部的有源区域11,其中有源区域11的至少一个外面邻接于光电子半导体芯片1的外侧。此外,有源区域具有内部的有源区域12,所述内部的有源区域关于所有的侧都朝向沟道13。
在外部的有源区域11中,镜层的所有的朝向半导体芯片1的外侧的侧面都具有金属封装层7。镜层的朝向沟道13的侧面分别具有介电封装层9。在内部的有源区域12中,镜层的所有的侧面都朝向沟道13,其中镜层的所有侧面都设有介电封装层9。
以这种方式借助于金属封装层保护镜层的朝向半导体芯片1的外侧的侧面免受机械损伤,其中同时由于镜层的朝向沟道13的侧面上的介电封装层9实现降低吸收辐射。
在图3中示出在图2中示出的实施例的一个改进方案。如在图2的实施例中所示出的那样,在外部的有源区域11中镜层的所有朝向光电子半导体芯片1的外侧的侧面都设有金属封装层7。在内部的有源区域12中镜层的所有侧面都设有介电封装层9。
与在图2中示出的实施例不同的是,在外部的有源区域11中的镜层的朝向沟道13的侧面不整面地设有介电的镜层9。更确切地说,在外部的有源区域11中镜层的朝向沟道13且在一侧上邻接于半导体芯片1的外侧的侧面在与外侧相邻的第一区域16a中设有金属封装层7并且在第二区域16b中设有介电封装层9。也就是说,在该设计方案中,在外部的有源区域11中不仅镜层的朝向半导体芯片1的外侧的侧面具有金属封装层7,而且镜层的朝向沟道13的侧面的与外侧相邻的区域也具有金属封装层。以这种方式也有利地保护镜层的侧面的与外侧相邻的区域16a免受机械损伤。
镜层的侧面的与半导体芯片1的外侧相邻的、设有金属封装层7的区域16a优选具有在5μm和10μm之间的宽度。换句话说,金属封装层7从外侧起分别延伸至少5μm并且至多延伸到光电子半导体芯片1的内部中。在该设计方案中,有利地实现了对半导体芯片的外侧附近的镜层的改进的机械保护,而在此不出现金属封装层7中的吸收的显著提高。
在图2中示出的实施例的另一个改进方案在图4中示出。在该设计方案中,在外部的有源区域11中镜层的所有的侧面都设有金属封装层7。在镜层分别朝向沟道13的内部的有源区域12中,镜层分别设有介电封装层9。因为外部的有源区域11的镜层在该设计方案中分别完全环绕地设有金属封装层7,所以外部的有源区域11中的镜层被尤其好地被保护免受机械损伤。当而在该设计方案中与两个上述实施例相比必须承受辐射在外部的有源区域11中的镜层的朝向沟道13的侧面上的略强的吸收。
本发明不通过根据实施例进行的描述而受限制。更确切地说,本发明包括每个新的特征以及特征的任意组合,这尤其是包含在权利要求中的特征的任意组合,即使该特征或者该组合本身未在权利要求或者实施例中详细说明时也是如此。

Claims (14)

1.一种光电子半导体芯片(1),包括:
-半导体层序列(2),所述半导体层序列具有适合于发射辐射的有源区(4);
-载体衬底(10);和
-镜层(6),所述镜层设置在所述半导体层序列(2)和所述载体衬底(10)之间,其中
-所述半导体层序列(2)划分成多个并排设置的有源区域(11,12),
-多个所述有源区域(11,12)分别通过所述半导体层序列(2)中的沟道(13)彼此分开,其中所述沟道分别分开所述半导体层序列(2)和所述镜层(6),其中所述有源区域(11,12)具有至少一个内部的有源区域(12)和外部的有源区域(11),在内部的所述有源区域中所述镜层(6)的所有的侧面(16)分别朝向沟道(13),在外部的所述有源区域中所述镜层(6)的至少一个侧面(17)朝向所述半导体芯片(1)的外侧(15),
-所述镜层(6)具有朝向沟道(13)的侧面(16)和朝向所述半导体芯片(1)的外侧(15)的侧面(17),
-所述镜层(6)的朝向所述半导体芯片(1)的外侧(15)的所述侧面(17)具有金属封装层(7),和
-所述镜层(6)的朝向沟道(13)的所述侧面(16)的至少一部分具有介电封装层(9)。
2.根据权利要求1所述的光电子半导体芯片,
其中所述镜层的朝向沟道(13)的所有的侧面(16)都具有介电封装层(9)。
3.根据权利要求1所述的光电子半导体芯片,
其中外部的所述有源区域(11)中的所述镜层的朝向沟道(13)且在一侧上与所述半导体芯片(1)的外侧(15)相邻的侧面(16)在与所述外侧(15)相邻的外部的区域(16a)中具有金属封装层(7)并且在内部的区域(16b)中具有介电封装层(9)。
4.根据权利要求3所述的光电子半导体芯片,
其中具有所述金属封装层(7)的与所述外侧(15)相邻的所述外部的区域(16a)具有5μm和10μm之间的宽度。
5.根据权利要求1所述的光电子半导体芯片,
其中在外部的所述有源区域(11)中所述镜层的朝向沟道(13)的、在一侧上与所述半导体芯片(1)的所述外侧(15)相邻的所有的侧面(16)都具有金属封装层(7)。
6.根据权利要求1所述的光电子半导体芯片,
其中在外部的所述有源区域(11)中所述镜层(6)的所有的侧面(16,17)都具有金属封装层(7)。
7.根据权利要求1或2所述的光电子半导体芯片,
其中所述介电封装层(9)包含氧化铝或者氧化硅。
8.根据权利要求1或2所述的光电子半导体芯片,
其中所述介电封装层(9)没有细孔。
9.根据权利要求1或2所述的光电子半导体芯片,
其中所述金属封装层(7)具有由金属或者金属合金构成的一个或多个层。
10.根据权利要求1或2所述的光电子半导体芯片,
其中所述金属封装层(7)具有金属铂、钛或者金中的至少一种。
11.根据权利要求1或2所述的光电子半导体芯片,
其中所述镜层(6)与所述半导体层序列(2)相比具有更小的横向扩展,并且所述介电封装层(9)和/或所述金属封装层(7)的子区域延伸到所述半导体层序列(2)下方。
12.根据权利要求1或2所述的光电子半导体芯片,
其中所述半导体层序列(2)完全由所述介电封装层(9)覆盖。
13.根据权利要求1或2所述的光电子半导体芯片,
其中多个所述有源区域(11,12)构成由多个行和列构成的矩阵。
14.根据权利要求1或2所述的光电子半导体芯片,
其中多个所述有源区域(11,12)串联连接。
CN201380049143.5A 2012-09-20 2013-09-19 具有多个并排设置的有源区域的光电子半导体芯片 Active CN104823287B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012108879.9 2012-09-20
DE102012108879.9A DE102012108879B4 (de) 2012-09-20 2012-09-20 Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
PCT/EP2013/069472 WO2014044752A1 (de) 2012-09-20 2013-09-19 Optoelektronischer halbleiterchip mit mehreren nebeneinander angeordneten aktiven bereichen

Publications (2)

Publication Number Publication Date
CN104823287A CN104823287A (zh) 2015-08-05
CN104823287B true CN104823287B (zh) 2017-10-20

Family

ID=49212784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380049143.5A Active CN104823287B (zh) 2012-09-20 2013-09-19 具有多个并排设置的有源区域的光电子半导体芯片

Country Status (6)

Country Link
US (1) US9299897B2 (zh)
JP (2) JP6139687B2 (zh)
KR (1) KR102075183B1 (zh)
CN (1) CN104823287B (zh)
DE (1) DE102012108879B4 (zh)
WO (1) WO2014044752A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014107123A1 (de) 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
KR102197082B1 (ko) * 2014-06-16 2020-12-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광소자 패키지
KR102378952B1 (ko) * 2015-08-27 2022-03-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015120323A1 (de) * 2015-11-24 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit einer reflektierenden Schichtenfolge
DE102016124847B4 (de) * 2016-12-19 2023-06-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017123242A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
WO2020073295A1 (zh) * 2018-10-11 2020-04-16 厦门市三安光电科技有限公司 一种发光二极管元件及其制作方法
DE102019105402A1 (de) * 2019-03-04 2020-09-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960601A (zh) * 2008-02-29 2011-01-26 欧司朗光电半导体有限公司 单片的光电子半导体本体及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102008016525A1 (de) 2008-03-31 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8324083B2 (en) * 2008-09-30 2012-12-04 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element
DE102009033686A1 (de) 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102010009717A1 (de) * 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
KR20110132136A (ko) 2010-06-01 2011-12-07 삼성전자주식회사 연결 구조를 이용한 발광소자 및 그 제조 방법
DE102010024079A1 (de) 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
DE102010033137A1 (de) * 2010-08-03 2012-02-09 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102010044986A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102010045784B4 (de) 2010-09-17 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102011011140A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960601A (zh) * 2008-02-29 2011-01-26 欧司朗光电半导体有限公司 单片的光电子半导体本体及其制造方法

Also Published As

Publication number Publication date
US20150270458A1 (en) 2015-09-24
KR102075183B1 (ko) 2020-02-07
US9299897B2 (en) 2016-03-29
DE102012108879A8 (de) 2014-05-15
JP2015533022A (ja) 2015-11-16
WO2014044752A1 (de) 2014-03-27
CN104823287A (zh) 2015-08-05
DE102012108879A1 (de) 2014-03-20
JP6139687B2 (ja) 2017-05-31
DE102012108879B4 (de) 2024-03-28
JP2017098557A (ja) 2017-06-01
KR20150056559A (ko) 2015-05-26

Similar Documents

Publication Publication Date Title
CN104823287B (zh) 具有多个并排设置的有源区域的光电子半导体芯片
US9590008B2 (en) Radiation-emitting semiconductor chip
KR101894045B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
JP6124973B2 (ja) 電流拡散層を有する発光ダイオードチップ
KR102276207B1 (ko) 반도체 발광 소자 및 반도체 발광 장치
US10043958B2 (en) Light emitting diode chip
KR101762820B1 (ko) 광전자 반도체 칩 그리고 광전자 반도체 칩들을 제조하기 위한 방법
KR101760977B1 (ko) 발광 다이오드 칩
JP5759004B2 (ja) オプトエレクトロニクス半導体チップ
CN105977359A (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
CN104518061A (zh) 发光二极管芯片、具有此的发光器件及其制造方法
KR20150036050A (ko) 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법
TW201727938A (zh) 具有反射式層序列的發光二極體晶片
US9768344B2 (en) Method of producing a semiconductor body
CN109075227B (zh) 光电子半导体芯片
CN106716651B (zh) 光电半导体芯片和用于制造该光电半导体芯片的方法
KR102001663B1 (ko) 발광 다이오드 패키지

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant