CN105977359A - 光电子半导体芯片和用于制造光电子半导体芯片的方法 - Google Patents

光电子半导体芯片和用于制造光电子半导体芯片的方法 Download PDF

Info

Publication number
CN105977359A
CN105977359A CN201610330569.3A CN201610330569A CN105977359A CN 105977359 A CN105977359 A CN 105977359A CN 201610330569 A CN201610330569 A CN 201610330569A CN 105977359 A CN105977359 A CN 105977359A
Authority
CN
China
Prior art keywords
layer
semiconductor
semiconductor chip
articulamentum
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610330569.3A
Other languages
English (en)
Other versions
CN105977359B (zh
Inventor
卡尔·恩格尔
马库斯·毛特
斯特法尼·格拉梅尔斯贝格尔
安娜·卡什普扎克-扎布洛茨卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN105977359A publication Critical patent/CN105977359A/zh
Application granted granted Critical
Publication of CN105977359B publication Critical patent/CN105977359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

提出一种具有半导体本体(2)和载体(7)的光电子半导体芯片(1),在所述载体上设置半导体本体,其中半导体本体具有有源区域(20),所述有源区域设置在第一导电类型的第一半导体层(21)和不同于第一导电类型的第二导电类型的第二半导体层(22)之间。第一半导体层设置在有源区域的朝向载体的一侧上。第一半导体层与设置在载体和半导体本体之间的第一连接层(31)导电地连接。在第一连接层和载体之间设置有封装层,所述封装层在半导体芯片的俯视图中至少局部地突出于对半导体本体限界的侧面(26)。此外,提出一种用于制造多个光电子半导体芯片的方法。

Description

光电子半导体芯片和用于制造光电子半导体芯片的方法
技术领域
本发明专利申请是申请日为2012年2月7日、申请号为“201280008879.3”、发明名称为“光电子半导体芯片和用于制造光电子半导体芯片的方法”的发明专利申请的分案申请。
本申请涉及一种光电子半导体芯片以及一种用于制造多个光电子半导体芯片的方法。
背景技术
已知发光二极管芯片,其中在具有设为用于产生辐射的有源区域的半导体本体和载体元件之间设置有镜层,所述镜层设为用于,反射在有源区域中产生的辐射进而提高总体上发射的辐射功率。然而,已证实的是,在这种半导体芯片中能够出现退化,例如由于镜层的氧化或在湿气作用于半导体芯片时。
发明内容
目的是提出一种半导体芯片,所述半导体芯片具有改进的老化稳定性和降低的相对于湿气的敏感性。此外,应当提出一种方法,借助所述方法能够以简单且可靠的方法制造有效的光电子半导体芯片。
所述目的通过独立权利要求的主题来实现。设计方案和改进形式是从属权利要求的主题。
根据一个实施形式,光电子半导体芯片具有半导体本体和载体,在所述载体上设置半导体本体。半导体本体具有有源区域,所述有源区域优选地设为用于产生或接收辐射。有源区域设置在第一导电类型的第一半导体层和不同于第一导电类型的第二导电类型的第二半导体层之间。第一半导体层设置在有源区域的朝向载体的一侧上。第一半导体层与设置在载体和半导体本体之间并且优选地直接邻接于第一半导体层的第一连接层导电地连接。在第一连接层和载体之间设置有封装层。在半导体芯片的俯视图中,封装层至少局部地突出于对半导体本体限界的侧面。
借助于封装层,优选地实施为用于在有源区域中产生或接收的辐射的镜层的第一连接层与周围环境分离。所述封装层能够阻止空气或湿气渗入到第一连接层中。此外,封装层能够抑制第一连接层的材料、例如银迁移。
封装层优选地覆盖半导体本体的朝向载体的主面的区域,在所述区域中主面不被第一连接层覆盖。尤其优选地,所述区域完全由封装层覆盖,其中封装层还优选地直接邻接于主面。
在一个优选的设计方案中,封装层在俯视图中在整个环周上、也就是沿着半导体本体的整个环周环绕半导体本体。此外,封装层在整个环周上沿着半导体本体的侧面邻接于第一半导体层。借助于突出于半导体本体的设计方案,将封装层构成为,使得半导体本体的主面在制造期间存在轻微的调节偏差的情况下也沿着半导体本体的侧面完全由封装层所覆盖。
换言之,半导体本体在半导体芯片的俯视图中优选地完全设置在封装层的外边缘之内。
在另一个优选的设计方案中,封装层的突出于半导体本体的侧面的区域的主延伸平面平行于有源区域的主延伸平面伸展。换言之,封装层平坦地或基本上平坦地向外延展超出半导体本体的侧面。因此,半导体本体的侧面不具有封装层的材料。
在另一个优选的设计方案中,第一连接层的外边缘在半导体芯片的俯视图中完全在半导体本体之内伸展。因此,第一连接层不在任何位置突出于半导体本体。因此,能够简单地实现保护第一连接层免受外部的环境影响。
在另一个优选的设计方案中,封装层构成为是金属的。此外,优选地,封装层构成为是多层的。尤其优选地,封装层具有金层。
第一连接层优选地包含银或由银制成。银的特征在于在可见光谱范围中尤其高的反射率。替选地或补充地,第一连接层能够包含具有高的反射率的其他的材料,例如铝或钯。
在另一个优选的设计方案中,封装层在背离半导体本体的一侧上完全地覆盖第一连接层。此外,优选地,封装层直接地邻接于第一连接层。
在一个优选的设计方案中,半导体本体具有至少一个凹部,所述凹部从载体起延伸穿过有源区域。在凹部中,第二半导体层优选地与第二连接层导电地连接。
第一连接层优选局部地设置在半导体本体和第二连接层之间。
为了避免电短路,优选地,在第一连接层和第二连接层之间,尤其在封装层和第二连接层之间设置有第一绝缘层。封装层优选地构成为,使得第一绝缘层没有邻接于半导体本体的第一主面。换言之,第一绝缘层在主面的任何位置上在垂直于主面的且朝载体伸展的方向上与载体隔开。
在用于制造多个光电子半导体芯片的方法中,在衬底上提供半导体层,其中半导体层具有有源区域,所述有源区域设置在第一导电类型的第一半导体层和不同于第一导电类型的第二导电类型的第二半导体层之间。第一连接层构成在半导体层序列上。封装层构成在第一连接层上。构成具有半导体层序列和载体的复合件。多个半导体本体由半导体层序列构成,其中局部地暴露封装层。复合件被分成多个半导体芯片。
方法步骤优选地以上述列举的顺序执行。但是,至少关于个别步骤,其他的次序也能够是适合的。
半导体本体的构成优选地实现为,使得在构成半导体本体时产生的侧面在半导体层序列的俯视图中完全位于封装部的外边缘之内。
在一个优选的设计方案中,将用于半导体层序列的生长衬底移除。这优选地在构成复合件之后进行。载体尤其用于半导体层序列的机械稳定,使得生长衬底对此不再是必需的。
所描述的方法尤其适合于制造在更上面描述的半导体芯片。结合半导体芯片详述的特征因此也能够考虑用于所述方法并且反之亦然。
附图说明
其他的特征、设计方案和适当方案从在下文中结合附图对实施例进行的描述中得出。
示出:
图1A和1B示出半导体芯片的一个实施例的示意俯视图(图1A)和沿着线AA’的相关的剖面图(图1B);以及
图2A至2F示出用于制造多个光电子半导体芯片的方法的实施例。
具体实施方式
相同的、相同类型的或起相同作用的元件在图中设有相同的附图标记。
图和在图中示出的元件相互间的大小关系不能够看作是按照比例的。相反地,为了更好的可视性和/或为了更好的理解,能够夸张大地示出个别元件。
在图1A和1B中示出半导体芯片1的一个实施例,所述半导体芯片示例地实施为发光二极管半导体芯片、尤其为照明二极管半导体芯片。半导体芯片1具有带有有源区域20的半导体本体2,所述有源区域设为用于产生辐射。有源区域20设置在p型半导体层21和n型半导体层22之间。半导体层21、22在其导电类型方面也能够设计成是相反的。
半导体本体2、尤其有源区域20优选地基于氮化物-化合物半导体材料,并且此外优选地设为用于产生在可见的或紫外的光谱范围中的辐射。“基于氮化物-化合物半导体”在本文中表示,有源的外延层序列或其至少一个层包括氮化物-III/V族化合物半导体材料、优选包括AlnGamIn1-n-mN,其中0≤n≤1,0≤m≤1并且n+m≤1。在此,所述材料不必强制地具有根据上式的数学上精确的组成。相反地,所述材料能够具有基本上不改变AlnGamIn1-n-mN材料的特征性的物理特性的一种或多种掺杂材料以及附加的组成部分。然而,为了简单性,上式也仅包含晶格的主要组成部分(Al、Ga、In、N),即使所述组成部分能够部分地由少量的其他材料置换。与此不同地,也能够使用其他的半导体材料,尤其是III/V族-化合物半导体材料。
半导体本体2借助于连接层71、例如焊料层或能导电的粘接层来固定在载体7上。第一半导体层21形成半导体本体的朝向载体的主面23。在竖直方向上,也就是在垂直于半导体本体2的半导体层的主延伸平面伸展的方向上,半导体本体在主面23和辐射出射面24之间延伸。为了提高在工作中在有源区域20中产生的辐射的耦合输出效率,辐射出射面24设有结构化部27。所述结构化部能够是有规则的或不规则的。例如,结构化部能够借助于棱锥形的或截棱锥形的凹陷部或粗化部形成。
在横向方向上,也就是沿着半导体本体的半导体层的主延伸平面,半导体本体2由环绕半导体本体的侧面26来限界。在半导体芯片1的俯视图中,半导体本体的侧面26在整个环周上完全在封装部6的外边缘60之内伸展。
第一连接层31邻接于主面23,所述第一连接层优选地构成为用于在有源区域20中产生的辐射的镜层。第一连接层优选地包含银、钯或铝或由这类材料制成或由具有至少一种所述材料的金属合金制成。所述材料在可见的光谱范围中具有高的反射率。
第一连接层31的外边缘310在半导体芯片的俯视图中完全在半导体本体2的侧面26之内伸展,使得第一连接层31仅局部地覆盖主面23。
在第一连接层31的背离半导体本体2的一侧上邻接有封装层6,所述封装层在示出的实施例中借助于第一层61、第二层62和第三层63形成。
在主面23的没有由第一连接层31覆盖的区域中,封装层6直接邻接于第一半导体层21。此外,封装层6在横向方向上突出于半导体本体的侧面26并且在半导体芯片的俯视图中沿整个环周环绕侧面。封装层6的尺寸在横向方向上优选地确定为,使得主面23在构成半导体本体2时在存在轻微的调节偏差的情况下也沿着侧面完全由封装层覆盖。优选地,封装层在半导体芯片1的俯视图中至少局部地突出于侧面至少1μm。
封装部6的在半导体芯片1的俯视图中延伸超过侧面26的区域65在横向方向上平坦地延展。因此,侧面26不具有用于封装部6的材料。
第一层61优选地包含铂、钛、钯、铑或钨或由这类材料制成或由具有至少一种所述材料的合金制成。尤其地,第一层能够包含钛-钨-氮化物或铂-钛-钨-氮化物或者由这类材料制成。
第二层62优选地实施为金层。适当地,第二层62厚至使得所述第二层作为电流扩展层而引起将载流子在横向方向上均匀地经由第一连接层31注入到第一半导体层21中。
第三层63优选地对载体侧的后续的材料构成为增附层。例如TCO材料(透明导电氧化物)或者例如为钛或铬的金属适合于第三层。
在主面23一侧,在半导体本体2中构成凹部25,所述凹部穿过第一半导体层21和有源区域20进入到第二半导体层22中。
第二半导体层22经由在凹部25中直接邻接于第二半导体层22的第二连接层32电接触。在第一连接层31和第二连接层32之间设置有第一绝缘层51。所述绝缘层设为用于,禁止连接层31、32之间的直接的电连接以及第二连接层32与第一半导体层21的直接的电连接。
借助于封装部6避免了绝缘层51直接邻接于主面23。已证实的是,在绝缘层直接邻接于第一半导体层21的情况下,封装层的材料、例如金能够迁移穿过绝缘层,并且当湿气穿过第一绝缘层到达主面23时,所述材料能够在第一半导体层21中引起氮化镓催化增强地退化成氧化镓。尤其地,通过封装部完全地覆盖主面23的没有由第一连接层31覆盖的区域并且在所述区域中直接邻接于主面23,避免该退化的危险。半导体芯片1相对于湿气的敏感性以及半导体芯片的老化稳定性能够以该方式提高。
此外,半导体芯片具有第二绝缘层52,所述第二绝缘层至少覆盖半导体本体2的侧面26并且优选地也覆盖辐射出射侧24。
适合于绝缘层51、52的尤其是氧化物(例如氧化硅),氮化物(例如氮化硅),或者氧氮化物(例如氧氮化硅)。
为了外部的电接触,半导体芯片1具有第一接触部41和第二接触部42,所述第一接触部和第二接触部与第一连接层31导电地连接或经由载体7和连接层71与第二连接层32导电地连接,使得在半导体芯片工作时,载流子能够从有源区域20的不同的侧注入到所述有源区域中并且在那通过发射辐射而复合。
在描述的实施例中,载体7由能导电的材料、例如掺杂的半导体材料、例如硅或锗形成。与之不同地,载体也能够由电绝缘的材料形成,其中为了电接触而构成能导电的接触通孔。作为电绝缘的材料例如适合的是陶瓷,例如氮化铝或氮化硼。
为了保护半导体芯片免受由于静电放电(electrostatic discharge,ESD)引起的损坏,能够在半导体芯片中、尤其在半导体本体中或在载体中集成有保护二极管(没有明确示出)。
为了产生对于人眼显现成白色的辐射,能够在半导体芯片1的下游设置辐射转换元件,所述辐射转换元件将在有源区域中产生的初级辐射部分地或完全地转换成次级辐射。辐射转换元件例如能够实施为小板,所述小板固定在辐射出射面24上(没有明确示出)。
不同于描述的实施例,半导体芯片1也能够构成为激光二极管或构成为辐射接收器。
用于制造多个半导体芯片的方法的实施例根据在图2A至2F中示意示出的中间步骤来示出。如同在图2A中示出的,在衬底28上提供具有设为用于产生辐射的有源区域20的半导体层序列200,其中有源区域设置在构成在有源区域的朝向衬底的一侧上的第一半导体层21和第二半导体层22之间。衬底例如能够是生长衬底以用于半导体层序列200的例如借助于MBE(分子束外延)或MOVPE(金属有机化合物气相外延)进行的外延沉积。例如,蓝宝石或硅适合用于衬底。
为了简化的描述,仅示出半导体层序列200的在制造半导体芯片时从中刚好产生一个光电子半导体芯片的部分。
如同在图2B中示出的,在构成半导体层序列200之后,从背离衬底28的一侧起构成多个凹部25,所述凹部穿过第一半导体层21和有源区域20延伸到第二半导体层22中。
在第一半导体层21上,局部地构成第一连接层31,例如借助于蒸镀或溅镀而构成。
如同在图2C中示出的,第一连接层31借助于多层的封装部6被覆盖。封装部的层能够借助于溅镀或蒸镀来施加。
在封装部6上例如借助于溅镀或蒸镀来施加第一绝缘层51。第一绝缘层覆盖封装部6以及在凹部25的区域中覆盖第一半导体层21和有源区域20。在第一绝缘层51上构成有第二连接层32,所述第二连接层在凹部25的区域中与第二半导体层22形成电接触(图2D)。
如同在图2E中示出的,制造复合件8,所述复合件具有衬底28连同设置在其上的层以及载体7。在载体上进行固定借助于连接层71、例如借助于焊料、或能导电的粘接剂来实现。
在与载体7机械稳定地连接之后,能够移除衬底28。这例如能够借助于相干辐射来实现,例如借助于激光剥离法(Laser Lift-Off)。与之不同地,移除也能够以机械的方式、例如借助于磨削、研磨或磨光和/或以化学的方式、例如借助于湿法化学的或干法化学的刻蚀来进行。
在移除衬底28之后,由半导体层序列200构成半导体本体2。在构成半导体本体时,局部地暴露封装部6。
半导体本体的构成尤其能够以化学的方式、例如借助于湿法化学的或干法化学的刻蚀来进行。
为了提高耦合输出效率,将背离衬底7的辐射出射面24结构化,例如借助于湿法化学的刻蚀以构成棱锥形的凹陷部或通过机械的粗糙化来进行结构化。
为了外部的电接触,构成第一接触部41和第二接触部42,例如借助于蒸镀或溅镀来构成。
在构成侧面26之后,在半导体本体2上构成第二绝缘层52,所述第二绝缘层覆盖侧面、尤其是有源区域20。
为了制造半导体芯片,将复合件8分开。这例如能够借助于相干辐射,例如以激光分离法;或者以机械的方式,例如借助于锯割、剖开或折断;或者以化学的方式、例如借助于湿法化学的或干法化学的刻蚀来进行。例如如同结合图1A和1B所描述的那样实施的、制成的半导体芯片在图2F中示意地示出。
借助描述的方法,能够以简单且可靠的方式制造半导体芯片,其中第一连接层31形成老化稳定的、对于在有源区域20中产生的辐射是高反射率的镜层。借助于在横向方向上延伸超出半导体本体2的侧面26的封装部6确保,绝缘层51、52在主面23的区域中没有以直接靠近封装部6的方式邻接于第一半导体层21。因此,也在潮湿的环境下工作时避免半导体材料例如由于从氮化镓催化增强地转换成氧化镓所引起的退化危险。
本专利申请要求德国专利申请10 2011 011 140.9的优先权,其公开内容通过参引并入本文。
本发明不局限于根据实施例进行的描述。相反地,本发明包括每个新特征以及特征的任意的组合,这尤其是包含在权利要求中的特征的任意的组合,即使所述特征或所述组合自身没有明确地在权利要求中或实施例中说明时也是如此。
根据本公开附记的实施例,还公开了以下附记:
附记1.一种光电子半导体芯片(1),具有半导体本体(2)和载体(7),在所述载体上设置有所述半导体本体,其中
-所述半导体本体具有有源区域(20),所述有源区域设置在第一导电类型的第一半导体层(21)和不同于所述第一导电类型的第二导电类型的第二半导体层(22)之间;
-所述第一半导体层设置在所述有源区域的朝向所述载体的一侧上;
-所述第一半导体层与设置在所述载体和所述半导体本体之间的第一连接层(31)导电地连接;
-在所述第一连接层和所述载体之间设置有封装层(6);并且
-所述封装层在所述半导体芯片的俯视图中至少局部地突出于对所述半导体本体限界的侧面(26)。
附记2.根据附记1所述的半导体芯片,
其中所述封装层在整个环周上环绕所述半导体本体。
附记3.根据附记1或2所述的半导体芯片,
其中所述封装层局部地直接邻接于所述第一半导体层。
附记4.根据上述附记之一所述的半导体芯片,
其中所述封装层在整个环周上沿着所述半导体本体的所述侧面邻接于所述第一半导体层。
附记5.根据上述附记之一所述的半导体芯片,
其中所述封装层的突出于所述半导体本体的所述侧面的区域(65)的主延伸平面平行于所述有源区域的主延伸平面伸展。
附记6.根据上述附记之一所述的半导体芯片,
其中所述第一连接层的外边缘(310)在所述半导体芯片的俯视图中完全在所述半导体本体之内伸展。
附记7.根据上述附记之一所述的半导体芯片,
其中所述封装层构成为是金属的。
附记8.根据上述附记之一所述的半导体芯片,
其中所述第一连接层包含银、钯或铝并且所述封装层具有金层。
附记9.根据上述附记之一所述的半导体芯片,
其中所述封装层在背离所述半导体本体的一侧上完全地覆盖所述第一连接层。
附记10.根据上述附记之一所述的半导体芯片,
其中所述半导体本体具有至少一个凹部(25),所述凹部从所述载体起延伸穿过所述有源区域,其中所述第二半导体层在所述凹部中与第二连接层(32)导电地连接。
附记11.根据上述附记之一所述的半导体芯片,
其中所述第一连接层局部地设置在所述半导体本体和所述第二连接层之间。
附记12.根据附记1所述的半导体芯片,
其中所述封装层直接邻接于所述第一连接层并且完全覆盖所述半导体本体的朝向所述载体的主面(23)的区域并且直接邻接于所述主面,在所述区域中,所述主面不被所述第一连接层覆盖。
附记13.一种用于制造多个光电子半导体芯片(1)的方法,所述方法具有以下步骤:
a)在衬底(28)上提供半导体层序列(200),其中所述半导体层序列具有有源区域(20),所述有源区域设置在第一导电类型的第一半导体层(21)和不同于所述第一导电类型的第二导电类型的第二半导体层(22)之间;
b)在所述半导体层序列上构成第一连接层(31);
c)在所述第一连接层上构成封装层(6);
d)构成复合件(8),所述复合件具有所述半导体层序列和载体;
e)由所述半导体层序列构成多个半导体本体(2),其中局部地暴露所述封装层;以及
f)将所述复合件分成多个半导体芯片。
附记14.根据附记13所述的方法,
其中将用于所述半导体层序列的生长衬底(28)移除。
附记15.根据附记13或14所述的方法,
其中制造根据附记1至12之一所述的半导体芯片。

Claims (14)

1.一种光电子半导体芯片(1),具有半导体本体(2)和载体(7),在所述载体上设置有所述半导体本体,其中
-所述半导体本体具有有源区域(20),所述有源区域设置在第一导电类型的第一半导体层(21)和不同于所述第一导电类型的第二导电类型的第二半导体层(22)之间;
-所述第一半导体层设置在所述有源区域的朝向所述载体的一侧上;
-所述第一半导体层与设置在所述载体和所述半导体本体之间的第一连接层(31)导电地连接;
-在所述第一连接层和所述载体之间设置有封装层(6);
-所述封装层在所述半导体芯片的俯视图中至少局部地突出于对所述半导体本体限界的侧面(26);以及
-所述封装层覆盖所述半导体本体的朝向所述载体的主面的区域,在所述区域中所述主面不被所述第一连接层覆盖。
2.根据权利要求1所述的半导体芯片,
其中所述区域完全由封装层覆盖。
3.根据权利要求1所述的半导体芯片,
其中所述封装层直接邻接于所述主面。
4.根据权利要求1所述的半导体芯片,
其中所述封装层在整个环周上环绕所述半导体本体。
5.根据权利要求1至4之一所述的半导体芯片,
其中所述封装层在整个环周上沿着所述半导体本体的所述侧面邻接于所述第一半导体层。
6.根据权利要求1至4之一所述的半导体芯片,
其中所述封装层的突出于所述半导体本体的所述侧面的区域(65)的主延伸平面平行于所述有源区域的主延伸平面伸展。
7.根据权利要求1至4之一所述的半导体芯片,
其中所述封装层以金属构成。
8.根据权利要求1至4之一所述的半导体芯片,
其中所述第一连接层包含银、钯或铝并且所述封装层具有金层。
9.根据权利要求1至4之一所述的半导体芯片,
其中所述半导体本体具有至少一个凹部(25),所述凹部从所述载体起延伸穿过所述有源区域,其中所述第二半导体层在所述凹部中与第二连接层(32)导电地连接。
10.根据权利要求1至4之一所述的半导体芯片,
其中所述第一连接层局部地设置在所述半导体本体和所述第二连接层之间。
11.根据权利要求1至4之一所述的半导体芯片,
其中所述封装层平坦地或基本上平坦地延展超出所述侧面,并且所述侧面不具有所述封装层的材料
12.一种用于制造多个光电子半导体芯片(1)的方法,所述方法具有以下步骤:
a)在衬底(28)上提供半导体层序列(200),其中所述半导体层序列具有有源区域(20),所述有源区域设置在第一导电类型的第一半导体层(21)和不同于所述第一导电类型的第二导电类型的第二半导体层(22)之间;
b)在所述半导体层序列上构成第一连接层(31);
c)在所述第一连接层上构成封装层(6);
d)构成复合件(8),所述复合件具有所述半导体层序列和载体;
e)由所述半导体层序列构成多个半导体本体(2),其中局部地暴露所述封装层;以及
f)将所述复合件分成多个半导体芯片,其中所述封装层覆盖所述半导体本体的朝向所述载体的主面的区域,在所述区域中所述主面不被所述第一连接层覆盖。
13.根据权利要求12所述的方法,
其中将用于所述半导体层序列的生长衬底(28)移除。
14.根据权利要求12或13所述的方法,
其中制造根据权利要求1至11之一所述的半导体芯片。
CN201610330569.3A 2011-02-14 2012-02-07 光电子半导体芯片和用于制造光电子半导体芯片的方法 Active CN105977359B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011011140.9 2011-02-14
DE102011011140A DE102011011140A1 (de) 2011-02-14 2011-02-14 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
CN201280008879.3A CN103384923B (zh) 2011-02-14 2012-02-07 光电子半导体芯片和用于制造光电子半导体芯片的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280008879.3A Division CN103384923B (zh) 2011-02-14 2012-02-07 光电子半导体芯片和用于制造光电子半导体芯片的方法

Publications (2)

Publication Number Publication Date
CN105977359A true CN105977359A (zh) 2016-09-28
CN105977359B CN105977359B (zh) 2019-03-01

Family

ID=45571538

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610330569.3A Active CN105977359B (zh) 2011-02-14 2012-02-07 光电子半导体芯片和用于制造光电子半导体芯片的方法
CN201280008879.3A Active CN103384923B (zh) 2011-02-14 2012-02-07 光电子半导体芯片和用于制造光电子半导体芯片的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280008879.3A Active CN103384923B (zh) 2011-02-14 2012-02-07 光电子半导体芯片和用于制造光电子半导体芯片的方法

Country Status (6)

Country Link
US (3) US9343637B2 (zh)
KR (1) KR101549764B1 (zh)
CN (2) CN105977359B (zh)
DE (1) DE102011011140A1 (zh)
TW (1) TWI505517B (zh)
WO (1) WO2012110364A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574032A (zh) * 2017-03-10 2018-09-25 英属开曼群岛商錼创科技股份有限公司 发光元件与显示设备

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102011112000B4 (de) * 2011-08-31 2023-11-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102012108879B4 (de) * 2012-09-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
DE102013100818B4 (de) 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102053408B1 (ko) * 2013-07-11 2019-12-06 엘지이노텍 주식회사 발광 소자
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN103594568A (zh) * 2013-10-24 2014-02-19 天津三安光电有限公司 半导体器件及其制作方法
DE102014112562A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR20160037060A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
DE102015102378B4 (de) * 2015-02-19 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterkörpers
DE102015102857A1 (de) * 2015-02-27 2016-09-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement, Verfahren zur Herstellung eines elektrischen Kontakts und Verfahren zur Herstellung eines Halbleiterbauelements
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
DE102017123242A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102019122593A1 (de) 2019-08-22 2021-02-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
CN113380932A (zh) 2020-03-10 2021-09-10 隆达电子股份有限公司 覆晶式发光二极管的结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070023777A1 (en) * 2004-10-19 2007-02-01 Shinya Sonobe Semiconductor element
CN101681958A (zh) * 2007-04-26 2010-03-24 奥斯兰姆奥普托半导体有限责任公司 光电子半导体本体及其制造方法
US20100208763A1 (en) * 2007-05-04 2010-08-19 Karl Engl Semiconductor Chip and Method for Manufacturing a Semiconductor Chip
WO2010125931A1 (ja) * 2009-04-30 2010-11-04 昭和電工株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080042145A1 (en) * 2006-08-18 2008-02-21 Helmut Hagleitner Diffusion barrier for light emitting diodes
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102008022942A1 (de) 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102008030584A1 (de) 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102009033686A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
KR101081135B1 (ko) * 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102010033137A1 (de) * 2010-08-03 2012-02-09 Osram Opto Semiconductors Gmbh Leuchtdiodenchip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070023777A1 (en) * 2004-10-19 2007-02-01 Shinya Sonobe Semiconductor element
CN101681958A (zh) * 2007-04-26 2010-03-24 奥斯兰姆奥普托半导体有限责任公司 光电子半导体本体及其制造方法
US20100208763A1 (en) * 2007-05-04 2010-08-19 Karl Engl Semiconductor Chip and Method for Manufacturing a Semiconductor Chip
WO2010125931A1 (ja) * 2009-04-30 2010-11-04 昭和電工株式会社 半導体発光素子および半導体発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574032A (zh) * 2017-03-10 2018-09-25 英属开曼群岛商錼创科技股份有限公司 发光元件与显示设备

Also Published As

Publication number Publication date
US20170324000A1 (en) 2017-11-09
US20160225943A1 (en) 2016-08-04
US10164143B2 (en) 2018-12-25
WO2012110364A1 (de) 2012-08-23
CN105977359B (zh) 2019-03-01
CN103384923B (zh) 2016-06-15
DE102011011140A1 (de) 2012-08-16
TW201246626A (en) 2012-11-16
US20140021507A1 (en) 2014-01-23
US9343637B2 (en) 2016-05-17
US9722136B2 (en) 2017-08-01
CN103384923A (zh) 2013-11-06
TWI505517B (zh) 2015-10-21
KR101549764B1 (ko) 2015-09-02
KR20130105931A (ko) 2013-09-26

Similar Documents

Publication Publication Date Title
CN103384923B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
KR101762820B1 (ko) 광전자 반도체 칩 그리고 광전자 반도체 칩들을 제조하기 위한 방법
US8860063B2 (en) Light-emitting diode chip
JP5759004B2 (ja) オプトエレクトロニクス半導体チップ
US9299897B2 (en) Optoelectronic semiconductor chip having a plurality of active regions arranged alongside one another
US20150129901A1 (en) Optoelectronic Semiconductor Chip and Method for Producing an Optoelectronic Semiconductor Chip
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
KR101754435B1 (ko) 발광다이오드칩
US10181547B2 (en) Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US20180198037A1 (en) Method for Producing Optoelectronic Conversion Semiconductor Chips and Composite of Conversion Semiconductor Chips
CN114365296A (zh) 用于制造发射辐射的半导体芯片的方法、发射辐射的半导体芯片和发射辐射的器件
US20190013434A1 (en) Method for Manufacturing an Optoelectronic Component, and Optoelectronic Component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant