CN114365296A - 用于制造发射辐射的半导体芯片的方法、发射辐射的半导体芯片和发射辐射的器件 - Google Patents

用于制造发射辐射的半导体芯片的方法、发射辐射的半导体芯片和发射辐射的器件 Download PDF

Info

Publication number
CN114365296A
CN114365296A CN202080060611.9A CN202080060611A CN114365296A CN 114365296 A CN114365296 A CN 114365296A CN 202080060611 A CN202080060611 A CN 202080060611A CN 114365296 A CN114365296 A CN 114365296A
Authority
CN
China
Prior art keywords
layer
contact
radiation
semiconductor
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080060611.9A
Other languages
English (en)
Inventor
亚历山大·F·普福伊费尔
托比亚斯·迈耶
科比尼安·佩尔茨尔迈尔
托马斯·施瓦茨
塞巴斯蒂安·霍伊布尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN114365296A publication Critical patent/CN114365296A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

提出一种用于制造发射辐射的半导体芯片(1)的方法，具有如下步骤：‑提供半导体晶片(2)，‑将第一接触层(5)施加到半导体晶片(2)上，‑将承载装置(8)固定在半导体晶片(2)处，‑将半导体晶片(2)分割成半导体本体(13)，和‑将第二接触层(14)施加到半导体本体(13)上。此外，提出一种发射辐射的半导体芯片和一种发射辐射的器件。

Description

用于制造发射辐射的半导体芯片的方法、发射辐射的半导体 芯片和发射辐射的器件
技术领域
提出一种用于制造发射辐射的半导体芯片的方法。此外，提出一种发射辐射的半导体芯片和一种发射辐射的器件。
发明内容
要实现的目的在于，提出一种用于制造发射辐射的半导体芯片的方法，借助其可以特别成本适宜地制造发射辐射的半导体芯片。此外，要提出一种对应地制造的发射辐射的半导体芯片和一种对应地制造的发射辐射的器件。
根据该方法的至少一个实施方式，提供一种半导体晶片。半导体晶片例如包括第一传导类型的第一半导体层序列。此外，半导体晶片例如包括与第一传导类型不同的第二传导类型的第二半导体层序列。第一半导体层序列例如是p型掺杂的并从而p型传导地构成。此外，第二半导体层序列例如是n型掺杂的并从而n型传导地构成。由此在该情况下，第一传导类型为p型传导类型而第二传导类型为n型传导类型。
半导体晶片例如具有主延伸平面。竖直方向垂直于主延伸平面延伸而横向方向平行于主延伸平面延伸。第一半导体层序列和第二半导体层序列例如沿竖直方向上下相叠地堆叠。半导体晶片沿竖直方向的扩展明显大于沿横向方向的扩展。
在第一半导体层序列和第二半导体层序列之间设置有至少一个有源区域。有源区域构成用于，在运行中产生电磁辐射。有源区域例如直接邻接于第一半导体层序列和第二半导体层序列。有源区域例如具有pn结、异质结构、单量子系统结构和/或多量子系统结构。
在有源区域运行中产生的电磁辐射例如是近紫外辐射、可见光和/或近红外辐射。可见光例如是蓝色、绿色、黄色或红色的光。
例如，半导体晶片外延地生长到生长衬底上。半导体晶片优选地基于第III-V族化合物半导体材料。第III-V族化合物半导体材料例如为磷化物、砷化物和/或氮化物化合物半导体材料，即例如为InxAlyGa1-x-yP、InxAlyGa1-x-yAs和/或InxAlyGa1-x-yN，其中0≤x≤1、0≤y≤1并且x+y≤1。
半导体晶片可以具有掺杂材料以及附加的组成部分。出于简单性，然而仅说明半导体晶片的晶格的主要组成部分，即Al、Ga、In、N、As或P，即使所述主要组成部分可以部分地通过少量其他物质替代和/或补充时也如此。
根据该方法的至少一个实施方式，将第一接触层施加到半导体晶片上。第一接触层例如矩阵状地、即沿着行和列设置。这就是说，第一接触层可以设置在规则的晶格的晶格点处。第一接触层例如与半导体晶片、尤其第一半导体层序列直接接触。
例如，第一接触层具有透明导电金属或透明导电氧化物(英语为：“transparentconductive oxide”，简称“TCO”)。TCO是透明导电材料并且例如包括氧化锌、氧化锡、氧化镉、氧化钛、氧化铟和/或氧化铟锡(ITO)。
替选地可行的是，第一接触层例如具有反射性的导电金属。在该情况下，第一接触层例如包括一种或多种如下材料或者由一种或多种如下材料构成：Au、Ag、Al、Al:Cu、Rh、Pd、Pt。
第一接触层对于发射的电磁辐射在理想情况下具有至少80％、尤其至少90％的反射率。
根据该方法的至少一个实施方式，将承载装置固定在半导体晶片处。例如，承载装置包括第二承载层和第三承载层。第二承载层设置在半导体晶片上并且例如完全地覆盖所述半导体晶片。
第二承载层尤其包括增附剂材料或者通过增附剂材料形成。增附剂材料例如可借助于激光加热。由此，施加到增附剂材料上的元件、尤其发射辐射的半导体芯片有利地借助于激光辐射无损坏地脱离。
第二承载层可以由至少暂时可流动的材料形成。在该情况下，暂时可流动的材料例如包括金属焊料或苯并环丁烯键合聚合物。
此外，第三承载层设置在第二承载层之上。第三承载层与第二承载层例如直接接触。第三承载层尤其为辅助承载件，所述辅助承载件可以形成承载装置的机械稳定的组件。
根据该方法的至少一个实施方式，将半导体晶片分割成半导体本体。半导体晶片例如通过沿竖直方向穿过半导体晶片的切割来分割成半导体本体。切割尤其完全地穿透半导体晶片。切割例如通过激光工艺、锯割工艺或刻蚀工艺产生。
根据该方法的至少一个实施方式，将第二接触层施加到半导体本体上。第二接触层例如与半导体本体、尤其第二半导体层序列直接接触。
例如，第二接触层具有透明导电金属或透明导电氧化物(TCO)。
替选地可行的是，第二接触层例如具有反射性的导电金属。在该情况下，第二接触层例如包括一种或多种如下材料或者由一种或多种所述材料构成：Au、Ag、Al、Al:Cu、Rh、Pd、Pt。第二接触层对于发射的电磁辐射在理想情况下具有至少80％、尤其至少90％的反射率。
可行的是，第一接触层具有与第二接触层相同的材料。这就是说，第一接触层和第二接触层例如通过相同的TCO材料、例如ITO形成。此外可行的是，第一接触层和第二接触层例如通过反射性的导电金属形成。
替选地可行的是，第一接触层具有与第二接触层不同的材料。在该情况下，第一接触层可以通过反射性的导电金属形成并且第二接触层可以通过TCO形成。此外可行的是，第二接触层通过反射性的导电金属形成并且第一接触层通过TCO形成。
根据至少一个实施方式，第一接触层的朝向半导体本体的外面和/或第二接触层的朝向半导体本体的外面尤其完全地由另外的反射性的导电金属覆盖。另外的反射性的导电金属例如包括一种或多种如下材料或者由一种或多种所述材料构成：Au、Ag、Al、Al:Cu、Rh、Pd、Pt。另外的反射性的导电金属对于发射的电磁辐射在理想情况下具有至少80％、尤其至少90％的反射率。
例如可行的是，第一接触层和第二接触层通过相同的TCO材料、例如ITO形成。在该情况下，第一接触层的朝向半导体本体的外面和/或第二接触层的朝向半导体本体的外面完全地由另外的反射性的导电金属覆盖。
如果第一接触层和第二接触层例如具有金属，那么此外可行的是，第一接触层的朝向半导体本体的外面和第二接触层的朝向半导体本体的外面利用另外的反射性的导电金属覆盖。
在至少一个实施方式中，用于制造发射辐射的半导体芯片的方法包括如下步骤：
-提供半导体晶片，
-将第一接触层施加到半导体晶片上，
-将承载装置固定在半导体晶片上，
-将半导体晶片分割成半导体本体，和
-将第二接触层施加到半导体本体上。
根据该方法的至少一个实施方式，在施加第一接触层之后，在半导体晶片上产生牺牲层，所述牺牲层单连通地构成。在该实施方式中，牺牲层不具有穿口。优选地，牺牲层的底面和覆盖面未结构化地、尤其平坦地构成。
根据该方法的至少一个实施方式，承载装置包括第二承载层和第三承载层。第二承载层和第三承载层在该实施方式中分别具有底面和覆盖面，它们平坦地构成。
根据该方法的至少一个实施方式，将第二承载层施加在牺牲层上。第二承载层在该实施方式中促进在牺牲层和第三承载层之间的机械稳定的连接。
根据该方法的至少一个实施方式，在施加第一接触层之后，在半导体晶片上产生牺牲层，所述牺牲层由开口穿通。例如，将牺牲层施加在第一半导体层序列上。
牺牲层例如通过溅射或蒸镀产生。牺牲层例如包括半导体材料，如硅。牺牲层具有例如为至少50nm和最高5μm大小的厚度。
例如，开口在施加牺牲层之后在牺牲层中产生。开口在此完全地穿通牺牲层。用于在牺牲层中产生开口的材料去除可以通过刻蚀工艺产生。
根据该方法的至少一个实施方式，将承载装置固定在牺牲层处。承载装置对此具有保持元件，借助所述保持元件，承载装置机械固定地与要产生的半导体芯片连接。承载装置的保持元件在牺牲层的开口中产生。承载装置可以包括多个层和/或通过多个方法步骤产生。例如，承载装置具有第一承载层、第二承载层和第三承载层。
第一承载层例如在牺牲层之上施加。第一承载层例如完全地覆盖牺牲层。此外，将第一承载层也设置在开口中。开口可分别完全用第一承载层的材料覆盖。开口中的第一承载层的材料形成保持元件。第一承载层例如包括二氧化硅或氧化铝或者由其形成。此外，第一承载层例如具有至少50nm和最多500nm的厚度。
随后例如将第二承载层施加在第一承载层之上。第二承载层与第一承载层例如直接接触。第二承载层尤其包括增附剂材料或者通过增附剂材料形成。增附剂材料例如通过苯并环丁烯或者金属焊料形成。
保持元件通过承载层的设置在开口中的部分形成。例如，第一承载层和第二承载层设置在开口中。在所述情况中，保持元件通过第一承载层和第二承载层的材料形成。
随后，例如将第三承载层设置在第二承载层之上。第三承载层与第二承载层例如直接接触。第三承载层尤其为辅助承载件。第二承载层在此促进在第一承载层和第三承载层之间的机械稳定的连接。
根据该方法的至少一个实施方式，将牺牲层移除，使得承载装置仅在保持元件的区域中与半导体本体机械地连接。例如，将牺牲层完全地移除。牺牲层例如通过化学刻蚀工艺移除。
在至少一个另外的实施方式中，用于制造发射辐射的半导体芯片的方法包括如下步骤：
-提供半导体晶片，
-将第一接触层施加到半导体晶片上，
-在半导体晶片上产生牺牲层，所述牺牲层由开口穿通，
-将承载装置固定在牺牲层处，其中分别在牺牲层的开口中产生承载装置的保持元件，
-将半导体晶片分割成半导体本体，
-将第二接触层施加到半导体本体上，和
-将牺牲层移除，使得承载装置仅在保持元件的区域中与半导体本体机械地连接。
可行的是，所列出的步骤以说明的顺序执行。
在此描述的用于制造发射辐射的半导体芯片的方法的构思此外为，使用承载装置，其中仅在保持元件的区域中，半导体本体机械地与承载装置连接。保持元件与半导体芯片连接成，使得半导体芯片可以无破坏地与保持元件分离。有利地，产生的半导体芯片可以借助于承载装置特别有效地按压到端子组件上。
根据该方法的至少一个实施方式，将第一介电层施加在半导体晶片上。第一介电层可以完全地覆盖半导体晶片。此外，第一介电层可以与半导体晶片直接接触。尤其地，介电层与第一半导体层序列直接接触。
第一介电层例如包括至少两个第一介电子层。朝向半导体晶片的子层例如包括二氧化硅或者由其形成。背离半导体晶片的子层例如包括氧化铝或者由其形成。
根据该方法的至少一个实施方式，在第一介电层中产生第一凹部。第一凹部可以完全地穿通第一介电层。第一凹部例如局部地露出半导体晶片。尤其地，第一凹部局部地露出第一半导体层序列。第一介电层的材料去除尤其通过刻蚀工艺进行。
根据该方法的至少一个实施方式，分别在第一凹部之一中设置第一接触层。在第一凹部的区域中，第一接触层与半导体晶片直接接触。第一接触层沿竖直方向例如不超出第一介电层。可行的是，第一接触层的覆盖面与第一介电层的覆盖面齐平。此外，第一接触层可以完全地填充第一凹部。
根据该方法的至少一个实施方式，将第二介电层在第一介电层和第一接触层之上施加。第二介电层例如与第一介电层和第一接触层直接接触。第二介电层例如包括介电材料，如例如二氧化硅或氮化硅或者由其构成。此外可行的是，第二介电层为布拉格镜。布拉格镜优选地包括交替地设置的高折射率材料和低折射率材料的层。布拉格镜的层优选地具有SiO2、Al2O3、TiO2、氧化钽、Nb2O5、MgF、氮化硅和/或氧氮化硅。
此外，第二介电层具有例如为至少500nm和最高30μm大、尤其大约1μm的厚度。
第二介电层在该实施方式中构成为，使得第二介电层自身机械稳定。
根据该方法的至少一个实施方式，将钝化层在分割半导体晶片之后施加在半导体本体之上。钝化层例如完全地覆盖半导体本体的背离承载装置的外面。此外，钝化层可以覆盖第一介电层的背离承载装置的底面。
该钝化层例如包括二氧化硅或者由其形成。有利地，借助这种钝化层可以特别好地保护半导体本体以免外部环境影响。
此外可行的是，钝化层为布拉格镜。因此有利地，由半导体本体发出的电磁辐射可以沿预设的方向偏转。借此有利地提高发射辐射的半导体芯片的效率。
根据该方法的至少一个实施方式，在钝化层中产生第二凹部，所述第二凹部沿横向方向与半导体本体间隔开。第二凹部例如完全地穿通钝化层。如果第二凹部仅穿通钝化层，那么第二凹部沿横向方向分别与第一凹部之一重叠。
此外可行的是，第二凹部完全地穿通钝化层和第一介电层。如果第二凹部穿通第一介电层和钝化层，那么第二凹部沿径向方向与第一凹部间隔开。
根据该方法的至少一个实施方式，在钝化层中产生第三凹部，所述第三凹部沿横向方向分别与半导体本体之一重叠。第三凹部例如完全地穿通钝化层。此外，第三凹部沿横向方向分别与第一凹部之一重叠。
根据该方法的至少一个实施方式，第三凹部分别局部地露出半导体本体之一。例如，各半导体本体的第二半导体层局部地露出。
根据该方法的至少一个实施方式，将第二接触层分别施加到露出的半导体本体之一上。在第三凹部的区域中，第二接触层与半导体本体直接接触。第二接触层可以沿竖直方向超出钝化层。此外可行的是，第二接触层沿横向方向超出第三凹部并且局部地设置在钝化层上。这就是说，第二接触层例如局部地设置在钝化层的背离半导体本体的底面上。
根据该方法的至少一个实施方式，将另外的第一接触层施加在钝化层的侧面上。此外，可以将另外的第一接触层设置在钝化层的底面上。另外的第一接触层例如包括与第一接触层相同的材料。替选地可行的是，另外的第一接触层利用与第一接触层的材料不同的材料形成。这就是说，另外的第一接触层可以具有透明导电材料、透明导电氧化物或反射性的导电金属。
如果半导体本体通过第一接触层、另外的第一接触层和第二接触层导电地连接，那么另外的第一接触层和第二接触层有利地在钝化层的底面处沿横向方向彼此间隔开地设置。另外的第一接触层和第二接触层在该情况下可以从背离承载装置的侧导电连接。另外的第一接触层和第二接触层此外可以有利地直接印刷到端子组件上。
如果另外的第一接触层具有TCO材料，那么另外的第一接触层在钝化层的侧面上构成为连接片。连接片在该情况下具有最高5μm的宽度。例如，连接片的宽度最高为发射辐射的半导体芯片沿横向方向的扩展的50％。在该情况下，电磁辐射有利地特别少地在钝化层的侧面处被吸收。
如果另外的第一接触层具有反射性的导电金属，那么另外的第一接触层覆盖钝化层的侧面的大部分。大部分在此表示，另外的第一接触层覆盖钝化层的侧面的至少90％、尤其95％。此外，第一接触层可以沿横向方向完全地包围钝化层。在该情况下，第二接触层同样地具有反射性的导电金属并且第一接触层具有TCO材料。借此，发射辐射的半导体芯片的光耦合输出和效率有利地是特别高的。
此外可行的是，在半导体本体和钝化层之间设置有反射镜。借此，发射辐射的半导体芯片的光耦合输出和效率可以是特别好的。
根据该方法的至少一个实施方式，另外的第一接触层分别与第一接触层之一在第二凹部中的各一个中导电连接。在该实施方式中，第二凹部和第一凹部沿横向方向重叠。另外的第一接触层和第一接触层在第二凹部和第一凹部的边界面处例如直接接触。
根据该方法的至少一个实施方式，在第二介电层中产生第四凹部，所述第四凹部沿横向方向分别与第一凹部之一重叠。第四凹部例如完全地穿通第二介电层。第四凹部可以局部地露出第一接触层。
根据该方法的至少一个实施方式，将第一接触部分别设置在第四凹部之一中。第四凹部的侧面例如通过限界的第二介电层形成并且第四凹部的底面例如通过限界的第一接触层之一形成。第一接触部完全地覆盖第四凹部的侧面和底面。
例如，第一接触部具有导电金属。在该情况下，第一接触部例如包括一种或多种如下材料或者由一种或多种所述材料形成：Au、Ag、Al、Cu、Ni、Rh、Pd、Pt。
替选地，第一接触层具有透明导电金属或者透明导电氧化物。
根据该方法的至少一个实施方式，第一接触部分别在第四凹部之一中与第一接触层之一导电接触。例如，第一接触部与通过第四凹部局部地露出的第一接触层直接接触。
根据该方法的至少一个实施方式，在第二介电层中产生第五凹部，所述第五凹部沿横向方向与第一凹部间隔开。第五凹部例如完全地穿通第二介电层。第五凹部可以局部地露出第一介电层。如果第二凹部穿通钝化层和第一介电层，那么第五凹部分别与第二凹部之一沿横向方向重叠。
根据该方法的至少一个实施方式，在第五凹部之一中分别设置第二接触部。第五凹部的侧面例如通过限界的第二介电层形成并且第五凹部的底面例如通过限界的第一介电层形成。第二接触部完全地覆盖第五凹部的侧面和底面。
例如，第二接触部通过与第一接触部相同的材料形成。
根据该方法的至少一个实施方式，将另外的第二接触部施加在钝化层的侧面上。另外的第二接触层例如包括与第二接触层相同的材料。替选地可行的是，另外的第二接触层利用与第二接触层的材料不同的材料形成。另外的第二接触层能够具有透明导电金属、透明导电氧化物或反射性的导电金属。
如果另外的第二接触层具有TCO，那么另外的第二接触层在钝化层的侧面上构成为连接片。连接片在该情况下具有最高5μm的宽度。例如，连接片的宽度最高为发射辐射的半导体芯片沿横向方向的扩展的50％。在该情况下，电磁辐射有利地特别少地在钝化层的侧面处被吸收。
如果另外的第二接触层具有反射性的导电金属，那么另外的第二接触层覆盖钝化层的侧面的大部分。大部分在此表示，另外的第二接触层覆盖钝化层的侧面的至少90％、尤其95％。此外，第二接触层可以沿横向方向完全地包围钝化层。在该情况下，第一接触层同样地具有反射性的导电金属并且第二接触层具有TCO材料。
根据该方法的至少一个实施方式，第二接触层和另外的第二接触层将第二接触部中的各一个与露出的半导体本体中的各一个导电地连接。另外的第二接触层和第二接触部在第二凹部和第五凹部的边界面处例如直接接触。
建立第二接触层与第二接触部的连接当前有利地在唯一的制造方法中可建立。此外，通过使用另外的第一和/或另外的第二接触层可以放弃穿过半导体本体的穿通接触部。借此，非辐射复合(英语为“non-radiative recombinations”，简称“NRR”)有利地减小，所述非辐射复合例如在穿通接触部的侧壁处出现。
尤其地，这种制造的发射辐射的半导体芯片为微型LED，所述微型LED可以借助在此提出的方法特别有效地制造并且可以特别好地转移。微型LED例如具有沿横向方向最高100μm、尤其最高50μm的扩展。
此外，提出一种发射辐射的半导体芯片，所述半导体芯片尤其可以借助在此描述的方法制造。全部结合该方法公开的特征和实施方式因此也结合发射辐射的半导体芯片公开，并且反之亦然。
根据至少一个实施方式，发射辐射的半导体芯片包括半导体本体，所述半导体本体构成用于发出电磁辐射。半导体本体优选地具有第一半导体层序列和第二半导体层序列，在其之间设置有有源区域，所述有源区域在运行中构成用于产生电磁辐射。电磁辐射例如是近紫外辐射、可见光和/或近红外辐射。可见光例如是蓝色、绿色、黄色或红色的光。
根据至少一个实施方式，发射辐射的半导体芯片包括第一接触层。第一接触层例如与第一半导体层序列直接接触。
根据该方法的至少一个实施方式，发射辐射的半导体芯片包括第二接触层。第二接触层例如与第二半导体层序列直接接触。
根据该方法的至少一个实施方式，通过第一接触层和第二接触层可以将电流注入到半导体本体中。例如，载流子可以经由第一接触层注入到第一半导体层序列中。此外，载流子可以经由第二接触层注入到第二半导体层序列中。
根据至少一个实施方式，发射辐射的半导体芯片仅具有如下组件，所述组件对于由半导体本体发出的电磁辐射可穿透地构成。例如，光可穿透的组件能够让由半导体本体发出的电磁辐射的至少80％、尤其至少90％穿透。
如果发射辐射的半导体芯片例如包括金属层，那么所述金属层分别具有最高5nm、尤其最高0.5nm的厚度。此外，金属层覆盖半导体本体的外面的最高0.5％。尤其地，金属层覆盖半导体本体的外面的不超过1μm2。
这种发射辐射的半导体芯片因此可以特别好地集成到不同的壳体中。光定向在该情况下可以由壳体预设。这就是说，这种发射辐射的半导体芯片可以特别灵活地使用。此外，这种发射辐射的半导体芯片具有特别简单的芯片构造。
根据至少一个实施方式，第一接触层和第二接触层包括透明导电材料。例如，透明导电材料为TCO材料，如例如ITO。
TCO例如包括高掺杂的氧化物半导体，所述氧化物半导体对于由半导体本体发出的电磁辐射是透明的并且导电地构成。借此，第一接触层和第二接触层不具有金属层。借此，发射辐射的半导体芯片整体上可以不具有金属层和元件。
金属层吸收相对高的份额的由半导体本体发出的电磁辐射。与其相比，TCO具有对由半导体本体发出的电磁辐射的相对低的吸收。
根据至少一个实施方式，第一接触层设置在半导体本体的底面上。例如，半导体本体的底面通过第二半导体层序列的底面形成。此外，第二接触层也可以设置在半导体本体的底面上，尤其设置在第二半导体层序列的底面上。
根据至少一个实施方式，第一接触层从半导体本体的底面延伸进入到半导体本体中。例如，半导体本体具有穿口，所述穿口从第二半导体层序列延伸进入到第一半导体层序列中。第一接触层在穿口的区域中与第一半导体层序列直接接触。
此外，提出一种发射辐射的器件，所述器件包括在此描述的发射辐射的半导体芯片。所有结合发射辐射的半导体芯片公开的特征和实施方式因此也结合发射辐射的器件公开，并且反之亦然。
根据至少一个实施方式，发射辐射的器件包括承载件，所述承载件具有至少一个第一接触元件。例如，第一接触元件具有导电金属。在该情况下，第一接触元件例如包括一种或多种如下材料或者由一种或多种所述材料形成：Au、Ag、Al、Cu、Ni、Rh、Pd、Pt。
替选地，第一接触元件具有透明导电金属或者透明导电氧化物。
根据至少一个实施方式，发射辐射的半导体芯片借助于直接键合连接和/或粘胶设置在承载件上。直接键合连接例如不具有焊料金属。在直接键合连接时，半导体芯片与承载件例如通过原子和/或分子力机械稳定地连接。原子和/或分子力例如为氢键和/或范德华相互作用。直接键合连接通常在两个平坦的边界面之间仅在压力和/或温度的作用下进行。借此，对于直接键合连接不需要焊料金属。有利地，因此可以避免吸收损失。
粘胶例如包括基质材料。基质材料例如可以为树脂、如例如环氧化物或者为硅树脂或所述材料的混合物。此外，导电颗粒可以引入到基质材料中。导电颗粒给予粘胶例如导电特性。替选地，粘胶为电绝缘的粘胶。替选地，粘胶为旋涂玻璃。
如果发射辐射的半导体芯片借助于直接键合连接设置在承载件上，那么在半导体芯片和承载件之间可以出现中间空间。在该情况下，粘胶至少部分地或完全地设置在中间空间中。有利地，发射辐射的器件因此特别稳定地构成。
此外可行的是，粘胶仅可用于发射辐射的半导体芯片在承载件上的定位。在半导体芯片在承载件上定位和固定之后，粘胶在该情况下可灰化。
根据至少一个实施方式，承载件和/或第一接触元件对于由半导体本体发出的电磁辐射透明地构成。
根据至少一个实施方式，第一接触元件对于由半导体本体发出的辐射反射性地构成。
根据至少一个实施方式，第一接触元件具有弯曲形状。例如，第一接触元件具有凹面形状。第一接触元件因此可以具有空腔，在所述空腔中设置有发射辐射的半导体芯片。例如，发射辐射的半导体芯片完全地设置在空腔中。此外，发射辐射的半导体芯片可以沿横向方向完全地由第一接触元件包围。
附图说明
下面，用于制造发射辐射的半导体芯片的方法、发射辐射的半导体芯片和发射辐射的器件根据实施例和所属的附图详细阐述。
附图示出：
图1、2、3、4、5、6、7、8、9、10、11、12、13、14、15和16示出在制造根据一个实施例的发射辐射的半导体芯片时的方法阶段的示意剖面图，
图17、18、19、20、21、22和23示出根据各一个实施例的具有承载装置的发射辐射的半导体芯片的示意剖面图，
图24示出在制造根据一个实施例的发射辐射的半导体芯片时的方法阶段的示意剖面图，
图25和26示出根据各一个实施例的发射辐射的半导体芯片的示意剖面图，和
图27、28、29、30、31和32示出根据各一个实施例的发射辐射的器件的示意剖面图。
相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。附图和在附图中示出的元件相互间的大小关系不应视为是符合比例的。更确切地说，为了更好的可示出性和/或为了更好的理解可以夸大地示出个别元件。
具体实施方式
根据图1，在用于制造发射辐射的半导体芯片1的方法步骤中首先提供半导体晶片2。半导体晶片2包括第一半导体层序列3和第二半导体层序列3。半导体晶片2在此外延地生长到生长衬底16上。第一半导体层序列3在该实施例中是p型掺杂的并且第二半导体层序列4在该实施例中是n型掺杂的。
在半导体晶片2上，尤其在第一半导体层序列3上施加有第一介电层17。第一介电层17与半导体晶片2直接接触。第一介电层17在此包括两个第一介电层17。朝向半导体晶片2的第一介电层17在该情况下包括二氧化硅并且具有最高50nm的厚度。背离半导体晶片2的第一介电层17包括氧化铝并且同样具有最高50nm的厚度。
根据图2，在另一方法步骤中，在第一介电层17中产生第一凹部18。第一凹部18完全地穿通第一介电层17并且局部地露出半导体晶片2，尤其第一半导体层序列3。
在下文中，将第一接触层5施加到半导体晶片2、尤其施加到第一半导体层序列3上。在该实施例中，将第一接触层5分别设置在第一凹部18之一中。第一接触层5与半导体晶片2在第一凹部18的区域中直接接触。在该实施例中，第一接触层5具有TCO，如例如ITO。第一接触层5的厚度在该情况下最高为50nm。借此，第一接触层5的厚度小于第一介电层17的厚度。
在该实施例中，第一接触层5覆盖第一半导体层序列3的覆盖面的大部分。大部分在此表示，第一接触层5分别覆盖第一半导体层序列3的覆盖面的至少70％。
在如在图3中示出的方法步骤中，将第二介电层20施加在第一介电层17和第一接触层5之上。第二介电层20在此与第一介电层17和第一接触层5直接接触。在该实施例中，第二介电层20包括二氧化硅并且具有大致1μm的厚度。
在根据图4的另一方法步骤中，在第二介电层20中产生第四凹部26，所述第四凹部沿横向方向分别与第一凹部18之一重叠。此外，在第二介电层20中产生第五凹部28，所述第五凹部沿横向方向与第一凹部18间隔开。第四凹部26和第五凹部28完全地穿通第二介电层20。第四凹部26在此局部地露出第一接触层5并且第五凹部28局部地露出第一介电层5。
此外，在第二介电层20中产生第一分割沟槽39，所述第一分割沟槽沿横向方向与第一凹部18间隔开。第一分割沟槽39在此分别在第四凹部26之一和第五凹部28之一之间设置。第一分割沟槽39完全地穿通第二介电层20。此外，第一分割沟槽39局部地露出第一介电层。
如在图5中示出的那样，在第四凹部26之一中分别设置第一接触部27。第一接触部27完全地覆盖对第四凹部26限界的面。此外，在第五凹部28之一中分别设置第二接触部29。第二接触部29完全地覆盖对第五凹部28限界的面。第一接触部27和第二接触部28二者都包括导电金属。此外，第一接触部27分别在第四凹部26之一中与第一接触层5之一导电接触。
在根据图6的方法步骤中，将牺牲层6施加在半导体本体2、尤其第一半导体层序列3上。牺牲层6在该实施例中包括硅。
根据图7，在牺牲层6中产生开口7，所述开口完全地穿通牺牲层6并且局部地露出第二介电层20。
在牺牲层6上结合图8、9和10将承载装置8固定在牺牲层6处。
如在图8中示出的那样，第一承载层10在牺牲层6之上施加。第一承载层10完全地覆盖牺牲层6并且也设置在开口7中。第一承载层在该实施例中包括氧化铝并且具有至少50nm和最高500nm的厚度。
随后，如在图9中示出的那样，第二承载层11在第一承载层10之上施加。第二承载层11填充开口7并且沿竖直方向超出开口7。第二承载层在该实施例中包括增附剂材料，如例如苯并环丁烯。
在随后的方法步骤中，如在图10中示出的那样，将第三承载层12设置在第二承载层11之上。第三承载层12在该实施例中为辅助承载件。
此外，保持元件9通过承载装置8限定，所述保持元件设置在开口7中。在该实施例中，第一承载层10和第二承载层11设置在开口中并且形成保持元件9。
在根据图11的方法步骤中，将生长衬底16从半导体层序列2剥离。
图12示出另一方法步骤，其中将半导体晶片2分割成半导体本体13。半导体晶片2例如通过沿竖直方向穿过半导体晶片2的切割来分割成半导体本体13。切割在该实施例中完全地穿通半导体晶片2。
根据图13，在该方法步骤中将钝化层21施加在半导体本体13之上。钝化层21完全地覆盖半导体本体13的背离承载装置8的外面。此外，钝化层8完全地覆盖第一介电层17的背离承载装置8的底面。在该实施例中，钝化层包括二氧化硅。
如结合图14示出的那样，在另一方法步骤中在钝化层21中产生第二凹部22，所述第二凹部沿横向方向与半导体本体13间隔开。在该实施例中，第二凹部22也完全地穿通第一介电层17。第二凹部22在此露出第二接触部29的区域。
此外，在钝化层21中产生第三凹部23，所述第三凹部沿横向方向分别与半导体本体13之一重叠。第三凹部23例如完全地穿通钝化层8。第三凹部23分别局部地露出半导体本体13之一，尤其第二半导体层序列4。
此外，在第一介电层17中产生第二分割沟槽40，所述第二分割沟槽分别沿横向方向与第一分割沟槽39之一重叠。第二分割沟槽40完全地穿通第一介电层17。此外，第二分割沟槽40局部地露出牺牲层6。
图15示出另一方法步骤，其中将第二接触层14施加到通过第三凹部23露出的半导体本体13上。第二接触层14在此与半导体本体13、尤其第二半导体层序列4直接接触。第二接触层14完全地填充第三凹部23并且沿竖直方向超出钝化层21。此外，第二接触层14沿横向方向超出第三凹部23并且局部地设置在钝化层21上。
此外，将另外的第二接触层30施加在钝化层21的侧面上。另外的第二接触层30完全地填充第二凹部22。第二接触层14和另外的第二接触层30将第二接触部29中的各一个第二接触部与露出的半导体本体13中的各一个露出的半导体本体、尤其第二半导体层序列4导电地连接。
在该实施例中，第二接触层14和另外的第二接触层30包括TCO，如例如ITO。在钝化层21a的侧面上的另外的第二接触层30在此具有至少50nm和最高20nm的厚度。此外，另外的第一接触层30在该实施例中在钝化层21a的侧面上构成为连接片，所述连接片具有最高5μm的宽度。
在根据图16的另一步骤中，移除牺牲层6，即承载装置8仅在保持元件9的区域中与半导体本体13机械地连接。牺牲层6在该实施例中通过化学刻蚀工艺移除。
发射辐射的半导体芯片1由此仅通过保持元件9与承载装置8机械地连接。有利地，产生的半导体芯片1因此可以借助于承载装置8印刷到端子组件上。
根据图17的实施例的发射辐射的半导体芯片1与图16的实施例不同地具有第一接触层5，所述第一接触层具有反射性的导电金属。此外，另外的第二接触层30是反射性的导电金属。在该实施例中，另外的第一接触层30覆盖钝化层21a的侧面的大部分。
第一接触层5和另外的第二接触层30在该实施例中对于在半导体本体13中产生的电磁辐射反射性地构成。
在该实施例中，第二接触层14覆盖第二半导体层序列4的底面的大部分。大部分在此表示，第二接触层14分别覆盖第二半导体层序列14的底面的至少90％。通过这种第二接触层14，可以将在半导体本体13中产生的辐射耦合输出。
根据图18的实施例的发射辐射的半导体芯片1与图17的实施例不同地具有另外的反射镜38，所述反射镜部分地覆盖半导体本体13的侧面、尤其第一半导体层序列3的侧面。另外的反射镜38例如由与第一接触层5相同的材料形成。借此，另外的反射镜38在该实施例中对于在半导体本体13中产生的电磁辐射反射性地构成。
有利地，反射性地构成的第一接触层5、另外的第二接触层和另外的反射镜38除了透明地构成的第二接触层14之外分别完全地包围半导体本体13。
在根据图19的实施例的发射辐射的半导体芯片1中，第一接触部27和第二接触部29与图16的实施例不同地由TCO形成。
与图16、17、18和19的实施例不同地，根据图20的实施例的发射辐射的半导体芯片1不包括第一接触部27和不包括第二接触部29。因此，在第二介电层20中也未设置有第四凹部26和第五凹部28。
在该实施例中，第二半导体层4在各半导体本体13的区域中仅可通过第二接触层14导电地接触。借此，半导体芯片1在此不具有另外的第二接触层30。
此外，另外的第一接触层25设置在钝化层21a的侧面上。此外，另外的第一接触层设置在钝化层21的底面上。
另外的第一接触层25分别与第一接触层5之一分别在第二凹部22之一中导电地连接。
另外的第一接触层25在此包括与第一接触层5相同的材料，如在该实施例中为TCO。另外的第一接触层25在钝化层21a的侧面上构成为连接片。连接片在该情况下具有最高5μm的宽度。
在根据图21的实施例的发射辐射的半导体芯片1中，另外的第一接触层25和第二接触层14与图20的实施例不同地由反射性的导电金属形成。
此外，反射镜31设置在半导体本体13、尤其第二半导体层序列4和钝化层21之间。
根据图22的实施例，每个半导体本体13的第二半导体层4分别与第二接触部29如在图16的实施例中那样导电地连接。然而，半导体芯片1不具有第一接触部27。在钝化层21中产生另外的第二凹部24，所述第二凹部沿横向方向与半导体本体13和第二凹部22间隔开。另外的第二凹部24完全地穿通钝化层21。设置在钝化层21的侧面上的另外的第一接触层25分别与第一接触层5之一在另外的第二凹部24中的各一个中导电地连接。
与图22的实施例不同地，根据图23的实施例的发射辐射的半导体芯片1包括第一接触部27。
在根据图24的实施例的方法阶段中，与根据图15至16的实施例的方法阶段不同，发射辐射的半导体芯片1机械地固定在承载装置8处。承载装置8在此包括第二承载层11和第三承载层12。第二承载层11与牺牲层6直接接触。此外，第二承载层11促进在牺牲层6和第三承载层12之间的机械稳定的连接。可以通过激光辐射将发射辐射的半导体芯片1从承载装置8无损坏地脱离。
根据图25的实施例的发射辐射的半导体芯片1包括半导体本体13，所述半导体本体构成用于发出电磁辐射。半导体本体13具有第一半导体层序列3和第二半导体层序列4。在第一半导体层序列3上设置有第一接触层5并且在第二半导体层序列4上设置有第二接触层14。此外，半导体本体13的侧面完全由钝化层21覆盖。
在该实施例中，发射辐射的半导体芯片1仅具有如下组件，所述组件对于由半导体本体13发出的电磁辐射可穿透地构成。第一接触层5和第二接触层14在此由透明导电材料、如例如ITO形成。此外，钝化层21由二氧化硅形成。
与图25的实施例不同地，根据图26的实施例的发射辐射的半导体芯片1不包括钝化层21。
根据图27的实施例的发射辐射的器件32包括根据图25的实施例的发射辐射的半导体芯片1。半导体芯片1在此施加在承载件33上，所述承载件具有至少一个第一接触元件34。发射辐射的半导体芯片1在该实施例中借助第二接触层14借助于粘胶35设置在承载件33的第一接触元件34上。在该情况下，粘胶35为导电粘胶35。
与图27的实施例不同地，根据图28的实施例的发射辐射的半导体芯片1利用第一接触层5借助于粘胶35设置在承载件33的第一接触元件34上。在该情况下，粘胶35是电绝缘粘胶35。
与图28的实施例不同，根据图29的实施例的发射辐射的器件32包括包覆体37。包覆体37例如对于由发射辐射的半导体芯片1产生的辐射可穿透地构成。包覆体27可以为树脂，例如环氧化物，或者硅树脂或者所述材料的混合物。此外，第一接触层5还尤其完全地覆盖包覆体37的覆盖面。
第一接触元件34根据图30的实施例与图28的实施例不同地具有弯曲形状。
第一接触元件34在该实施例中具有空腔，发射辐射的半导体芯片1完全设置在所述空腔中。此外，发射辐射的半导体芯片1沿横向方向完全由第一接触元件34包围。
发射辐射的器件32的第一接触层14和第二接触层5根据图31的实施例设置在半导体本体13的底面、尤其第二半导体层序列4上。第一接触层5在此从半导体本体13的底面延伸进入到半导体本体13中直至第一半导体层序列3。此外，第一接触层14设置在第一接触元件34上并且第二接触层5设置在第二接触元件36上。在该实施例中，第一接触元件34和第二接触元件36包括反射性的导电金属。
与图31的实施例不同地，根据图32的实施例的第一接触元件34和第二接触元件由TCO形成。
本申请要求德国专利申请10 2019 123 188.4的优先权并且其公开内容通过参引并入本文。
结合附图描述的特征和实施例可以根据另外的实施例彼此组合，即使并未详尽地描述了全部组合。此外，结合附图描述的实施例可以替选地或附加地具有根据概述部分中的描述的其他特征。
本发明并不因根据实施例的描述而局限于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使所述特征或所述组合本身并未详尽地在权利要求或实施例中给出时也如此。
附图标记列表：
1 发射辐射的半导体芯片
2 半导体晶片
3 第一半导体层序列
4 第二半导体层序列
5 第一接触层
6 牺牲层
7 开口
8 承载装置
9 保持元件
10 第一承载层
11 第二承载层
12 第三承载层
13 半导体本体
13a 半导体本体的底面
14 第二接触层
16 生长衬底
17 第一介电层
18 第一凹部
20 第二介电层
21 钝化层
21a 钝化层的侧面
22 第二凹部
23 第三凹部
24 另外的第二凹部
25 另外的第一接触层
26 第四凹部
27 第一接触部
28 第五凹部
29 第二接触部
30 另外的第二接触层
31 反射镜
32 发射辐射的器件
33 承载件
34 第一接触元件
35 粘胶
36 第二接触元件
37 包覆体
38 另外的反射镜
39 第一分割沟槽
40 第二分割沟槽。

Claims (20)

1.一种用于制造发射辐射的半导体芯片(1)的方法，具有如下步骤：
-提供半导体晶片(2)，
-将第一接触层(5)施加到所述半导体晶片(2)上，
-将承载装置(8)固定在所述半导体晶片(2)处，
-将所述半导体晶片(2)分割成半导体本体(13)，和
-将第二接触层(14)施加到所述半导体本体(13)上。
2.根据权利要求1所述的用于制造发射辐射的半导体芯片(1)的方法，其中
-在所述半导体晶片上产生牺牲层(6)，所述牺牲层单连通地构成，
-所述承载装置(8)包括第二承载层(11)和第三承载层(12)，并且
将所述第二承载层(11)施加在所述牺牲层(6)上。
3.根据权利要求1所述的用于制造发射辐射的半导体芯片(1)的方法，
其中在施加所述第一接触层(5)之后
-在所述半导体晶片上产生牺牲层(6)，所述牺牲层由开口(7)穿通，
-将所述承载装置(8)固定在所述牺牲层(6)处，其中分别在所述牺牲层(6)的开口(7)中产生所述承载装置(8)的保持元件(9)，并且
-将所述牺牲层(6)移除，使得所述承载装置(8)仅在所述保持元件(9)的区域中与所述半导体本体(13)机械地连接。
4.根据上述权利要求中任一项所述的方法，其中
-将第一介电层(17)施加在所述半导体晶片(2)上，
-在所述第一介电层(17)中产生第一凹部(18)，和
-在所述第一凹部(18)之一中分别设置第一接触层(5)。
5.根据上一项权利要求所述的方法，
其中在所述第一介电层(17)和所述第一接触层(5)之上施加第二介电层(20)。
6.根据上述权利要求中任一项所述的方法，
其中在分割所述半导体晶片(2)之后在所述半导体本体(13)之上施加钝化层(21)。
7.根据上一项权利要求所述的方法，其中
-在所述钝化层(21)中产生第二凹部(22)，所述第二凹部沿横向方向与所述半导体本体(13)间隔开，
-在所述钝化层(21)中产生第三凹部(23)，所述第三凹部沿横向方向分别与所述半导体本体(13)之一重叠，并且
-所述第三凹部(23)分别局部地露出所述半导体本体(13)之一。
8.根据上一项权利要求所述的方法，
其中将第二接触层(14)分别施加到露出的半导体本体(13)之一上。
9.根据权利要求6至8中任一项所述的方法，其中
-将另外的第一接触层(25)施加到所述钝化层(21a)的侧面上，并且
-将所述另外的第一接触层(25)分别与所述第一接触层(5)之一在所述第二凹部(22)中的各一个中导电地连接。
10.根据权利要求5至8中任一项所述的方法，其中
-在所述第二介电层(20)中产生第四凹部(26)，所述第四凹部沿径向方向分别与所述第一凹部(18)之一重叠，
-将第一接触部(27)分别设置在所述第四凹部(26)之一中，并且
-所述第一接触部(27)分别在所述第四凹部(26)之一中与所述第一接触层(5)之一导电接触。
11.根据权利要求5至8中任一项或权利要求10所述的方法，其中
-在所述第二介电层(20)中产生第五凹部(28)，所述第五凹部沿横向方向与所述第一凹部(18)间隔开，并且
-将第二接触部(29)分别设置在所述第五凹部(28)之一中。
12.根据上一项权利要求所述的方法，其中
-将另外的第二接触层(30)施加在所述钝化层(21a)的侧面上，和
-所述第二接触层(14)和所述另外的第二接触层(30)将所述第二接触部(29)之一分别与露出的半导体本体(13)中的各一个导电连接。
13.一种发射辐射的半导体芯片(1)，具有：
-半导体本体(13)，所述半导体本体构成用于发出电磁辐射，
-第一接触层(5)，和
-第二接触层(14)，其中
-通过所述第一接触层(5)和所述第二接触层(14)可将电流注入到所述半导体本体中。
14.根据上一项权利要求所述的发射辐射的半导体芯片(1)，
其中所述发射辐射的半导体芯片(1)仅具有如下组件，所述组件对于由所述半导体本体(13)发出的电磁辐射可穿透地构成。
15.根据权利要求13或14所述的发射辐射的半导体芯片(1)，
其中所述第一接触层(5)和所述第二接触层(14)包括透明导电材料。
16.根据权利要求13至15中任一项所述的发射辐射的半导体芯片(1)，其中
-所述第一接触层(5)设置在所述半导体本体(13a)的底面上，并且
-所述第一接触层(5)从所述半导体本体(13a)的底面延伸进入到所述半导体本体(13)中。
17.一种发射辐射的器件(32)，具有：
-根据权利要求11至16中任一项所述的发射辐射的半导体芯片(1)，
-承载件(33)，所述承载件具有至少一个第一接触元件(34)，和
-所述发射辐射的半导体芯片(1)借助于直接键合连接和/或粘胶(35)设置在所述承载件上。
18.根据上一项权利要求所述的发射辐射的器件，
其中所述承载件(33)和/或所述第一接触元件(34)构成为对于由所述半导体本体(13)发出的电磁辐射是透明的。
19.根据权利要求17所述的发射辐射的器件，
其中所述第一接触元件(34)构成为对于由所述半导体本体(13)发出的电磁辐射是反射性的。
20.根据上一项权利要求所述的发射辐射的器件，
其中所述第一接触元件(34)具有弯曲形状。
CN202080060611.9A 2019-08-29 2020-08-12 用于制造发射辐射的半导体芯片的方法、发射辐射的半导体芯片和发射辐射的器件 Pending CN114365296A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102019123188 2019-08-29
DE102019123188.4 2019-08-29
DE102019131502.6 2019-11-21
DE102019131502.6A DE102019131502A1 (de) 2019-08-29 2019-11-21 Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
PCT/EP2020/072652 WO2021037568A1 (de) 2019-08-29 2020-08-12 Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement

Publications (1)

Publication Number Publication Date
CN114365296A true CN114365296A (zh) 2022-04-15

Family

ID=74565591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080060611.9A Pending CN114365296A (zh) 2019-08-29 2020-08-12 用于制造发射辐射的半导体芯片的方法、发射辐射的半导体芯片和发射辐射的器件

Country Status (4)

Country Link
US (1) US20220406757A1 (zh)
CN (1) CN114365296A (zh)
DE (1) DE102019131502A1 (zh)
WO (1) WO2021037568A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021132559A1 (de) * 2021-12-09 2023-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement, optoelektronische vorrichtung und verfahren zur herstellung eines bauelements

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006057747B4 (de) * 2006-09-27 2015-10-15 Osram Opto Semiconductors Gmbh Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper
WO2010114250A2 (en) * 2009-03-31 2010-10-07 Seoul Semiconductor Co., Ltd. Light emitting device having plurality of light emitting cells and method of fabricating the same
DE102010048159B4 (de) * 2010-10-11 2023-10-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
US20160181476A1 (en) * 2014-12-17 2016-06-23 Apple Inc. Micro led with dielectric side mirror
DE102015102374A1 (de) * 2015-02-19 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
KR20170026958A (ko) * 2015-08-31 2017-03-09 삼성디스플레이 주식회사 표시장치
US10395966B2 (en) * 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10916523B2 (en) * 2016-11-25 2021-02-09 Vuereal Inc. Microdevice transfer setup and integration of micro-devices into system substrate
DE102017104752B4 (de) * 2017-03-07 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip
US10797027B2 (en) * 2017-12-05 2020-10-06 Seoul Semiconductor Co., Ltd. Displaying apparatus having light emitting device, method of manufacturing the same and method of transferring light emitting device

Also Published As

Publication number Publication date
WO2021037568A1 (de) 2021-03-04
DE102019131502A1 (de) 2021-03-04
US20220406757A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US9590008B2 (en) Radiation-emitting semiconductor chip
JP5305594B2 (ja) 光電素子、多数の光電素子を有する装置および光電素子を製造する方法
US10164143B2 (en) Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
KR101457247B1 (ko) 광전 소자
KR101590204B1 (ko) 복사 방출 반도체칩
CN108963051B (zh) 发光二极管封装件
US8878227B2 (en) Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US20170104133A1 (en) Light emitting device and method of manufacturing light emitting device
EP2657994B1 (en) Semiconductor light emitting device
CN114649322B (zh) Micro LED显示器件及制备方法
JP2015513226A (ja) 発光半導体部品および発光半導体部品の製造方法
KR20100016631A (ko) 광전 소자，및 복수 개의 광전 소자들의 제조 방법
JP5759004B2 (ja) オプトエレクトロニクス半導体チップ
US7800120B2 (en) Semiconductor light emitting element
KR20140021652A (ko) 광전 반도체 칩
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
US20170345966A1 (en) Method of producing a semiconductor body
JP2009510737A (ja) 光電半導体素子
CN114365296A (zh) 用于制造发射辐射的半导体芯片的方法、发射辐射的半导体芯片和发射辐射的器件
US20110175238A1 (en) Method for Producing Semiconductor Chips and Corresponding Semiconductor Chip
CN105122478A (zh) 用于发光器件的侧面互连
JP6082282B2 (ja) 半導体発光装置
CN117999659A (zh) 发光半导体芯片和用于制造发光半导体芯片的方法
CN117501462A (zh) 光电半导体芯片及用于制造光电半导体芯片的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination