CN117501462A - 光电半导体芯片及用于制造光电半导体芯片的方法 - Google Patents

Abstract

本发明涉及光电半导体芯片(1)，包括半导体主体(3)，该半导体主体具有n掺杂区(3.1)、可选地包括p型电流分布层(4)的p掺杂区(3.2)以及布置在n掺杂区(3.1)与p掺杂区(3.2)之间的有源区(3.3)。该光电半导体芯片还包括布置在p掺杂区(3.2)上的第一介电层(6)和布置在第一介电层(6)上的包括金属的镜层(7)，其中，第一介电层(6)将镜层(7)至少与p掺杂区(3.2)电绝缘。在镜层(7)上布置有第二介电层(8)，以及在第二介电层(8)上布置有金属化层(9)，所述金属化层(9)与镜层(7)电隔离并且与p掺杂区(3.2)电接触。在与p掺杂区(3.2)相对的n掺杂区(3.1)上沉积有n型接触层(15)。

Description

光电半导体芯片及用于制造光电半导体芯片的方法

本申请涉光电器件及用于制造光电半导体芯片的方法。

提供了光电半导体芯片，以及特别地具有边长小于40μm的光电半导体芯片。例如，这样的光电半导体芯片可以被称为光电半导体μ芯片。

这样的μ芯片在一些实施方式中可以是无壳体的，并且因此可以包括很多露出的侧表面。由于露出的侧表面，芯片对封装易腐蚀部件的要求更高。特别地，反射金属层起到特殊的作用，它可以附加地用作电极。如果使用反射金属层作为电极，它们根据所施加的电位以不同的速率腐蚀。由银、铝或金制成的高反射镜电极广泛用于半导体芯片。遗憾的是，在湿气和现场条件下，高反射银在与μ芯片的p电位连接时，具有特别容易迁移的特性。按照术语“迁移”，电化学过程可以被理解为金属离子从第一金属层迁移至第二层。特别地，在μ芯片的情况下，银层的银在连接至p电位时变成离子，使得银层的离子开始迁移至连接至n电位的层，并且在该层固化。因此，在μ芯片内发生短路的风险增加。

虽然具有合适的半导体结构，某些具有非常高的反射率的金属的优点可以与电化学稳定结合，然而这种电化学稳定是复杂且昂贵的。

例如，一些光电半导体部件从两份未公开的德国申请DE 102020124258.1和DE102021202026.7中得知。

要解决的问题之一是提供一种表现出改进的老化行为以及/或者制造简单且成本低廉的光电半导体芯片。

具有权利要求1所述的特征的光电半导体芯片和具有权利要求11所述的特征的用于制造光电半导体芯片的方法满足了这一要求和其他要求。本发明的实施方式和其他改进方案在从属权利要求中进行描述。

光电半导体芯片例如是发射辐射的光电半导体芯片。例如，半导体芯片可以是发光二极管(LED)芯片或激光芯片。光电半导体芯片在操作期间可以产生光。特别地，光电半导体芯片可以产生从UV辐射到红外范围内的光的光谱范围内的光，特别是可见光。替选地，光电半导体芯片可以是检测辐射的半导体芯片，例如光电二极管。

例如，光电半导体芯片可以包括小于100μm，或小于40μm，特别地小于10μm的边长。因此，光电半导体芯片例如可以是μLED(用于发光器件的LED、用于微型LED的μLED)或μLED芯片。

根据一些实施方式，光电半导体芯片包括半导体主体，半导体主体具有n掺杂区、可选地包括p型电流分布层的p掺杂区以及布置在n掺杂区与p掺杂区之间的有源区。光电半导体芯片还包括布置在p掺杂区上的第一介电层和布置在第一介电层上的包括金属的镜层。因此，第一介电层使镜层至少与p掺杂区电绝缘，并由此与可选的p型电流分布层电绝缘。

第二介电层还布置在镜层上，并且金属化层布置在镜层上。所述金属化层与镜层电隔离，并且与p掺杂区电接触，并由此与可选的p型电流分布层电接触。因此，借助于第一介电层和第二介电层，镜层与可选的p型电流分布层、金属化层以及特别地p掺杂区电隔离。换句话说，镜层特别地与可以在半导体芯片的操作中连接至半导体芯片的p电位电隔离。

除此之外，光电半导体芯片还包括沉积在与p掺杂区相对的n掺杂区上的n型接触层，使得光电半导体芯片特别是在半导体芯片的两个相对侧上可接触的竖直可接触的半导体芯片的形式。

在一些实施方式中，因此，光电半导体芯片借助于金属化层和n型接触层在半导体芯片的两个相对侧上是可电连接的，并由此形成竖直可接触的半导体芯片。

在一些实施方式中，镜层电连接至n掺杂区和/或n型接触层，并由此镜层电连接至可以在半导体芯片的操作中电连接至半导体芯片的n电位。因此，镜层可以在n电位上，然而，镜层也可以不电连接至n电位，并且因此可以在浮动电位上。

本发明的核心特别地是通过避免镜层连接至p电极或p电位来减少镜层的迁移，p电极或p电位可以在半导体芯片的操作中连接至半导体芯片。

在一些实施方式中，至少p掺杂区、有源区和可选地n掺杂区的一部分形成第一台面结构，并且可选地，n掺杂区的至少一部分形成第二台面结构，其中，第二台面结构横向地突出第一台面结构。在第一台面结构和第二台面结构的情况下，第一台面结构布置在第二台面结构上，特别地布置在第二台面结构的假想顶表面的中央。第一台面结构和第二台面结构的截面区域可以例如各自包括梯形形状。

在一些实施方式中，第一介电层布置在p掺杂区上，特别地布置在可选的p型电流分布层上，以及布置在半导体主体的侧表面上。在一些实施方式中，第一介电层布置在p掺杂区上，特别地布置在p型电流分布层上，以及布置在半导体主体的所有侧表面上。因此，介电层可以覆盖侧表面(多个侧表面)的仅一部分或者整个侧表面。特别地，第一介电层布置在p掺杂区上，特别地布置在p型电流分布层上，并遵循第一台面结构的至少一个侧表面的轮廓。按照术语“遵循”，可以理解为介电层与半导体主体的侧表面的轮廓，并且特别地与第一台面结构的侧表面吻合。

在一些实施方式中，镜层布置在半导体主体的侧表面的第一介电层上。因此，镜层可以覆盖半导体主体的侧表面上的第一介电层的仅一部分，或者覆盖半导体主体的侧表面上的整个第一介电层。特别地，镜层布置在第一台面结构的侧表面上的第一介电层上，并遵循第一台面结构的侧表面上的第一介电层的轮廓。

在一些实施方式中，第二介电层遵循半导体主体的至少一个侧表面的轮廓，并且特别地遵循第一台面结构的至少一个侧表面的轮廓。因此，第二介电层可以直接布置在半导体主体/第一台面结构的侧表面上，布置在半导体主体/第一台面结构的侧表面上的第一介电层上，或者布置在半导体主体/第一台面结构的侧表面上的第一介电层上布置的镜层上。

镜层可以例如包括诸如银、金和/或铝的金属或者由其组成。特别地，镜层的特征可以在于镜层包括对在半导体主体的有源区中产生的光或对半导体主体的有源区对其敏感的光的高反射率的事实。镜层特别地可以被配置成将在半导体主体的有源区中产生的并且逆着半导体芯片的主发射方向离开有源区的光反射到主发射方向的方向上。

p型电流分布层是可选的，使得第一介电层可以直接布置在p掺杂区上。p型电流分布层可以例如包括导电材料或者由其组成，该导电材料另外对在半导体主体的有源区中产生的光或对半导体主体的有源区对其敏感的光至少部分地透光。特别地，p型电流分布层可以包括铟锡氧化物(ITO)或者由其组成。

在一些实施方式中，第一介电层可以形成为复合布拉格镜。

在一些实施方式中，金属化层包括至少穿过第一介电层和第二介电层的接触孔。借助于接触孔，第二介电层上的金属化层可以与p掺杂区电接触，并由此与可选的p型电流分布层电接触。

在一些实施方式中，接触孔相对于半导体主体居中地定位或者位于半导体主体的边缘。换句话说，金属化层到半导体主体的p掺杂区的通道(access)可以相对于半导体主体居中地穿过介电层和镜层布置，或者可以穿过介电层横向偏离镜层布置。特别地，接触孔位于半导体主体的边缘的情况可以带来面积优势，而接触孔相对于半导体主体居中地定位的情况可以带来关于在半导体主体的有源区中产生的光的均匀辐射的优势。

金属化层可以例如包括诸如铂、铑、钛、钨、金和/或铝的导电材料或者由其组成。特别地，金属化层可以在第二介电层上形成为类似的薄层。用于金属化层的材料的选择，特别地金属化层的接触孔的选择会对p型电流分布层的需要产生影响。在金属化层不包括铝而包括例如铑的情况下，p型电流分配层可以是多余的，并且金属化层特别地金属化层的接触孔可以与p型掺杂区直接电接触。

在一些实施方式中，金属化层可以例如包括诸如透明导电膜(TCF)的透明且导电的材料或者由其组成。TCF是光学透明且导电材料的薄膜。虽然铟锡氧化物(ITO)是使用最广泛的，但替代品包括广谱透明导电氧化物(TCO)、导电聚合物、金属网格和随机金属网络、碳纳米管(CNT)、石墨烯、纳米线网格和超薄金属膜。透明导电氧化物(TCO)例如是用多晶或非晶微结构制造的掺杂的金属氧化物。ITO的典型特性是入射光的透射率大于80％以及导电率高于10³S/cm，用于高效的载流子传输。

在一些实施方式中，金属化层被配置成反射的或者包括反射涂层。金属化层特别地可以被配置成将在半导体主体的有源区中产生的并逆着半导体芯片的主发射方向离开有源区并且未被镜层反射的光反射到主发射方向的方向上。

在一些实施方式中，当向镜层之上观察时，镜层包括以下中的一者：

-具有布置在半导体主体的中央的开口的矩形、多边形或圆形形状；以及

-在镜层的边缘上具有凹槽的矩形、多边形或圆形形状。

因此，镜层可以包括在其中央具有开口的环形形状、矩形或多边形，或者在其边缘之一上具有凹槽(缺失角)的矩形或多边形。

在一些实施方式中，n掺杂区包括n型电流分布层。在一些实施方式中，n型接触层包括至少部分地透明且导电的材料或者由其组成。

用于制造光电半导体芯片的方法包括以下步骤：

在生长衬底上提供半导体主体，半导体主体包括：

n掺杂区，

可选地包括p型电流分布层的p掺杂区，以及

布置在n掺杂区与p掺杂区之间的有源区；

在p掺杂区上沉积第一介电层，以及在第一介电层上沉积包括金属的镜层，使得第一介电层将镜层至少与p掺杂区以及可选的p型电流分布层电绝缘；

在镜层上沉积第二介电层；

在第二介电层上沉积金属化层，使得金属化层与镜层电隔离并且与p掺杂区电接触并由此与可选的p型电流分布层电接触；以及

在与p掺杂区相对的n掺杂区上沉积n型接触层。

在一些实施方式中，提供半导体主体的步骤包括借助于例如蚀刻工艺产生第一台面结构。因此，第一台面结构可以包括至少p掺杂区和有源区，以及可选的n掺杂区的一部分。

在一些实施方式中，该方法还包括借助于例如蚀刻工艺产生第二台面结构的步骤。因此，第二台面结构可以包括n掺杂区的至少一部分，并且可以横向地突出第一台面结构。第一台面结构例如可以被称为“浅台面”，并且第二台面结构也可以被称为“深台面”。

在一些实施方式中，沉积第一介电层的步骤包括对第一介电层的结构化，以在第一介电层与n掺杂区直接接触的区域和/或在第一介电层与p掺杂区和/或p型电流分布层直接接触的区域中提供穿过第一介电层的至少一个通孔。例如，在第一介电层与n掺杂区直接接触的区域中对第一介电层的结构化可以用于提供穿过第一介电层的通孔，以便能够将镜层电连接至n掺杂区。然而，在第一介电层与p掺杂区和/或p型电流分布层直接接触的区域中对第一介电层的结构化可以用于提供穿过第一介电层的通孔，以便能够将金属化层与p掺杂区和/或p型电流分布层电连接。例如，结构化的步骤可以包括光刻工艺和/或蚀刻工艺，特别是电介质湿蚀刻工艺。

在一些实施方式中，沉积镜层的步骤包括电连接镜层和n掺杂区的步骤。因此，可以将镜层沉积在结构化的介电层上，使得在第一介电层与n掺杂区直接接触的区域中，穿过第一介电层的通孔填充有镜层的材料，并由此通孔与n掺杂区电接触。

在一些实施方式中，沉积金属化层的步骤包括蚀刻穿过第二介电层和/或第一介电层和/或p型电流分布层的通孔的步骤。由于蚀刻穿过第二介电层和/或第一介电层和/或p型电流分布层的通孔的步骤，可以产生金属化层的穿过第二介电层和/或第一介电层和/或p型电流分布层的接触孔，以与p掺杂区和/或p型电流分布层电接触。

沉积金属化层的步骤可以包括金属化层的定向沉积或金属化层的区域沉积以及对区域沉积的金属化层的后续的结构化。

在一些实施方式中，该方法还包括在金属化层上沉积剥离层的步骤。剥离层特别地可以是临时层，其可以借助于例如溶解容易地去除。

在一些实施方式中，沉积剥离层的步骤包括在剥离层的区域中产生穿过剥离层的通孔，其中剥离层与第一介电层和/或第二介电层直接接触。穿过剥离层的通孔特别地可以用于提供半导体芯片的后期支承结构。

在一些实施方式中，该方法还包括在载体上胶合或焊接接合剥离层的步骤，使得通孔填充有胶合材料或焊接材料。特别地，现有的中间产品被封装在胶合或焊接材料中，并由此可以重新接合。通孔中的胶合或焊接材料特别地可以形成半导体芯片的后期支承结构。

在一些实施方式中，该方法还包括去除生长衬底的步骤和/或去除n掺杂区的一部分直到至少剥离层部分地露出的步骤。这样，剥离层至少部分地露出，以允许通过例如溶解去除剥离层。例如，去除n掺杂区的一部分的步骤可以包括对n掺杂区进行减薄、研磨、抛光、化学机械抛光(CMP)和/或蚀刻的步骤。

附图说明

下面将参照附图更详细地说明本发明的实施方式。在附图中：

图1至图4示意性地示出了根据本发明的一些方面的用于制造光电半导体芯片的方法的步骤，

图5A至图5E示意性地示出了根据本发明的一些方面的用于制造光电半导体芯片的方法的其他步骤的变体，

图6和图7示意性地示出了根据本发明的一些方面的用于制造光电半导体芯片的方法的其他步骤，

图8A至图8C示意性地示出了根据本发明的一些方面的用于制造光电半导体芯片的方法的其他步骤的变体，

图9至图16示意性地示出了根据本发明的一些方面的用于制造光电半导体芯片的方法的其他步骤，以及

图17示意性地示出了根据本发明的一些方面的用于制造光电半导体芯片的方法的其他步骤以及根据本发明的一些方面的光电半导体芯片。

具体实施方式

将在下文中参照附图更全面地描述本公开内容，在附图中示出了本公开内容的示例性实施方式。然而，本公开内容可以以许多不同的形式实施，并且不应被解释为限于本文阐述的实施方式；相反，这些实施方式是为了透彻性和完整性而提供。在整个说明书中，相同的附图标记表示相同的元件。附图不一定按比例绘制，并且为了更好地示出和说明本公开内容的示例性实施方式，某些特征可能被夸大。

图1示出了用于制造光电半导体芯片1的方法的第一步骤。因此，在生长衬底2上设置半导体主体3，其中半导体主体3包括n掺杂区3.1、p掺杂区3.2以及布置在n掺杂区3.1与p掺杂区3.2之间的有源区3.3。n掺杂区3.1还包括位于n掺杂区3.1内的n型电流分布层3.4。因此，半导体主体3可以例如以支承和生长晶片的形式形成半导体材料例如GaN的半导体层堆叠。在本图和下图中，仅示例性地示出了生长衬底2和半导体层堆叠的形成后期半导体芯片的部分。然而，生长衬底2和半导体层堆叠以及后续的层和部件可以继续至所示出部分的左侧和右侧。

在另一步骤中，在p掺杂区3.2上沉积p型电流分布层4。p型电流分布层4特别地包括导电材料或者由其组成，此外，导电材料对于光是至少部分地透射的。如图所示，p型电流分布层4可以例如被结构化，并且包括可以相对于半导体主体3居中或偏离中央的开口。

图2示出了该方法的另一步骤，在该步骤中，从半导体主体3产生第一台面结构5。例如，通过使用蚀刻工艺，特别地干蚀刻工艺，产生第一台面结构5使得其包括至少p掺杂区3.2、有源区3.3和n掺杂区3.1的一部分。

如图3所示，在所产生的轮廓的顶部沉积第一介电层6。第一介电层6布置在p型电流分布层4、p型掺杂区3.2、n掺杂区3.1的部分以及第一台面结构5的侧表面5.1上。

在另一步骤中，如图4所示，在第一介电层6上沉积镜层7。镜层7可以例如包括诸如例如银、铝和/或金的金属或者由其组成，并且镜层7可以特别地是高反射的。如图所示，镜层7可以布置在第一介电层6上的仅与p掺杂区3.2相对的区域中，但也可以如以下图5A至图5E所示，布置在第一介电层6上的其他区域中。

然而，第一介电层6在任何情况下都布置在镜层7与p型电流分布层4和/或p型掺杂区3.2之间，使得镜层7与p型电流分布层4和p型掺杂区3.2电绝缘。

图5A以截面图和俯视图示出了布置在第一介电层6上的镜层7的第一变体。当向镜层7之上观察时，镜层7呈在其中央具有开口的矩形。在镜层7的开口下方，第一介电层6被结构化/包括通孔，以便能够将后期的金属化层与p掺杂区3.2和/或p型电流分布层4电连接。在镜层中央的开口的这种布置可以带来关于在半导体主体3的有源区3.3中产生的光的均匀辐射的优点。

图5B以截面图和俯视图示出了镜层7的第二变体，其中，镜层7呈在其一个角处具有凹槽的矩形的形式。换句话说，镜层7的一个角是缺失的。在镜层7的凹槽下方，第一介电层6被结构化/包括通孔，以便能够将后期的金属化层与p掺杂区3.2和/或p型电流分布层4电连接。凹槽的这种布置特别地能够为半导体芯片带来面积优势，因为p掺杂区3.2的接触可以来自半导体芯片的边缘，并且因此可以减少空间消耗。

图5C示出了图5A所示的镜层7的其他改进方案。镜层7由此不仅在与p掺杂区3.2相对的区域覆盖第一介电层6，并且沿第一台面结构5的侧表面5.1覆盖第一介电层6。因此，镜层7包围第一台面结构5的背面和侧表面，以确保在半导体主体3的有源区3.3中产生的光在任意方向上而非半导体芯片的主发射方向E上离开有源区3.3时，被镜层7反射到主发射方向E的方向。因此，可以提高半导体芯片的效率，因为在半导体主体3的有源区3.3中产生的更多光可以被导引，并由此从半导体芯片发射到主发射方向E的方向。

除了图5C的镜层7之外，如图5D所示，镜层7还电连接至n掺杂区3.1。因此，第一介电层6在第一介电层6与n掺杂区3.1直接接触的区域中包括所示的至少两个通孔。这样，镜层7可以电连接至可以在半导体芯片的操作中连接至半导体芯片的n电位。因此，镜层7可以连接至n电位并且不是浮动的。

与图5D的镜层7对比地，图5E示出了如下镜层7，该镜层7在其一个角处包括凹槽，而不是在其中央包括开口。因此，面积优势与半导体芯片效率的提高以及镜层连接至n电位的优势可以结合在一起。

图6示出了用于制造光电半导体芯片的方法的另一步骤。第二介电层8由此沉积在镜层7上。第二介电层8布置在镜层7上以及第一介电层6上，并遵循这两层的轮廓。因此，第二介电层8也遵循第一台面结构5的侧表面5.1的轮廓。第二介电层8特别地具有与第一介电层6不同的材料，但在一些实施方式中第二介电层8也可以具有与第一介电层6相同的材料。

第二介电层8以及第一介电层6和p型电流分布层4(如果在前面的步骤中尚未完成)如图7所示被结构化以提供穿过第二介电层8和/或第一介电层6和/或p型电流分布层4的通孔，以便能够借助于接触孔将后期的金属化层与p型掺杂区3.2和/或p型电流分布层4连接。

金属化层9可以根据如图8A至图8C所示的任一变体沉积到第二介电层8上。根据图8A，金属化层9仅在半导体芯片中应当设置后期的p接触/p焊盘的区域中沉积在第二介电层8上。金属化层9包括穿过第二介电层8和第一介电层6的接触孔9.1，不与p型电流分布层4接触。然而，金属化层9也可以沉积在第二介电层8的整个区域上，并且可以在后续的步骤中被结构化以实现所需的形状。经由金属化层9引入的电流由此直接扩散到p区域3.2中。这可以特别地有利，因为在金属化层9与p型电流分布层4之间可能发生材料相互作用，这可以通过金属层直接接触p区域而不经由p型电流分布层4引入电流来防止。在例如p型电流分布层4包括类似ITO的材料并且金属化层9包括类似钛(Ti)的材料并由此接触孔9.1包括类似钛(Ti)的材料的情况下，这两种材料之间的材料相互作用可能引起不需要的效果。

图8B示出了金属化层9的变体，金属化层9包括穿过第二介电层8、第一介电层6和p型电流分布层4的接触孔9.1，接触孔9.1沿p电流分布层4的内侧表面4.1与p型电流分布层4接触。这种布置的优点在于经由金属化层9引入的电流以改进的方式扩散到p型电流分布层4中，并且没有或仅极小的电流直接扩散到p区域3.2中。

在图8B所示的该具体示例中，接触孔9.1沿其扩展方向包括凹部，这可能是由于在第二介电层8上沉积金属化层9的过程造成的，因为沉积的过程可以包括金属化层9在现有轮廓上的生长。因此，穿过第二介电层8、第一介电层6和p型电流分布层4的通孔可能不会被金属化层9的材料完全填满。

图8C示出了金属化层9的另一变体。与图8A所示的金属化层对比，金属化层9的接触孔9.1与p型电流分布层4接触，但不与p掺杂区3.2接触，因为p型电流分布层4形成为连续层，并且未被结构化或者不包括通孔。因此，经由金属化层9引入的电流直接扩散到p型电流分布层4中。

金属化层9可以包括反射材料，或者可以至少在其指向半导体主体3的表面上另外包括反射涂层。因此，在半导体主体3的有源区3.3中产生的、逆着半导体芯片的主发射方向E离开有源区3.3且未被镜层7反射的光可以从金属化层9反射到主发射方向E的方向。

如图9所示，该方法还包括产生第二台面结构10的步骤。例如，通过使用蚀刻工艺，特别地干蚀刻工艺，产生第二台面结构10使得其包括n掺杂区3.1的一部分以及第一介电层6和第二介电层8的一部分，并且使得第二台面结构10横向地突出第一台面结构5。

产生第二台面结构10的步骤和沉积金属化层9的步骤的顺序也可以如图10所示进行交换。在图10中，在金属化层9沉积到第二介电层8上以及沉积到第二台面结构10的侧表面10.1上之前，产生第二台面结构10。然而，在后续的步骤中，金属化层9将被结构化以在一方面实现金属化层9的所需形状，并且避免金属化层9与n掺杂区3.1之间的电接触。

图11示出了该方法的另一步骤，在该步骤中，在金属化层9、第二介电层8和第二台面结构10的侧表面10.1上沉积剥离层11。剥离层11特别地可以是临时层，其可以借助于例如溶解容易地去除。如图所示，剥离层覆盖与生长衬底2相对的整个表面，作为后续的胶合/焊接接合步骤的准备。

在剥离层11沉积在金属化层9上之后，在剥离层11的剥离层11与第二介电层8直接接触的区域中产生穿过剥离层11的通孔12，如图12所示。穿过剥离层11的通孔12用于提供半导体芯片的后期支承结构。

借助于胶合/焊接接合步骤，现有的中间产品/晶片被封装在载体14上的胶合/焊接材料13中。因此，如图13所示，通孔12也填充有胶合/焊接材料13，以形成半导体芯片的后期支承结构。如图14所示，然后可以翻转所得到的中间产品并且可以去除生长衬底2。

在另一步骤中，如图15所示，去除n掺杂区3.1的一部分，直到剥离层11至少部分地露出。例如，去除n掺杂区3.1的步骤可以包括减薄、研磨、抛光和/或蚀刻n掺杂区3.1的步骤。

图16示出了在与p掺杂区3.2相对的n掺杂区3.1上沉积n型接触层15的步骤。n型接触层15特别地可以用作半导体芯片的n接触/n焊盘。

然后，如图17所示，剥离层11例如被这样解决，使得所得到的半导体芯片1仅连接至支承结构16。然后，可以通过例如冲压工艺或本领域已知的任何其他工艺从晶片上去除半导体芯片1。

所得到的半导体芯片1的特征特别地在于镜层7至少不与p掺杂区3.2、p型电流分布层4和金属化层9电连接。因此，半导体芯片1的老化行为得到改善。

附图标记列表

1 光电半导体芯片

2 生长衬底

3 半导体主体

3.1 n掺杂区

3.2 p掺杂区

3.3 有源区

3.4 n型电流分布层

4 p型电流分布层

5 第一台面结构

5.1 侧表面

6 第一介电层

7 镜层

8 第二介电层

9 金属化层

9.1 接触孔

10 第二台面结构

10.1 侧表面

11 剥离层

12 通孔

13 胶合/焊接材料

14 载体

15 n型接触层

E 主发射方向

Claims (24)

1.一种光电半导体芯片(1)，包括：

半导体主体(3)，所述半导体主体具有

n掺杂区(3.1)，

可选地包括p型电流分布层(4)的p掺杂区(3.2)，以及

布置在所述n掺杂区(3.1)与所述p掺杂区(3.2)之间的有源区(3.3)；

布置在所述p掺杂区(3.2)上的第一介电层(6)和布置在所述第一介电层(6)上的包括金属的镜层(7)，所述第一介电层(6)将所述镜层(7)至少与所述p掺杂区(3.2)电绝缘；

布置在所述镜层(7)上的第二介电层(8)和布置在所述第二介电层(8)上的金属化层(9)，所述金属化层(9)与所述镜层(7)电隔离并与所述p掺杂区(3.2)电接触；以及

沉积在与所述p掺杂区(3.2)相对的所述n掺杂区(3.1)上的n型接触层(15)。

2.根据权利要求1所述的光电半导体芯片，其中，至少所述p掺杂区(3.2)和所述有源区(3.3)形成第一台面结构(5)，并且可选地所述n掺杂区(3.1)的至少一部分形成第二台面结构(10)，其中，所述第二台面结构(10)横向地突出所述第一台面结构(5)。

3.根据权利要求1或2所述的光电半导体芯片，其中，所述镜层(7)电连接至所述n掺杂区(3.1)。

4.根据前述权利要求中任一项所述的光电半导体芯片，其中，所述第一介电层(6)布置在所述半导体主体(3)的侧表面(5.1)上，并且特别地遵循所述第一台面结构(5)的侧表面(5.1)。

5.根据权利要求4所述的光电半导体芯片，其中，所述镜层(7)布置在所述半导体主体(3)的侧表面(5.1)上的所述第一介电层(6)上。

6.根据前述权利要求中任一项所述的光电半导体芯片，其中，所述第二介电层(8)遵循所述半导体主体(3)的侧表面(5.1)，并且特别地遵循所述第一台面结构(5)的侧表面(5.1)。

7.根据前述权利要求中任一项所述的光电半导体芯片，其中，所述光电半导体芯片(1)借助于所述金属化层(9)和所述n型接触层(15)在所述半导体芯片的两个相对侧上是可电连接的。

8.根据前述权利要求中任一项所述的光电半导体芯片，其中，所述金属化层(9)包括至少穿过所述第一介电层(6)和所述第二介电层(8)的接触孔(9.1)。

9.根据权利要求8所述的光电半导体芯片，其中，所述接触孔(9.1)相对于所述半导体主体(3)居中地定位或者位于所述半导体主体(3)的边缘。

10.根据前述权利要求中任一项所述的光电半导体芯片，其中，所述金属化层(9)被配置为反射的或者包括反射涂层。

11.根据前述权利要求中任一项所述的光电半导体芯片，其中，当向所述镜层(7)之上观察时，所述镜层包括以下中的一者：

-具有布置在所述半导体主体的中央的开口的矩形、多边形或圆形形状；以及

-在所述镜层的边缘上具有凹槽的矩形、多边形或圆形形状。

12.根据前述权利要求中任一项所述的光电半导体芯片，其中，所述n掺杂区(3.1)包括n型电流分布层(3.4)。

13.根据前述权利要求中任一项所述的光电半导体芯片，其中，所述n型接触层(15)包括至少部分地透明的材料或者由其组成。

14.一种用于制造光电半导体芯片(1)的方法，包括以下步骤：

在生长衬底(2)上提供半导体主体(3)，所述半导体主体包括：

n掺杂区(3.1)

可选地包括p型电流分布层(4)的p掺杂区(3.2)，以及

布置所述n掺杂区(3.1)与所述p掺杂区(3.2)之间的有源区(3.3)；

在所述p掺杂区(3.2)上沉积第一介电层(6)，以及在所述第一介电层(6)上沉积包括金属的镜层(7)，使得所述第一介电层(6)将所述镜层(7)至少与所述p掺杂区(3.2)电绝缘；

在所述镜层(7)上沉积第二介电层(8)，

在所述第二介电层(8)上沉积金属化层(9)，使得所述金属化层(9)与所述镜层(7)电隔离并且与所述p掺杂区(3.2)电接触；以及

在与所述p掺杂区(3.2)相对的所述n掺杂区(3.1)上沉积n型接触层(15)。

15.根据权利要求14所述的方法，其中，提供半导体主体(3)的步骤包括产生第一台面结构(5)，其中，所述第一台面结构(5)包括至少所述p掺杂区(3.2)和所述有源区(3.3)。

16.根据权利要求15所述的方法，还包括产生第二台面结构(10)的步骤，其中，所述第二台面结构(10)包括所述n掺杂区(3.1)的至少一部分并横向地突出所述第一台面结构(5)。

17.根据权利要求14至16中任一项所述的方法，其中，沉积所述第一介电层(6)的步骤包括对所述第一介电层(6)的结构化，以在所述第一介电层(6)与所述n掺杂区(3.1)直接接触的区域和/或在所述第一介电层(6)与所述p掺杂区(3.2)直接接触的区域中提供穿过所述第一介电层(6)的至少一个通孔。

18.根据权利要求14至17中任一项所述的方法，其中，沉积所述镜层(7)的步骤包括电连接所述镜层(7)和所述n掺杂区(3.1)。

19.根据权利要求14至18中任一项所述的方法，其中，沉积所述金属化层(9)的步骤包括蚀刻穿过所述第二介电层(8)和/或所述第一介电层(6)和/或所述p型电流分布层(4)的通孔的步骤。

20.根据权利要求14至19中任一项所述的方法，其中，沉积所述金属化层(9)的步骤包括对所述金属化层(9)的结构化。

21.根据权利要求14至20中任一项所述的方法，还包括在所述金属化层上沉积剥离层(11)的步骤。

22.根据权利要求21所述的方法，其中，沉积所述剥离层(11)的步骤包括在所述剥离层(11)的区域中产生穿过所述剥离层(11)的通孔(12)，其中，所述剥离层(11)与所述第一介电层(6)和/或所述第二介电层(8)直接接触。

23.根据权利要求22所述的方法，还包括将所述剥离层(11)胶合或焊接接合在载体(14)上，使得所述通孔(12)填充有胶合或焊接材料(13)的步骤。

24.根据权利要求23所述的方法，还包括去除所述生长衬底(2)的步骤和/或去除所述n掺杂区(3.1)的一部分直到至少所述剥离层(11)部分地露出的步骤。