KR20200129079A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20200129079A
KR20200129079A KR1020200148563A KR20200148563A KR20200129079A KR 20200129079 A KR20200129079 A KR 20200129079A KR 1020200148563 A KR1020200148563 A KR 1020200148563A KR 20200148563 A KR20200148563 A KR 20200148563A KR 20200129079 A KR20200129079 A KR 20200129079A
Authority
KR
South Korea
Prior art keywords
semiconductor
layer
light emitting
emitting device
semiconductor light
Prior art date
Application number
KR1020200148563A
Other languages
English (en)
Inventor
안상정
Original Assignee
웨이브로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브로드 주식회사 filed Critical 웨이브로드 주식회사
Priority to KR1020200148563A priority Critical patent/KR20200129079A/ko
Publication of KR20200129079A publication Critical patent/KR20200129079A/ko
Priority to KR1020210142480A priority patent/KR20210131954A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시에 의하면, 제1 반도체층 측에 성장 기판 제거 면(Growth substrate-removed surface)을 구비하는 복수의 반도체층; 제1 면과 제1 면에 대향하는 제2 면을 가지는 지지 기판(Supporting substrate); 제1 면에 형성되며, 복수의 반도체층 쪽으로 개방되어 있는 접합층 제거 면(Bonded layer-removed surface); 복수의 반도체층으로 전자 및 정공 중 하나를 공급하도록 복수의 반도체층으로부터 접합층 제거면 위로 이어지는 전기적 연결(Electrical connection); 그리고, 전기적 연결을 외부와 연결시키는 와이어;를 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 와이어 본딩을 이용하는 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다.
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901), 전극막(902) 및 전극막(903)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 제2 반도체층(500)에 제1 반도체층(300)으로 빛을 반사시키기 위한 금속 반사막(910)이 형성되어 있고, 지지 기판(930) 측에 전극(940)이 형성되어 있다. 금속 반사막(910)과 지지 기판(930)은 웨이퍼 본딩층(920)에 의해 결합된다. 제1 반도체층(300)에는 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
도 4 및 도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 4에 도시된 바와 같이, 도 2에 도시된 것과 같은 반도체 발광소자(Flip Chip)를 배선 기판(1000)에 탑재한 다음, 도 5에 도시된 바와 같이, 기판(100)을 제거함으로써, 도 3에 도시된 것과 같은 반도체 발광소자(Vertical Chip; 기판(100)이 제거되었다는 의미에서)를 구현하는 방법이다. 전극막(901,902,903)과 전극 패턴(1010)을 정렬시키고, 전극(800)과 전극 패턴(1020)을 정렬시킨 다음, 스터드 범프, 페이스트 또는 유테틱 금속(950,960)을 이용하여 반도체 발광소자를 배선 기판(1000)에 탑재하고, 레이저를 이용하여 기판(100)을 제거함으로써, 이러한 반도체 발광소자의 구현이 가능하다.
그러나 칩 레벨에서 이런 공정을 행해야 하므로, 공정이 길고 복잡하며, 전극막(910,902,903) 및 전극(800)과, 전극 패턴(1010,1020)의 정렬에도 어려움이 따른다. 또한 칩 레벨의 형광체 코팅으로 인한 비용 증가도 문제가 된다.
따라서 이러한 칩 레벨에서의 TFFC(Thin Flim Flip Chip) 기술의 상용화는 고도의 반도체 발광소자 제조 기술을 보여주는 것이기도 하지만, 한편으로, 웨이퍼 레벨에서 이러한 기술의 적용이 아직 쉽지 않다는 것을 보여주는 것이기도 하다. 웨이퍼 레벨에서 이러한 개념을 적용하기 위해, 여러 제안들이 있어 왔지만, 전극막(910,902,903) 및 전극(800)과, 전극 패턴(1010,1020) 정렬의 어려움 그리고, 웨이퍼 레벨 본딩 이후, 기판(100)의 제거 공정 및 이의 후속 공정에서 반도체층(200,300,400)의 깨짐의 문제를 실질적으로 해소한 반도체 발광소자 및 이의 제조 방법은 제안되고 있지 않은 실정이다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 성장 기판을 이용하여 순차로 성장되며, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수의 반도체층;으로서, 제1 반도체층 측에 성장 기판 제거 면(Growth substrate-removed surface)을 구비하는 복수의 반도체층; 제1 면과 제1 면에 대향하는 제2 면을 가지는 지지 기판(Supporting substrate); 복수의 반도체층의 제2 반도체층 측과 지지 기판의 제1 면 측을 접합시키는 접합층(Bonded layer); 제1 면에 형성되며, 복수의 반도체층 쪽으로 개방되어 있는 접합층 제거 면(Bonded layer-removed surface); 복수의 반도체층으로 전자 및 정공 중 하나를 공급하도록 복수의 반도체층으로부터 접합층 제거면 위로 이어지는 전기적 연결(Electrical connection); 그리고, 전기적 연결을 외부와 연결시키는 와이어;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다. 여기서 외부는 복수의 반도체층의 외부를 의미하는 것으로 전원 자체일 수 있지만, 인근한 전기 소자, 전자 소자, 또는 발광체 등일 수도 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면,
도 4 및 도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 기술 사상을 설명하는 도면,
도 7 내지 도 11은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면,
도 12는 본 개시에 따라 전기적 연결을 형성하는 방법의 일 예를 나타내는 도면,
도 13은 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면,
도 14는 본 개시에 따란 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면,
도 15는 본 개시에 따란 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면,
도 16은 도 12에 도시된 반도체 발광소자에 있어서, 성장 기판 제거 면의 형상의 예들을 나타내는 도면,
도 17은 본 개시에 따른 전기적 연결의 형상의 예들을 나타내는 도면,
도 18 내지 도 20은 본 개시에 형광체가 적용한 예들을 나타내는 도면,
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 24는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 25는 도 23의 반도체 발광소자의 개념이 도 12에 도시된 반도체 발광소자에 적용된 예를 나타내는 도면,
도 26은 도 24의 반도체 발광소자의 개념이 도 12에 도시된 반도체 발광소자에 적용된 예를 나타내는 도면,
도 27 및 도 28은 도 22에 도시된 반도체 발광소자의 다양한 전기적 연결 방법을 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 6은 본 개시에 따른 반도체 발광소자의 기술 사상을 설명하는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; p형 GaN), 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공을 재결합을 이용해 빛을 생성하는 활성층(40; 예: InGaN/GaN 다중양자우물구조)을 구비하는 복수의 반도체층을 구비한다. 제1 반도체층(30)의 도전성과 제2 반도체층(50)의 도전성은 바뀔 수 있다. 복수의 반도체층(30,40,50)은 성장 기판(10; 도 7 참조)이 제거되어 노출되는 성장 기판 제거 면(31)을 구비한다. 성장 기판 제거 면(31)은 성장 기판이 제거되는 조건 및 이때 제거되는 희생층에 따라, 도핑된 n층, 도핑되지 않는 n층, 도 1의 버퍼층(200) 등으로 이루어질 수 있으며, 광 취출효율을 높이기 위해, 거친 표면(rough surface)으로 될 수 있다. 또한 반도체 발광소자는 제1 면(101a)과 제1 면(101a)에 대향하는 제2 면(101b)을 가지는 지지 기판(101)을 구비한다. 지지 기판(101)에는 제1 전기적 통로(91)와 제2 전기적 통로(92)가 구비되어 있다. 도 6에서 제1 전기적 통로(91)와 제2 전기적 통로(92)는 제2 면(101b)으로부터 제1 면(101a)로 이어져 있다. 복수의 반도체층(30,40,50)과 지지 기판(101)은 접합층(90)에 의해 결합 또는 접합된다. 접합층(90)은 도 3과 같은 반도체 발광소자를 제조할 때 사용되는 통상의 웨이퍼 본딩법에 의해 형성될 수 있다. 제1 전기적 통로(91)는 접합층(90)을 거쳐 복수의 반도체층(30,40,50)으로 전자와 정공 중의 하나를 공급한다. 제2 전기적 통로(92)는 접합 후, 접합층(90)을 제거함으로써 비로소 제1 면(101a)으로부터 노출되며, 이렇게 접합층(90)이 제거되어, 복수의 반도체층(30,40,50) 쪽으로 개방되어 노출된 제1 면(101a) 영역을 접합층 제거 면(102)이라 정의한다. 전기적 연결(93)은 실시예에 따라 제1 반도체층(30) 또는 제2 반도층(50)으로 제2 전기적 통로(92)를 전기적으로 연결한다.
도 7 내지 도 11은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면으로서, 도 7에 도시된 바와 같이, 먼저 성장 기판(10; 예: 사파이어 기판)에 순차로 성장된, 제1 반도체층(30), 활성층(40), 제2 반도체층(40)을, 접합층(90)을 형성하여, 제1 전기적 통로(91)와 제2 전기적 통로(92)가 형성된 지지 기판(101)과 접합한다. 성장 기판(10)으로는 사파이어, Si, AlN, AlGaN, SiC 등의 물질이 이용될 수 있으며, 이들에 제한되지 않는다. 지지 기판(101)으로는 전기적으로 절연성 특성을 갖는 물질; Si, SiC, AlSiC, AlN, AlGaN, GaN, 사파이어, LTCC(Low Temperature Co-fired Ceramic), HTCC(High Temperature Co-fired Ceramic) 등이 이용될 수 있으며, 성장 기판 제거시에 복수의 반도체층(30,40,50)의 깨짐을 방지하고, 열 방출 성능이 좋은 물질이 적합하다. 복수의 반도체층(30,40,50)의 성장시에 도 1에서와 같은 버퍼층(200)을 구비하는 것도 좋다. 다음으로, 도 8에 도시된 바와 같이, 성장 기판(10)을 복수의 반도체층(30,40,50)과 분리, 제거한다. 이러한 성장 기판(10)의 제거에는 공지의 레이저 리프트 오프법(Laser Lift-off), 희생층을 이용한 습식 식각법, 그라인딩법, CMP(Chemical-Mechanical Polishing) 등의 방법이 이용될 수 있다. 다음으로, 도 9에 도시된 바와 같이, 웨이퍼 레벨 상태에서(칩 레벨에 대해 웨이퍼 레벨은 상대적인 개념으로 이해되어야 한다. 일반적으로 웨이퍼 레벨은 성장 기판(10) 위에 복수의 반도체층(30,40,50)이 적층된 상태를 의미하지만, 칩 레벨 이전 즉, 실제 사용되는 형태로 잘려진 칩이 되기 이전에, 칩 레벨보다 큰 벌크로 잘려져 있는 성장 기판(10) 위의 복수의 반도체층(30,40,50) 상태를 포함하는 것으로 이해되어야 한다.) 개별 칩으로 분리하기 위해, 복수의 반도체층(30,40,50)을 일부 제거하여, 분리(isolation)한다. 다음으로, 도 10에 도시된 바와 같이, 접합층(90)을 제거하여, 접합층 제거 면(102)을 형성하고, 제2 전기적 통로(92)를 노출시킨다. 접합층(90)의 제거에는 공지의 건식 식각, 습식 식각이 이용될 수 있다. 복수의 반도체층(30,40,50)을 개별 칩으로 분리하는 과정과, 접합층(90)을 제거하는 과정의 순서는 반드시 이 순서를 따라야 하는 것은 아니며, 먼저, 접합층(90)을 형성하기 위해, 복수의 반도체층(30,40,50)과 접합층(90)을 제거하여 접합층 제거 면(102)을 형성한 다음, 복수의 반도체층(30,40,50)을 개별 칩으로 분리하여 좋다. 다음으로, 도 11에 도시된 바와 같이, 필요에 따라 절연층(110; 예: SiO2)을 형성하고, 전기적 연결(93)을 형성한다. 전기적 연결(93)은 반도체 공정에 널리 사용되는 금속을 증착함으로써 형성될 수 있다. 접합층(90)은 복수의 반도체층(30,40,50) 및 지지 기판(101) 모두에 접합 물질을 구비하여 형성되어도 좋고, 일측에만 접합 물질을 구비하여 형성되어도 좋다. 제1 전기적 통로(91)와 제2 전기적 통로(92)는 지지 기판(101)에 구멍을 형성한 후, 도전성 물질을 삽입함으로써 형성될 수 있으며, 예를 들어, 전기 도금이 사용될 수 있다. 제1 전기적 통로(91) 및 제2 전기적 통로(92)는 처음부터 제2 면(101b; 도 6 참조)까지 이어져 있어도 좋고, 제2 면(101b)이 그라인딩되어 노출되는 형태여도 좋다.
도 12는 본 개시에 따라 전기적 연결을 형성하는 방법의 일 예를 나타내는 도면으로서, 제1 전기적 연결(91)이 접합층(90)을 통해 제1 반도체층(30)에 전기적으로 연결되어, 제1 반도체층(30)을 통해 활성층(40)으로 전자를 공급한다. 제2 전기적 연결(92)이 전기적 연결(93)을 통해, 제1 도전층(94)을 거쳐, 제2 반도체층(40)에 전기적으로 연결되어, 제2 반도체층(50)을 통해 활성층(40)으로 정공을 공급한다.
제1 도전층(94)은 복수의 반도체층(30,40,50)이 제거됨으로써 노출되어, 전기적 연결(93)과 전기적으로 연결된다. 제1 도전층(94)은 제2 반도체층(50)으로 전류를 확산시키는 한편, 활성층(40)에서 생성된 빛을 제1 반도체층(30) 측으로 반사하는 역할을 동시에 가지는 물질로 이루어지는 것이 바람직하다. 제1 도전층(94)은 Au, Pt, Ag, Al, Rh, Cr, Cu, Ta, Ni, Pd, Mg, Ru, Ir, Ti, V, Mo, W, TiW, CuW, ITO, ZnO, SnO2, In2O3, 또는 이들의 합금이나, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.
전기적 연결(93)은 Au, Pt, Ag, Al, Rh, Cr, Cu, Ta, Ni, Pd, Mg, Ru, Ir, Ti, V, Mo, W, TiW, CuW, 또는 이들의 합금이나, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.
접합층(90)은 지지 기판(101)에 구비되는 도전 접합층(96)과, 복수의 반도체층(30,40,50)에 구비되어 제2 반도체층(50)과 활성층(30)을 관통하여 제1 반도체층(30)으로 이어진 제2 도전층(95)을 구비한다. 도전 접합층(95)은 단일의 물질로 되어도 좋고, 도전 접합층(96)과 접하는 측이 접합에 적합한 별개의 물질로 되어도 좋다.
도전 접합층(95)은 GaN 물질과 오믹접촉(Ohmic contact)을 형성하는 물질과 접합(Bonding) 역할을 하는 물질로 구성되며, Au, Pt, Ag, Al, Rh, Cu, Ta, Ni, Pd, Ti, V, Mo, W, TiW, CuW, Sn, In, Bi, 또는 이들의 합금이나, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.
도전 접합층(96)은 지지 기판과 접착력(Adhesion)이 우수한 물질과 접합(Bonding) 역할을 하는 물질로 구성되며, Ti, Ni, W, Cu, Ta, V, TiW, CuW, Au, Pd, Sn, In, Bi, 또는 이들의 합금, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.
도면 번호 110과 111은 절연층이다.
이러한 구성을 통해, 복수의 반도체층(30,40,50)의 전체 면과 지지 기판(101)의 전체 면이 접합에 이용되며, 성장 기판(10; 도 7 참조)의 제거시에도 전체 면이 접합된 상태를 유지함으로써, 복수의 반도체층(30,40,50)의 깨짐을 방지할 수 있게 된다. 또한 제1 전기적 통로(91) 및 제2 전기적 통로(92)와, 복수의 반도체층(30,40,50) 간의 정렬(Alignment)도 어려움 없이 행할 수 있게 된다. 다만, 성장 기판(10)의 제거 후에, 제2 전기적 통로(92)와 복수의 반도체층(30,40,50)의 전기적 이음이 필요하며, 이를 위해, 이미 접합된 접합층(90)을 제거하여 접합층 제거 면(102)을 형성하고, 전기적 연결(93)을 이용하여, 제2 전기적 통로(92)와 제2 반도체층(50)을 전기적으로 연결한다. 본 개시의 회피를 목적으로, 접합층(90)을 형성하기에 앞서, 제2 도전층(95) 또는 도전 접합층(96)에 조그마한 구멍들을 형성할 수 있을 것이며, 이러한 점을 당업자는 염두에 두어야 한다. 바람직하게는, 지지 기판(101)의 제2 면(101b)에 후면 전극(120)과 후면 전극(121)을 제1 전기적 통로(91)와 제2 전기적 통로(92)와 연결되도록 마련하여, 리드 프레임으로 기능하게 할 수 있다.
도 13은 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면으로서, 제1 도전층(94)과 도전 접합층(96)이 접합되어 접합층(90)을 형성하고, 제2 도전층(95)이 전기적 연결(93)과 연결되어, 제2 전기적 통로(92)로부터 제1 반도체층(30)으로 전류가 공급된다.
도 14는 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면으로서, 도전 접합층(96)과 제2 도전층(94)이 접합되어 접합층(90)을 형성한다. 다만 제2 도전층(94)은 접합에만 관여할 뿐, 제1 반도체층(30)으로 전류를 공급하지는 않는다. 제1 전기적 통로(91)는 접합층(90)과 제1 도전층(95)을 거쳐서 제2 반도체층(50)과 전기적으로 연결된다. 이때, 제1 도전층(95)은 반사막 및/또는 전류 확산층으로 기능할 수 있다. 제1 반도체층(30)으로의 전류 공급은 제2 전기적 통로(92)로부터 성장 기판 제거 면(31)으로 이어진 전기적 연결(93)에 의해 이루어진다.
도 15는 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면으로서, 접합에 앞서, 복수의 반도체층(30,40,50)에 제2 반도체층(50)과 활성층(40)이 제거되어 제1 반도체층(30)에 메사 면(32)이 형성되어 있다. 또한 메사 면(32)을 형성한 후, 복수의 반도체층(30,40,50)에 분리(isolation) 공정을 미리 해 두는 것도 가능하다. 이러한 구성에 의하면, 메사 면(32) 형성 후, 활성층(40)을 보호하는 보호층(예: SiO2; 절연층(110)의 일부가 된다.)을 구비할 수 있게 되어, 후속 공정에서 소자의 신뢰성을 향상시킬 수 있게 된다.
도 16은 도 12에 도시된 반도체 발광소자에 있어서, 성장 기판 제거 면의 형상의 예들을 나타내는 도면으로서, 성장 기판 제거 면(102)은 반도체 발광소자의 1면, 2면(도시 생략), 3면 또는 4면에 형성되거나, 단순히 개구의 형태로 형성될 수 있다. 미설명 동일 부호에 대한 설명은 생략한다. 전기적 연결(93)은 성장 기판 제거 면(102) 내에 위치되어도 좋고, 칩과 칩이 분리되는 경계면에 위치되어도 좋다.
도 17은 본 개시에 따른 전기적 연결의 구성의 예들을 나타내는 도면으로서, (a)에는 2개의 전기적 연결(93)이 형성되어 있다. (b) 및 (d)에는 전기적 연결(93)에 가지 전극(93a)이 구비되어 있다. 이러한 구성은 도 14에 도시된 반도체 발광소자에 적용될 수 있다. (c)에는 절연체(111)가 제거되어 접합층(90)이 노출되어 전기 접촉부(81)가 구비되어 있다. 전기 접촉부(81)와 전기적 연결(93)을 이용함으로써, 소자의 제조 과정에서 프로빙(probing) 및 소팅(sorting)이 원활히 가능해진다.
도 18 내지 도 20은 본 개시에 형광체를 적용한 예들을 나타내는 도면으로서, 도 18에 도시된 바와 같이 형광체가 함유된 봉지제(1)를 직접 적용하거나, 도 19에 도시된 바와 같이, 형광체가 함유되지 않은 봉지제(2)를 이용하여, 봉지제(1)를 반도체 발광소자의 상부에만 구비하거나, 도 20에 도시된 바와 같이, 형광체가 함유되지 않은 봉지제(2)를 이용하여, 봉지제(1)를 반도체 발광소자로부터 일정 거리를 두고 적용할 수 있다.
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 하나의 지지 기판(101) 위에서, 제2 전기적 통로(92)가 제거되고, 반도체 발광소자 또는 반도체 적층체(A)와 반도체 발광소자 또는 반도체 적층체(B)가 접합층 제거 면(102)을 전기적 연결(93)에 의해 연결되어 있다.
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 6과 달리, 전기적 연결(93)이 와이어(97)를 통해서 외부로부터 전원을 공급받도록 구성되어 있다.
도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 지지 기판(101)이 제1 전기적 통로(91)를 구비하며, 제1 전기적 통로(91)가 접합층(90)에 연결되어 있다.
도 24는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 23과 달리, 지지 기판(101)이 제1 전기적 통로(91)를 구비하지 않으며, 접합층(90)이 와이어(98)에 의해 결합되어 있다. 바람직하게는 와이어 본딩이 용이하도록 접합층(90)에 패드 전극(99)을 구비하며, 패드 전극(99)의 최상층은 Au로 이루어지는 것이 좋다. 패드 전극(99)은 Au 단일층이어도 좋지만, 예를 들어, Cr/Ni/Au와 같은 형태를 가져도 좋다.
도 25는 도 23의 반도체 발광소자의 개념이 도 12에 도시된 반도체 발광소자에 적용된 예를 나타내는 도면으로서, 전기적 연결(93)에 와이어(97)에 연결되어 있다. 동일 부호들에 대한 설명은 생략한다.
도 26은 도 24의 반도체 발광소자의 개념이 도 12에 도시된 반도체 발광소자에 적용된 예를 나타내는 도면으로서, 제1 전기적 통로(91)가 구비되어 있지 않으며, 접합층(90)이 패드 전극(99)을 거쳐, 와이어(98)에 연결되어 있다. 동일 부호들에 대한 설명은 생략한다. 후면 전극(120)은 생략될 수도 있다.
도 23 및 도 24에 제시된 개념이 도 13, 도 14 및 도 15에 도시된 반도체 발광소자에서 제2 전기적 연결(92)을 와이어로 대체함으로써 적용될 수 있음은 물론이다.
도 27 및 도 28은 도 22에 도시된 반도체 발광소자의 다양한 전기적 연결 방법을 나타내는 도면으로서, 도 27에는 하나의 지지 기판(101) 위에서, 반도체 발광소자 또는 반도체 적층체(A)의 전기적 연결(93)이 와이어(98)를 통해, 반도체 발광소자 또는 반도체 적층체(B)의 패드 전극(99)에 직렬 연결되어 있다. 도 28에는 PCB, COB와 같은 별도의 기판(131)의 전기 패턴(130) 위에 반도체 발광소자 또는 반도체 적층체(A) 및 반도체 발광소자 또는 반도체 적층체(B)가 구비되어 있으며, 반도체 발광소자 또는 반도체 적층체(A)의 전기적 연결(93)이 전기 패턴(130)을 통해 제1 전기적 통로(91)에 직렬 연결되어 있다. 직렬 연결 뿐만이 아니라 병결 연결 등 다양한 전기적 연결이 가능하다. 도 27에서 지지 기판(101)은 분리되어도 좋다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 성장 기판을 이용하여 순차로 성장되며, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공을 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수의 반도체층;으로서, 제1 반도체층 측에 성장 기판 제거 면(Growth substrate-removed surface)을 구비하는 복수의 반도체층; 복수의 반도체층으로 전자 및 정공 중 하나를 공급하는 제1 전기적 통로(electrical pass)와, 복수의 반도체층으로 전자 및 정공 중 나머지 하나를 공급하는 제2 전기적 통로를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지고, 제1 전기적 통로와 제2 전기적 통로가 제2 면으로부터 제1 면으로 이어져 있는 지지 기판(Supporting substrate); 복수의 반도체층의 제2 반도체층 측과 지지 기판의 제1 면 측을 접합시키며, 제1 전기적 통로와 전기적으로 연결된 접합층(Bonded layer); 제1 면에 형성되며, 제2 전기적 통로가 노출되어 있고, 복수의 반도체층 쪽으로 개방되어 있는 접합층 제거 면(Bonded layer-removed surface); 그리고, 복수의 반도체층으로 전자 및 정공 중의 나머지 하나를 공급하도록 접합층 제거 면에서 노출된 제2 전기적 통로와 복수의 반도체층을 전기적으로 연결하는 전기적 연결(Electrical connection);을 포함하는 것을 특징으로 하는 반도체 발광소자. 여기서, 접합층(Bonded layer)은 접합 이전에 복수의 반도체층 및 지지 기판의 적어도 일측에 구비되는 접합될 층(Layer(s) to be bonded)가 아니라, 접합이 이루어진 이후의 층을 의미한다.
(2) 제1 전기적 통로가 접합층을 거쳐 제1 반도체층에 전기적으로 연결되어 있고, 제2 전기적 통로가 전기적 연결을 거쳐 제2 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.
(3) 전기적 연결과 연결되도록 복수의 반도체층이 제거되어 노출되며, 제2 반도체층과 전기적으로 연결되는 제1 도전층을 구비하는 것을 특징으로 하는 반도체 발광소자. 제1 도전층은 금속(예: Ag, Ni, Ag/Ni)만으로 이루어져도 좋고, 금속과 금속 산화물(예: ITO)의 결합으로 이루어져도 좋다. 반사막의 기능을 가지는 것이 일반적이며, 반사 기능을 가지는 ODR 및/또는 DBR과 같은 비도전성을 구조물과 결합되어 이용될 수도 있다.
(4) 제1 전기적 통로가 접합층을 거쳐 제2 반도체층에 전기적으로 연결되어 있고, 제2 전기적 통로가 전기적 연결을 거쳐 제1 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.
(5) 전기적 연결과 연결되도록 복수의 반도체층이 제거되어 노출되며, 제1 반도체층과 전기적으로 연결되는 제2 도전층을 구비하는 것을 특징으로 하는 반도체 발광소자. 제2 도전층은 제1 반도체층에 전기를 제공하도록 기능하는 한편, 접합층의 구성의 일부로서 사용될 수 있다.
(6) 복수의 반도체층으로부터 지지 기판 측으로 투사해서 보았을 때, 복수의 반도체층 전체를 접합층이 커버하는 것을 특징으로 하는 반도체 발광소자.
(7) 접합층을 기준으로 지지 기판의 반대 측에 노출되도록 구비되며, 전기적 연결과 연동하여 반도체 발광소자의 프로빙에 이용되는 전기 접촉부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(8) 반도체 발광소자의 제조 방법에 있어서, 성장 기판에 순차로 적층되며, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공을 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수의 반도체층을 준비하는 단계; 복수의 반도체층으로 전자 및 정공 중 하나를 공급하는 제1 전기적 통로(electrical pass)와, 복수의 반도체층으로 전자 및 정공 중 나머지 하나를 공급하는 제2 전기적 통로를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지는 지지 기판(Supporting substrate)을 준비하는 단계; 성장 기판 반대 측의 복수의 반도체층 측과 지지 기판의 제1 면 측을 접합하는 단계; 이 접합 단계에서, 접합되는 영역에 접합층이 형성되며, 제1 전기적 통로가 접합층을 거쳐 복수의 반도체층에 전기적으로 연결됨; 성장 기판을 제거하는 단계; 제2 전기적 통로가 노출되도록 접합층을 제거하는 단계; 그리고, 제2 전기적 통로를 전자와 정공 중 나머지 하나를 공급하도록 복수의 반도체층과 전기적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(9) 접합층 제거 단계에서, 복수의 반도체층을 제거하는 과정을 구비하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(10) 접합층 제거 단계에서, 개별 칩 제조를 위해 복수의 반도체층을 분리(isolation) 과정과, 제2 전기적 통로의 노출을 위해 접합층을 제거하는 과정을 구비하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(11) 복수의 반도체층에는 제1 반도체층 및 제2 반도체층 중 하나와 전기적으로 연결된 도전층이 구비되어 있으며, 전기적 연결 단계에 앞서, 도전층이 노출되도록 복수의 반도체층을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(12) 도전층은 제2 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자의 제조 방법. 도전층은 제1 도전층이거나 제2 도전층일 수 있다.
(13) 도전층은 제1 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(14) 전기적 연결 단계에서, 제2 전기적 통로는 성장 기판이 제거된 복수의 반도체층 측으로 이어지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(15) 접합 단계에 앞서, 복수의 반도체층의 일부가 제거되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(16) 접합 단계에서, 제1 전기적 통로 및 제2 전기적 통로 모두가 접합층에 접합되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(17) 접합 단계에서, 접합층은 지지 기판의 제1 면 전체에 걸쳐 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(18) 접합층을 통해 전자 및 정공 중의 나머지 하나를 복수의 반도체층으로 공급하는 추가의 와이어;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(19) 추가의 와이어와 접합층 사이에 위치하는 패드 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(20) 제1 전기적 통로가 접합층을 거쳐 제1 반도체층에 전기적으로 연결되어 있고, 와이어가 전기적 연결을 거쳐 제2 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.
(21) 와이어가 전기적 연결을 거쳐 제1 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자 및 이의 제조 방법에 의하면, 박막플립 칩(TFFC) 형태의 반도체 발광소자를 구현할 수 있게 된다.
또한 본 개시에 따른 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 웨이퍼 레벨에서 박막 플립 칩 형태의 반도체 발광소자를 구현할 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 성장 기판의 제거 공정 및 제거 이후의 공정에서 복수의 반도체층의 깨짐이 없어 생산성을 높일 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 전극의 정렬을 쉽게 할 수 있는 레이퍼 레벨 박막 플립 칩 형태의 반도체 발광소자를 구현할 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 와이어를 이용하여, 쉽게 단일 또는 복수의 반도체 발광소자를 연결할 수 있게 된다.
30: 제1 반도체층 40: 활성층 50: 제2 반도체층

Claims (1)

  1. 반도체 발광소자에 있어서,
    성장 기판을 이용하여 순차로 성장되며, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수의 반도체층;으로서, 제1 반도체층 측에 성장 기판 제거 면(Growth substrate-removed surface)을 구비하는 복수의 반도체층;
    제1 면과 제1 면에 대향하는 제2 면을 가지는 지지 기판(Supporting substrate);
    복수의 반도체층의 제2 반도체층 측과 지지 기판의 제1 면 측을 접합시키는 접합층(Bonded layer);
    제1 면에 형성되며, 복수의 반도체층 쪽으로 개방되어 있는 접합층 제거 면(Bonded layer-removed surface);
    복수의 반도체층으로 전자 및 정공 중 하나를 공급하도록 복수의 반도체층으로부터 접합층 제거면 위로 이어지는 전기적 연결(Electrical connection); 그리고,
    전기적 연결을 외부와 연결시키는 와이어;를 포함하는 것을 특징으로 하는 반도체 발광소자.
KR1020200148563A 2020-11-09 2020-11-09 반도체 발광소자 KR20200129079A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200148563A KR20200129079A (ko) 2020-11-09 2020-11-09 반도체 발광소자
KR1020210142480A KR20210131954A (ko) 2020-11-09 2021-10-25 반도체 발광소자에 전원을 공급하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200148563A KR20200129079A (ko) 2020-11-09 2020-11-09 반도체 발광소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190113546A Division KR20190109348A (ko) 2019-09-16 2019-09-16 반도체 발광소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210142480A Division KR20210131954A (ko) 2020-11-09 2021-10-25 반도체 발광소자에 전원을 공급하는 방법

Publications (1)

Publication Number Publication Date
KR20200129079A true KR20200129079A (ko) 2020-11-17

Family

ID=73642523

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200148563A KR20200129079A (ko) 2020-11-09 2020-11-09 반도체 발광소자
KR1020210142480A KR20210131954A (ko) 2020-11-09 2021-10-25 반도체 발광소자에 전원을 공급하는 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210142480A KR20210131954A (ko) 2020-11-09 2021-10-25 반도체 발광소자에 전원을 공급하는 방법

Country Status (1)

Country Link
KR (2) KR20200129079A (ko)

Also Published As

Publication number Publication date
KR20210131954A (ko) 2021-11-03

Similar Documents

Publication Publication Date Title
US8384118B2 (en) LED assembly having maximum metal support for laser lift-off of growth substrate
US10896995B2 (en) Solid state lighting devices with accessible electrodes and methods of manufacturing
US9362446B2 (en) Semiconductor light-emitting device
US20100320491A1 (en) Semiconductor light emitting device and method of fabricating the same
TW201826576A (zh) 發光二極體(led)結構及形成覆晶led結構之方法
US10263140B2 (en) Semiconductor light-emitting device and method for manufacturing the same
KR101303150B1 (ko) 반도체 발광소자 및 이의 제조 방법
JP3752339B2 (ja) 半導体発光素子
KR20200129079A (ko) 반도체 발광소자
KR20190109348A (ko) 반도체 발광소자
KR20190050746A (ko) 반도체 발광소자
KR20140013688A (ko) 반도체 발광소자 및 이의 제조 방법
KR101928328B1 (ko) 반도체 발광소자
KR102338185B1 (ko) 반도체 발광소자를 제조하는 방법
KR20150029423A (ko) 반도체 발광소자
US12002904B2 (en) Light-emitting element with cushion part
KR20140013690A (ko) 반도체 발광소자
KR20140031641A (ko) 반도체 발광소자
KR20150099700A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
WITB Written withdrawal of application