JP2006066863A - 半導体発光素子と保護素子との複合半導体装置 - Google Patents

Abstract

【課題】、発光素子と保護素子との複合半導体装置の小型化を図ることが困難であった。
【解決手段】 複合半導体装置はシリコン半導体基板（１）と発光素子用の主半導体領域（２）と第１の電極（３）と第２の電極（４）とを有する。シリコン半導体基板（１）は保護素子形成領域（７）を有する。第１の電極（３）はボンディングパッド部分（２０）を有する。平面的に見て、保護素子形成領域（７）はボンディングパッド部分（２０）の内側に配置されている。第１の電極（３）のボンディングパッド部分（２０）及び第２の電極（４）は発光素子と保護素子との両方の電極として機能する。
【選択図】 図１

Description

本発明は半導体発光素子とこれを保護するための保護素子との複合半導体装置に関する。

近年、半導体発光素子として、窒化物半導体材料を使用した発光素子が注目されている。この発光素子によれば、36５nm〜550nm程度の範囲内の波長の光を発光させることができる。

ところで、この種の窒化物半導体材料を使用した発光素子は、静電破壊耐量が比較的小さく、例えば100Vよりも高いサージ電圧が印加されると、破壊に到ることがある。静電保護の為、発光素子と共にダイオードやコンデンサ等の保護素子を同−パッケージ内に搭載することが考えられるが、部品点数が増大する。この問題を解決すために、単一の半導体基板内に発光素子と保護素子を集積化することが特許文献1及び特許文献２において提案されている。即ち、特許文献1には、サファイア基板上に発光素子と保護用ダイオードとを設け、保護用ダイオードを発光素子に並列接続することが開示きれている。また、特許文献２には、サファイア基板上に形成された発光素子の上に保護用コンデンサを配置し、保護用コンデンサを発光素子に並列接続することが開示きれている。

しかし、特許文献1及び２に記載の半導体発光装置では、保護素子を構成する領域が非発光領域となるため、半導体素子に占める有効発光面積が小さくなる。換言すれば、所望の発光強度を有する半導体発光装置を得るためには、素子の平面サイズが大きくなる。
また、発光素子と保護素子とを電気的に接続するための配線導体が必要であり、素子横造が複雑になる。
特開平10−200159号公報 特開平10−135519号公報

本発明が解決しようとする課題は、保護素子を伴なった半導体発光装置の小型化を図ることが困難なことである。

上記課題を解決するための本発明は、
一方の主面と他方の主面と有し且つ導電性を有している基板と、
光取り出し可能な第１の主面と前記第１の主面に対向し且つ前記基板の前記一方の主面に電気的及び機械的に結合されている第２の主面とを有し且つ半導体発光素子を構成するための複数の半導体層を含んでいる主半導体領域と、
前記主半導体領域の前記第１の主面に接触し且つ前記主半導体領域から放射された光を取り出すことができるように形成されている第１の部分と前記第1の部分に接続され且つパッド電極機能を有している第２の部分とを備えている第１の電極と、
前記基板に接続された第２の電極と、
前記第１の電極の前記第２の部分と前記基板の他方の主面との間に配置され且つ前記第１の電極と前記第２の電極との間に電気的に接続されている保護素子と
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置に係わるものである。
本発明における光は前記主半導体領域から放射する光を意味する。また、前記パッド電極とはワイヤ等の導体を接続するための電極を意味する。

なお、前記基板は半導体基板又は導電性を有する基板であることが望ましく、シリコン基板であることが最も望ましい。
また、前記保護素子は、ショットキーバリアダイオード、１つの ｐｎ接合を含むダイオード、２つのｐｎ接合を含む３層ダイオード、コンデンサ、及びバリスタから選択された１つ又は複数から成ることが望ましい。前記保護素子は、例えば、個別素子、半導体基板、厚膜誘電体、厚膜半導体、厚膜コンデンサ、厚膜導体、薄膜誘電体、薄膜半導体、薄膜コンデンサ、及び薄膜導体から選択された１つ又は複数で形成することができる。
また、前記保護素子を前記基板の内部に設けるか、又は前記第１の電極の前記第２の部分と前記基板の一方の主面との間に配置することが望ましい。
また、前記主半導体領域は、前記主半導体領域の前記第１の主面から前記第２の主面に至る孔を有し、前記第１の電極の前記第2の部分の少なくとも一部が前記孔の中に配置されていることが望ましい。また、前記主半導体領域の前記孔の中に保護素子の一部又は全部を配置することができる。
また、前記第１の電極の前記第１の部分は前記主半導体領域の第１の主面に接続された光透過性を有する導電膜であることが望ましい。
また、前記第１の電極の前記第１の部分を、前記主半導体領域の第１の主面の一部に接続された導体、例えば前記第１の電極のパッド電極機能を有する前記第２の部分の外周側の下部、とすることができる。
また、前記第１の電極の前記第１の部分を、前記主半導体領域の第１の主面の一部に接続された帯状導体とすることができる。また、前記第１の電極の前記第１の部分を光取り出し可能な種々のパターンにすることができる。
また、前記主半導体領域の前記孔の壁面と前記第１の電極との間に絶縁膜が配置されていることが望ましい。
また、前記主半導体領域の第１の主面に対して垂直な方向から見て、前記保護素子の面積の７０〜１００％が第１の電極の前記第２の部分の内側に配置されていることが望ましい。
また、前記半導体基板はシリコン又はシリコン化合物から成り、前記主半導体領域は複数の３−５族化合物半導体層から成ることが望ましい。

本発明は次の効果を有する。
（１） 保護素子の少なくとも一部が、平面的に見て、即ち基板の一方の主面に対して垂直な方向から見て、第１の電極のパッド電極機能を有している第２の部分の下に配置されている。従って、半導体発光素子の光取り出し面積の低減を抑制して保護素子を形成することができ、半導体発光素子と保護素子との複合半導体装置の小型化を図ることができる。
（２） 第１の電極のパッド電極機能を有している第２の部分は半導体発光素子の外部接続部分として機能する他に共に、半導体発光素子と保護素子との相互接続部分としても機能するので、半導体発光素子の一方の端と保護素子の一方の端との相互接続が容易に達成される。従って、半導体発光素子と保護素子との複合半導体装置の構成が単純化され、小型化及び低コスト化が達成せれる。
（３）導電性を有している基板が使用されているので、基板によって半導体発光素子の他方の端と保護素子の他方の端との相互接続が容易に達成される。従って、半導体発光素子と保護素子との複合半導体装置の構成が単純化され、小型化及び低コスト化が達成せれる。

次に、図１〜図１７を参照して本発明の実施形態を説明する。

図１に示す本発明の実施例1に従う発光素子としての発光ダイオードと保護素子としてのショットキーバリヤダイオードとの複合半導体装置は、半導体基板１と、発光素子を構成するための主半導体領域２と、第１の電極３と、第２の電極４とを備えている。半導体基板１の外側領域８と主半導体領域２と第１の電極３と第２の電極４とから成る部分を発光素子部又は発光素子と呼び、且つ半導体基板１の保護素子形成領域７とショットキー接触金属層１８とから成る部分を保護素子部又は保護素子と呼ぶことができる。

半導体基板１は導電型決定用不純物としてボロン等の3族元素を含むｐ型単結晶シリコン基板から成り、一方の主面５と他方の主面６とを有し且つほぼ中央に保護素子形成領域７を有している。半導体基板１の主半導体領域２側の一方の主面５は、ミラー指数で示す結晶の面方位において（111）ジャスト面である。半導体基板１のp型不純物濃度は、例えば5×10¹⁸〜5×10¹⁹ cm^-3程度あり、抵抗率は0，0001Ω・ｃm〜0．01Ω・ｃm程度である。従って、半導体基板１は導電性基板であり、発光素子及び保護素子の電流通路として機能する。即ち、半導体基板１の中央の保護素子形成領域７はショットキーバリアダイオードの本体部としても機能すると共にこの電流通路として機能し、また半導体基板１の保護素子形成領域７を囲む外側領域８は発光素子の電流通路として機能する。更に、半導体基板１は、主半導体領域２のエピタキシャル成長のための基板としての機能、及び発光素子を構成するための主半導体領域２と第１の電極３との支持体としての機能を有する。半導体基板１の好ましい厚みは比較的厚い200〜500μmである。なお、図1及び図3から明らかなように半導体基板１の一方の主面５の外周部分に段差が形成され且つ中央に凹部９が形成されているが、半導体基板１の一方の主面５の全部を平坦にすることができる。また、半導体基板１の導電型をｎ型にすることができる。また、半導体基板１の外側領域８の不純物濃度を保護素子形成領域７よりも高くし、これにより、外側領域８の抵抗率を保護素子形成領域７よりも低くし、発光素子の動作時の外側領域８における電圧降下を低減することができる。

発光素子の主要部を構成するための主半導体領域２は、シリコン半導体基板１と異種の３−５族化合物半導体から成る複数の層を有し、シリコン半導体基板１の上に周知の気相成長法によって形成されている。更に詳細には、主半導体領域２は、ダブルヘテロ接合発光ダイオードを構成するためにｎ型バッファ層１０とｎ型半導体層１１と活性層１２とｐ型半導体層１３とを順次に有している。なお、ｎ型半導体層１１をｎ型クラッド層と呼び、ｐ型半導体層１３をｐ型クラッド層と呼ぶことがある。発光ダイオードは原理的にｎ型半導体層１１とｐ型半導体層１３のみで構成できる。従って、主半導体領域２からｎ型バッファ層１０と活性層１２とのいずれか一方又は両方を省くことができる。また、必要に応じて周知の電流拡散層又はオーミックコンタクト層等を主半導体領域２に付加することができる。主半導体領域２の第１の主面１４及び第２の主面１５は半導体基板１に平行に延びている。主半導体領域２の第１の主面１４は活性層１２で発生した光を外部に取り出す面としての機能を有する。主半導体領域２の第２の主面１５は半導体基板１に電気的及び機械的に結合されている。

図1では図示を簡単にするためにｎ型バッファ層１０が１つの層で示されているが、実際には複数の第1の層と複数の第２の層とから成り、第1の層と第２の層とが交互に配置されている。なお、ｎ型バッファ層１０の最も下に第1の層が配置される。
ｎ型バッファ層１０の第1の層は、Ａｌ（アルミニウム）を含む窒化物半導体であることが望ましく、例えば、
化学式 Ａｌ_xＭ_yＧａ_1-x-yＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記ｘ及びｙは、 ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される材料に不純物を添加したものから成る。即ち、第１の層は、例えばＡｌＮ（窒化アルミニウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、ＡｌＢＮ（窒化ボロン アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム インジウム ボロン アルミニウム）から選択された材料から成る。アルミニウムを含む第１の層の格子定数及び熱膨張係数は第２の層よりもシリコン半導体基板１に近い。
第２の層は、バッファ層１０の緩衝機能を更に高めるためのものであって、Ａｌを含まないか又はＡｌの割合が第１の層のＡｌの割合よりも小さいｎ型窒化物半導体から成る。この条件を満足させることができる第２の層は、例えば、
化学式 Ａｌ_aＭ_bＧａ_1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ＜１、
０≦ｂ＜１、
ａ＋ｂ≦１、
ａ＜ｘ
を満足させる数値、
で示される材料にｎ型不純物を添加したものから成る。即ち、第２の層は、例えばＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、ＡｌＢＮ（窒化ボロン アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム インジウム ボロン アルミニウム）から選択された材料から成る。第２の層におけるＡｌ（アルミニウム）の増大により発生する恐れのあるクラックを防ぐためにＡｌの割合を示すａの値を０≦ａ＜０．２、即ち０又は０よりも大きく且つ０．２よりも小さくすることが望ましい。
第１の層の好ましい厚みは、0.5ｎｍ〜５ｎｍである。第１の層の厚みが0.5ｎｍ未満の場合には上面に形成される主半導体領域２の平坦性が良好に保てなくなる。第１の層の厚みが５ｎｍを超えると、量子力学的トンネル効果が得られなくなる。第２の層の好ましい厚みは、0.5ｎｍ〜２００ｎｍである。第２の層の厚みが0.5ｎｍ未満の場合には上面に形成されるｎ型半導体層１１と活性層１２とｐ型半導体層１３の平坦性が良好に保てなくなる。第２の層の厚みが２００ｎｍを超えると、バッファ層１０にクラックが発生する恐れがある。
この実施例ではｐ型のシリコン半導体基板１に対してｎ型のバッファ層１０が接触しているが、シリコン半導体基板１とバッファ層１０とはヘテロ接合であり且つ両者間に合金化領域（図示せず）が生じているので、順方向バイアス電圧が両者に印加された時のシリコン半導体基板１とバッファ層１０との接合部における電圧降下は小さい。なお、ｐ型シリコン半導体基板１の代わりｎ型シリコン半導体基板を使用し、ｎ型シリコン半導体基板の上にｎ型のバッファ層１０を形成することも勿論可能である。また、バッファ層１０を多層構造にしないで、１つの層で形成することも勿論可能である。

バッファ層１０の上に配置されたｎ型半導体層１１は、
化学式 Ａｌ_aＭ_bＧａ_1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
ａ＜ｘ
を満足させる数値、
で示される窒化物半導体から成ることが望ましく、GaN等のｎ型窒化ガリウム系化合物半導体から成ることが更に望ましい。

ｎ型半導体層１１の上に配置された活性層１２は、
化学式 Ａｌ_xＩｎ_yＧａ_1-x-yＮ、
ここでｘ及びｙは０≦ｘ＜１、
０≦ｙ＜１、を満足する数値、
で示される窒化物半導体から成ることが望ましい。なお、図１では活性層１２が１つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、活性層１２を１つの層で構成することもできる。また、この実施例では活性層１２に導電型決定不純物がドーピングされていないが、ｐ型又はｎ型不純物をドーピングすることができる。

活性層１２の上に配置されたｐ型半導体層１３は、
化学式 Ａｌ_xＩｎ_yＧａ_1-x-yＮ、
ここでｘ及びｙは０≦ｘ＜１、
０≦ｙ＜１、を満足する数値、
で示される窒化物半導体にｐ型不純物をドーピングしたものから成ることが望ましい。この実施例では、ｐ型半導体層１３が厚さ５００ｎｍのｐ型ＧａＮで形成されている。

主半導体領域２は、第１の主面１４から第２の主面１５に貫通する孔１６をそのほぼ中央に有している。この孔１６はシリコン半導体基板１の凹部９に連続している。孔１６及び凹部９は、凹部９を形成する前のシリコン半導体基板１の上に主半導体領域２をエピタキシャル成長させた後にエッチングによって形成される。このため、シリコン半導体基板１と主半導体領域２との間に生じた合金化層は除去され、シリコン半導体基板１の凹部９の表面にシリコンが露出する。また、孔１６及び凹部９の壁面は主半導体領域２の第１の主面１４から第２の主面１５に向って先細になるように傾斜している。なお、シリコン半導体基板１の凹部９は保護素子形成領域７に設けられている。また、孔１６及び凹部９の壁面を覆うように絶縁膜１７が形成されている。

第1の電極３は、第１の部分としての光透過性導電膜１９と、第２の部分としてのボンディングパッド部分２０とから成る。ボンディングパッド部分２０は光透過性導電膜１９に接続されていると共にショットキー接触金属層１８にも接続されている。従って、第２の部分としてのボンディングパッド部分２０は外部接続機能の他に光透過性導電膜１９と金属層１８との相互接続機能を有する。
第1の電極３の第２の部分としてのボンディングパッド部分２０の外周下部を光透過性導電膜１９を介さないで主半導体領域２の第１の主面１４にオーミック接触させ、光透過性導電膜１９を省くこともできる。このようにボンディングパッド部分２０を主半導体領域２の第１の主面１４にオーミック接触させる場合には、光透過性導電膜１９を省いても主半導体領域２に第1の電極３から電流を流すことができる。光透過性導電膜１９が省かれる場合には、ボンディングパッド部分２０の外周下部が第1の電極３の第１の部分として機能する。光透過性導電膜１９は主半導体領域２の全領域に電流を均一に流すために有効である。しかし、光透過性導電膜１９の光透過率を１００％にすくことは困難又は不可能であり、光透過性導電膜１９で光の吸収が生じる。また、光透過性導電膜１９を設けると、必然的に半導体発光素子がコスト高になる。従って、発光効率及びコストを勘案して光透過性導電膜１９を設けるか否かを決定する。
第1の電極３の第１の部分としての光透過性導電膜１９は発光素子接続部分として機能し、主半導体領域２の第１の主面１４即ちｐ型半導体層１３の表面のほぼ全部に配置され、ここにオーミック接触している。従って、既に説明したように光透過性導電膜１９は主半導体領域２に電流を均一に流すために寄与し、且つ主半導体領域２から放射された光の取り出しを可能にする。光透過性導電膜１９は厚さ１００ｎｍ程度のＩＴＯ即ち酸化インジュムと酸化錫との混合物からなる。なお、光透過性導電膜１９をＮｉ、Ｐｔ、Ｐｄ，Ｒｈ，Ｒｕ，Ｏｓ，Ｉｒ，Ａｕから選択された1種の金属膜、又はこれらから選択された２種の合金膜によっても形成できる。
ショットキー電極として機能する金属層１８は例えばＴｉ、Pt、Cr、Al、Sm、ＰｔSi、Pd₂Ｓi等から成り、絶縁膜１７の孔１７ａを介してシリコン半導体基板１の凹部９の表面にショットキー接触している。保護素子としてのショットキーダイオードは半導体基板１の保護素子形成領域７と金属層１８とによって形成されている。
第1の電極３の第２の部分としてのボンディングパッド部分２０は主半導体領域２の表面積よりも小さい表面積を有するように形成され且つ破線で示すＡｌ又はＡｕ等から成る外部接続用ワイヤ２１を結合することができる金属からなり、光透過性導電膜１９に接続されていると共に金属層１８にも接続されている。即ち、ボンディングパッド部分２０は、光透過性導電膜１９の上面及び主半導体領域２の傾斜側面を覆うように形成された光透過性及び絶縁性を有する保護膜２２の孔２３を介して光透過性導電膜１９に接続され、且つ主半導体領域２の孔１６の中に配置されたショットキー電極として機能する金属層１８に接続されている。ボンディングパッド部分２０は、平面的に見て、即ち半導体基板１の一方の主面に対して垂直な方向から見て、保護素子形成領域７の少なくとも一部を覆い且つ主半導体領域２の少なくとも一部を覆わないように配置され且つ第1の部分としての光透過性導電膜１９とショットキー電極としての金属層１８とを電気的に接続するように形成されている。図１の実施例では、ボンディングパッド部分２０が主半導体領域２の孔１６の外側部分の上にも配置されている。なお、主半導体領域２の孔１６の壁面と第１の電極３とは絶縁膜１７で電気的に分離されている。ボンディングパッド部分２０の上面は外部接続用ワイヤ２１を結合できる面積を有し、且つ外部接続用ワイヤ２１の接続を容易にするために保護膜２２よりも上に突出している。
ボンディングパッド部分２０は外部接続用ワイヤ２１のボンディングに耐えることができる厚み（例えば１００ｎｍ〜１００μｍ）を有する。従って、ボンディングパッド部分２０を光が透過することはできない。もし、光がわずかに透過するようにボンディングパッド部分２０を形成しても、ボンディングパッド部分２０に外部接続用ワイヤ２１等が結合されると、ボンディングパッド部分２０を介して光を取り出すことは不可能又は困難になる。
この実施例では図2から明らかなようにボンディングパッド部分２０の平面形状は円形であるが、これを４角形又は多角形等の別の形状にすることができる。また、半導体基板１の平面形状を円形等に変形することができる。
図１において、主半導体領域２の側面とボンディングパッド部分２０との間を絶縁するために主半導体領域２の孔１６の中に設けられた絶縁膜１７は孔１６の外の保護膜２２と同時に形成することができる。
保護素子形成領域７は、平面的に見て、即ち主半導体領域２の第１の主面１４又はシリコン半導体基板１の一方の主面５に対して垂直な方向から見て、ボンディングパッド部分２０の内側に配置されている。保護素子形成領域７が平面的に見てボンディングパッド部分２０の外側にはみ出ても保護素子の機能が低下することはない。しかし、平面的に見て保護素子形成領域７の面積が大きくなると、必然的に主半導体領域２の面積が小さくなる。このため、平面的に見て保護素子形成領域７の表面面積の７０〜１００％、より望ましくは全部がボンディングパッド部分２０の内側に配置される。

第2の電極４は金属層からなり、半導体基板１の他方の主面６の全面に形成されている。即ち、第2の電極４は半導体基板１の保護素子形成領域７及び外周側領域８の両方の下面にオーミック接触している。なお、第2の電極４を図1で点線で示すように半導体基板１の一方の主面５の外周側に配置することもできる。

第１の電極３のボンディングパッド部分２０は発光素子の外部接続電極としての機能の他にショットキーバリアダイオードの金属層８を発光素子に接続する機能を有する。第２の電極４は発光素子とショットキーバリアダイオードと両方の電極として機能する。従って、図1に示す複合半導体装置は、図4に示す発光素子としての発光ダイオード３１と保護素子としてのショットキーバリアダイオード３２との逆並列接続回路として機能する。ショットキーバリアダイオード３２は、発光ダイオード３１に所定値以上の逆方向の過電圧（例えばサージ電圧）が印加された時に導通する。これにより、発光ダイオード３１の電圧はショットキーバリアダイオード３２の順方向電圧に制限され、発光ダイオード３１が静電気等に基づく逆方向の過電圧から保護される。ショットキーバリアダイオード３２の順方向の導通開始電圧は発光ダイオード３１の許容最大逆方向電圧以下に設定される。即ち、ショットキーバリアダイオード３２の順方向の導通開始電圧は、発光ダイオード３１が破壊される恐れのある電圧よりも低い値に設定される。なお、ショットキーバリアダイオード３２の順方向の導通開始電圧は、正常時に発光ダイオード３１に印加される逆方向の電圧よりも高く且つ発光ダイオード３１が破壊される恐れのある電圧よりも低いことが望ましい。

本実施例１は次の効果を有する。
（１） 保護素子形成領域７が平面的に見てボンディングパッド部分２０の下に配置されている。従って、発光素子の光取り出し面積の低減を抑制して保護素子を形成することができ、保護素子内蔵の発光素子の小型化を図ることができる。
（２） ボンディングパッド部分２０及び第２の電極４は発光ダイオード３１とショットキーバリアダイオード３２との相互接続部分として機能していると共に外部接続導体として機能しているので、複合半導体装置の構成が単純化され、小型化及び低コスト化を達成できる。
（３）保護素子形成領域７が半導体基板１内に設けられているので、保護素子としてのショットキーバリアダイオード３２を容易かつ低コストに得ることができる。

次に、図５に示す実施例２に係わる複合半導体装置を説明する。但し、図５及び後述する図６〜図１７において、図１〜図４と実質的に同一の部分、及び図５〜図１７において相互に同一の部分には同一の符号を付してその説明を省略する。

図５の複合半導体装置は、シリコン半導体基板１の保護素子形成領域７にｐｎ接合ダイオードを構成するためのｎ型半導体領域40を形成し且つ図１の金属層１８を省き、この他は図１と実質的に同一に形成したものである。
即ち、図５の複合半導体装置の保護素子は半導体基板１に形成された１つの ｐｎ接合を含む保護ダイオードから成る。この保護ダイオードは、第１導電型半導体領域としてのｐ型半導体基板１と、このｐ型半導体基板１の保護素子形成領域７の中に島状に形成され且つ半導体基板１の一方の主面５に露出する表面を有している第２導電型半導体領域としてのｎ型半導体領域40とから成る。ｎ型半導体領域40はｐ型シリコン半導体基板１にｎ型不純物を拡散することによって形成されており、ｐ型シリコン半導体基板１との間にｐｎ接合を形成している。ｎ型半導体領域40は保護素子形成領域７の表面の凹部９に露出するように配置されている。ボンディングパッド部分２０の先端部分１８ａはｎ型半導体領域40にオーミック接触している。なお、オーミック接触を良くするための金属層をボンディングパッド部分２０とｎ型半導体領域40との間に配置するこができる。ｎ型半導体領域40は、平面的に見て、即ち主半導体領域２の一方の主面１４又はシリコン半導体基板１の一方の主面５に対して垂直な方向から見て、ボンディングパッド部２０の内側に配置されている。

第１の電極３は発光素子及びｐｎ接合ダイオードの一方の電極として機能し、第２の電極４は発光素子及びｐｎ接合ダイオードの他方の電極として機能する。従って、図５に示す複合半導体装置は、図６に示す発光素子としての発光ダイオード３１と保護素子としてのｐｎ接合ダイオード３２ａとの逆並列接続回路を第１の電極３と第２の電極４との間に接続した回路と等価な機能を有する。ｐｎ接合ダイオード３２ａは整流ダイオード又は定電圧ダイオードに構成される。ｐｎ接合ダイオード３２ａは発光ダイオード３１に所定値以上の逆方向の過電圧が印加された時に導通する。これにより、発光ダイオード３１に印加される電圧はｐｎ接合ダイオード３２ａの順方向電圧に制限される。従って、ｐｎ接合ダイオード３２ａによって発光ダイオード３１を静電気等に基づくサージ電圧等の逆方向の過電圧から保護することができる。ｐｎ接合ダイオード３２ａの順方向の導通開始電圧は発光ダイオード３１の許容最大逆方向電圧以下に設定される。なお、ｐｎ接合ダイオード３２ａの順方向の導通開始電圧は正常時に発光ダイオード３１に対して逆方向に印加される電圧よりも高く且つ発光ダイオード３１が破壊される恐れのある電圧よりも低いことが望ましい。
ｐｎ接合ダイオード３２ａがツェナーダイオード等の定電圧ダイオードに構成されている場合には、定電圧ダイオードから成るｐｎ接合ダイオード３２ａの逆方向降伏電圧が発光ダイオード３１の正常動作範囲の順方向電圧と許容最大順方向電圧との間に設定される。これにより、定電圧ダイオード成るｐｎ接合ダイオード３２ａはサージ電圧等の順方向の過電圧から発光ダイオード３１を保護する。定電圧ダイオードの順方向の導通開始電圧は正常時に発光ダイオード３１に対して逆方向に印加される電圧よりも高く且つ発光ダイオード３１が破壊される恐れのある電圧よりも低いことが望ましい。
上述から明らかなように、図５の実施例２によれば、サージ電圧等の過電圧から保護された発光素子を提供することができ、図１の実施例１と同様な効果を得ることができる。
なお、図５において、半導体基板１の外側領域８の一部の不純物濃度を保護素子形成領域７よりも高くし、これにより、外側領域８の一部の抵抗率を保護素子形成領域７よりも低くし、発光素子の動作時の外側領域８における電圧降下を低減するように変形することができる。

図７に示す実施例３に係わる複合半導体装置は、図１のｐ型シリコン半導体基板１の代わりにｎ型シリコン半導体基板１ａを使用し、このｎ型シリコン半導体基板１ａの保護素子形成領域７にｎｐｎ３層ダイオード、即ち一般にダイアック（ＤＩＡＣ）と呼ばれている双方向性ダイオードを形成するためのｎ型半導体領域40とｐ型半導体領域４１とを形成し且つ図１の金属層１８を省き、この他は図１と実質的に同一に形成したものである。即ち、図７に示す実施例３に係わる複合半導体装置における保護素子は半導体基板１ａの保護素子形成領域７に形成されたｎｐｎ３層ダイオードから成る。この３層ダイオードは、第１導電型を有する第１の半導体領域としてのｎ型シリコン半導体基板１ａと、ｎ型シリコン半導体基板１ａの中に島状に形成され且つ半導体基板１ａの一方の主面５に露出する表面を有し且つ第２導電型を有している第２の半導体領域としてのｐ型半導体領域４１と、ｐ型半導体領域４１の中に島状に形成され且つ半導体基板１ａの一方の主面５に露出する表面を有し且つ第１導電型を有している第３の半導体領域としてのｎ型半導体領域40とから成る。

図７のｎ型半導体領域40は図５のｎ型半導体領域40よりも少し小さく形成されている。ｐ型半導体領域4１はｎ型半導体領域40をこの表面を除いて囲むように配置されている。ｐ型半導体領域4１はｎ型シリコン半導体基板１ａにｐ型不純物を拡散することによって形成されており、ｎ型シリコン半導体基板１ａとの間にｐｎ接合を形成している。ｎ型半導体領域4０はｐ型半導体領域4１にｎ型不純物を拡散することによって形成されており、ｐ型半導体領域4１との間にｐｎ接合を形成している。ｎ型半導体領域40は保護素子形成領域７の表面の凹部９に露出するように配置されている。第１の電極３のボンディングパッド部分２０の先端部分１８ａはｎ型半導体領域40にオーミック接触している。なお、オーミック接触を良くするための金属層をボンディングパッド部分２０とｎ型半導体領域40との間に配置するこができる。ｐ型半導体領域4１は、平面的に見て、即ち主半導体領域２の一方の主面１４又はシリコン半導体基板１の一方の主面５に対して垂直な方向から見て、ボンディングパッド部分２０の内側に配置されている。

図７の第１の電極３は発光素子及びｎｐｎ３層ダイオードの一方の電極として機能し、第２の電極４は発光素子及びｎｐｎ３層ダイオードの他方の電極として機能する。従って、図７に示す複合半導体装置は図８に示す発光素子としての発光ダイオード３１と保護素子としてのｎｐｎ３層ダイオード３２ｂとの並列接続回路を第１の電極３と第２の電極４との間に接続した回路と等価な機能を有する。ｎｐｎ３層ダイオード３２ｂは図８に示すように逆方向ダイオードＤ１と順逆方向ダイオードＤ２との直列回路と等価である。なお、ｎｐｎ３層ダイオード３２ｂは逆方向ダイオードＤ１と順逆方向ダイオードＤ２との逆並列回路で示されることもある。ｎｐｎ３層ダイオード３２ｂの順方向及び逆方向の降伏電圧は発光ダイオード３１の正常動作範囲の電圧と許容最大電圧との間であることが望ましい。これにより、許容最大電圧よりも高いサージ電圧等の過電圧から発光ダイオード３１を保護することができる。
従って、図７の実施例２に係わる複合半導体装置は図１の実施例１と同様な効果を有する。

図９に示す実施例４の複合半導体装置は、図１の保護素子としてのショットキーバリアダイオードの代わりにコンデンサを設け、この他は図１と同一に形成したものである。

図９の主半導体領域２の孔１６の中に厚膜コンデンサを形成するための誘電体層５０が配置されている。誘電体層５０は絶縁膜１７を形成するSiO₂の比誘電率よりも大きい比誘電率、例えば１２００〜２０００、を有する誘電体磁器材料からなる。この誘電体磁器材料は２族の金属と４族の金属の酸化物である例えばBaTiO₃（チタン酸バリウム）又はSrTiO₃（チタン酸ストロンチウム）等の主成分と、３族又は５族又はこれらの両方から成る副成分（添加成分）とから成る。３族の金属酸化物は，例えばＮｄ₂Ｏ₃，Ｌａ₂Ｏ₃，Ｄａ₂Ｏ₃，Ｓｍ₂Ｏ₃，Ｐｒ₂Ｏ₃，Ｇｄ₂Ｏ₃，Ｈｏ₂Ｏ₃から選択された１つ又は複数であり、５族の金属酸化物，例えばＮｂ₂Ｏ₅，Ｔａ₂Ｏ₅から選択された１つ又は複数である。誘電体層５０は有機バインダを伴った誘電体磁器材料のペーストを選択的に塗布して焼成する方法、又は誘電体磁器材料の生シート（グリーンシート）を張り付けて焼成する方法等で形成される。誘電体層５０の一方の主面はシリコン基板１に接触し、他方の主面は第１の電極３の第２の部分としてのボンディングパッド部分２０に接触している。従って、シリコン基板１と誘電体層５０と第１の電極３のボンディングパッド部分２０とによってコンデンサが形成されている。

図９の複合半導体装置は図１０の等価回路から明らかなように、主半導体領域２に基づく発光素子としての発光ダイオード３１とここに並列接続された保護素子としてのコンデンサ３２cとから成る。誘電体層５０に基づくコンデンサ３２cは発光ダイオード３１の正常動作範囲の電圧よりも高いサージ電圧等の過電圧から発光素子３１を保護する。

図９の実施例４の複合半導体装置においても、保護用コンデンサ３２ｃを構成するための誘電体層５０は第１の電極３のボンディングパッド部分２０と導電性シリコン基板１の一方の表面との間に配置され且つ平面的に見てボンディングパッド部分２０の内側に配置されされているので、主半導体領域２の第１の主面１４の有効光取り出し面積の低減無しに保護素子を配置することができる。また、誘電体層５０は主半導体領域２の孔１６の中に配置されているので、複合半導体装置の厚みの増大を抑制することができる。従って、実施例４によっても実施例１と同様に小型化、低コスト化の効果を得ることができる。

なお、図９において、鎖線５１で示すように誘電体層５０の一方の主面にコンデンサ電極を設けることができる。また、誘電体層５０の他方に主面に鎖線５２で示すように、コンデンサ電極を設けることができる。また、誘電体層５０の代りに、チップ状コンデンサ素子を第１の電極３のボンディングパッド部分２０とシリコン基板１の一方の主面５との間に配置することができる。

図１１に示す実施例５の複合半導体装置は、図１のショットキー接合用金属層１８、又は図９の誘電体層５０の代わりに保護素子としてチップ状のバリスタ素子６０を配置し、この他は図１又は図９と同一に形成したものである。バリスタ素子６０は半導体磁器層６１とこの一方の主面に配置された一方の電極６２とこの他方の主面に配置された他方の電極６３とから成る。半導体磁器層６１は、BaTiO₃、SrTiO₃、ZnO等から成る主成分にＮｂ₂Ｏ₅，Ｐｒ₆Ｏ₁₁等の周知の副成分を添加した半導体磁器材料から成る。図１１では第１の電極３のボンディングパッド部分２０と一方の電極６２との間の絶縁を確保するために、これらの間に絶縁物６４が配置されている。バリスタ素子６０の一方の電極６２はシリコン基板１の一方の主面５に形成されたオーミック電極６５に対して図示が省略された周知の導電性接合材で結合され、他方の電極６３はボンディングパッド部分２０に接続されている。このバリスタ素子６０は例えば１０V程度のバリスタ電圧を有する。

図１１の複合半導体装置は、図１２の等価回路から明らかなように主半導体領域２に基づく発光素子としての発光ダイオード３１とここに並列接続された保護素子としてのバリスタ３２ｄとから成る。図１１のバリスタ素子６０に対応する図１２のバリスタ３２ｄは図８の３層ダイオードと同様に双方向ダイオードとしての機能を有する。バリスタ３２ｄのバリスタ電圧即ち導通開始電圧は、発光ダイオード３１の順方向及び逆方向の正常動作範囲の電圧と許容最大電圧との間であることが望ましい。これにより、許容最大電圧よりも高いサージ電圧等の過電圧から発光素子３１を保護することができる。
なお、半導体磁器層６１は誘電体層としても機能するので、等価的に図１２で点線で示すコンデンサ３２ｃ’が発光素子３１に並列に接続され、このコンデンサ３２ｃ’も過電圧保護し、サージ破壊耐量を向上させるために寄与する。

図１１の実施例５の複合半導体装置においても保護素子を形成するバリスタ素子６０が第１の電極３のボンディングパッド部分２０とシリコン基板１の一方の主面５との間に配置されているので、実施例１と同様に小型化及び低コスト化の効果を得ることができる。

図１１のチップ状バリスタ素子６０の代りに、電圧非直線特性を有する抵抗体層即ちバリスタ特性を有する半導体磁器層を第１の電極３のボンディングパッド部分２０とシリコン基板１の一方の主面５との間に配置することができる。このバリスタ特性を有する半導体磁器層は、バリスタ特性を有する半導体磁器材料のペーストを図９の誘電体層５０の形成時と同様に塗布し、焼成することによって形成することができる。この半導体磁器層の一方の主面は第１の電極３のボンディングパッド部分２０に接触させ、この他方の主面はシリコン基板１の一方の主面５に接触させる。

図１３に示す実施例６の複合半導体装置は、図１の金属層１８の代わりに薄膜半導体即ちｎ型半導体薄膜４０aを設け、この他は図１と同一に形成したものである。
第２導電型半導体領域としてのｎ型半導体薄膜４０aは、ｐ型半導体基板１とボンディングパッド部分２０との間に配置されている。このｎ型半導体薄膜４０aは、蒸着、又はCVD（Chemical Vapor Deposition）、又はスパッタ、又は印刷（塗布）等の周知の方法で形成され、例えば１nm〜１μｍ程度の厚みを有する。

ｎ型半導体薄膜４０aの材料として、例えば、アモルファス（非晶質）シリコン、一般にITOと呼ばれている酸化インジウム（In₂O₃）と酸化錫（SnO₂）との混合物、ZnO, SnO₂, In₂O₃、ZnS、ZnSe、ZnSb₂O₆、CdO、CdIn₂O4、MgIn₂O₄、ZnGa₂O₄、CdGa₂O₄、Ga₂O₃、GaInO₃、CdSnO₄、InGaMgO₄、InGaZnO₄、Zn₂In₂O₅、AgSbO₃、Cd₂Sb₂O₇、Cd₂GeO₄、AgInO₂、CdS及び CdSeから選択されたものを使用することができる。

図１３の複合半導体装置のｎ型半導体薄膜４０aは図５のｎ型半導体領域４０と同様に機能し、ｐ型半導体基板１との間にｐｎ接合を形成する。従って、半導体基板１の中央の保護素子形成領域７とｎ型半導体薄膜４０aとによって図６の過電圧保護素子としてのｐｎ接合ダイオード３２aと同様な機能を有するダイオードが形成され、実施例６によっても実施例１及び２と同様な効果を得ることができる。

図１４の実施例７の複合半導体装置は、図１の金属層１８の代わりに、第１導電型半導体領域としてのｐ型半導体薄膜４１aと第２導電型半導体領域としてのｎ型半導体薄膜４０aとを設け、この他は図１と同一に構成したものである。別の観点から見ると、この図１４の複合半導体装置は、図１３のｎ型半導体薄膜４０aとｐ型半導体基板１との間にｐ型半導体薄膜４１aを追加したものに相当する。なお、ｐ型半導体薄膜４１aをｐ型薄膜半導体と呼ぶこともできる。

p型半導体薄膜４１aは、周知の蒸着、又はCVD、又はスパッタ、又は印刷（塗布）法によって形成され、例えば１ｎｍ〜１μｍ程度の厚さを有する。このｐ型半導体薄膜４１aの材料としてｐ型アモルファスシリコン、NiO、Cu₂O、FeO、CuAlO₂、CuGaO₂、及びSrCu₂O₂から選択されたものを使用することができる。

ｎ型半導体薄膜４０aとｐ型半導体薄膜４１aとの間にｐｎ接合が形成され、且つｐ型半導体薄膜４１aはｐ型半導体基板１にオーミック接触し、ｎ型半導体薄膜４０aはボンディングパッド部分２０にオーミック接触している。従って、図１４のｎ型半導体薄膜４０aとp型半導体薄膜４１aとから成る薄膜ダイオードは図６のpn接合ダイオード３２aと同一機能を有する過電圧保護素子を提供する。この実施例７によっても図５の実施例２と同様な効果を得ることができる。

図１５に示す実施例８の複合半導体装置は、図１のｐ型半導体基板１を図７と同様にｎ型（第１導電型）半導体基板１aに置き換え、図１の金属層１８の代わりに、第１の半導体領域としてのｎ型の第１の半導体薄膜７１と第２の半導体領域としてのｐ型（第１導電型）の第２の半導体薄膜７２と第３の半導体領域としてのｎ型の第３の半導体薄膜７３とを設け、この他は、図１と同一に構成したものに相当する。

図１５のｎ型の第１の半導体薄膜７１はｎ型半導体基板７aにオーミック接触し、図１３のｎ型半導体薄膜４０aと同様な材料を使用して同様な方法で形成されている。ｎ型の第１の半導体薄膜７１の上に配置されたｐ型の第２の半導体薄膜７２は図１４のｐ型半導体薄膜４１aと同一の材料を使用して同一の方法で形成される。ｐ型の第２の半導体薄膜７２の上に配置されたｎ型の第３の半導体薄膜７３は図１３のｎ型半導体薄膜４０aと同様な材料から成り、且つボンディングパッド部分２０にオーミック接触している。

第１の半導体薄膜７１と第２の半導体薄膜７２と第３の半導体薄膜７３とから成る薄膜３層ダイオードは、図８の保護素子としてのnpn３層ダイオード３２bと同一の機能を有する。従って、この実施例８によっても図８の実施例３と同様な効果を得ることができる。

図１６に示す実施例９の複合半導体装置は、図７のｎ型半導体領域４０の代わりに、ｎ型半導体基板１aの上に第１導電型半導体領域としてのｎ型半導体薄膜４０aを設け、この他は図７と同一に構成したものに相当する。図１６のｎ型半導体薄膜４０aは、図１３において同一符号で示すものと同一の材料を使用して同一方法で形成される。このｎ型半導体薄膜４０aはｐ型半導体領域４１との間にｐｎ接合を形成し、またボンディングパッド部分２０にオーミック接触している。従って、ｎ型半導体基板１aとp型半導体領域４１とｎ型半導体薄膜４０aとによって図８のｎpn３層ダイオード３２bと同一の機能を得ることができる。この実施例９によっても図８の実施例３と同様な効果を得ることができる。

図１７に一部が示されている実施例１０に係わる複合半導体装置は、図１又は図５又は図７又は図９又は図１１又は図１３〜図１６のいずれかの光透過性導電膜１９の代わりに帯状導体１９ａを有する第１の電極３’を設け、この他は図１又は図５又は図７又は図９又は図１１又は図１３〜図１６と同一に形成したものである。図１３の第１の電極３’の第１の部分としての帯状導体１９ａは、第２の部分としてのボンディングパッド部２０に接続され、且つ格子状又は網目状又はストライプ上等のパターンを有して主半導体領域２の一方の主面１４即ちｐ型半導体層１３の表面上に配置され、ここにオーミック接触している。即ち、複数の孔１９ｂを伴った帯状導体１９ａはボンディングパッド部２０よりも薄く形成され且つボンディングパッド部２０の外周に配置され且つ主半導体領域２の一方の主面１４にほぼ均一に分布している。主半導体領域２で発生した光は主半導体領域２の一方の主面１４の帯状導体１９ａが形成されていない部分即ち孔１９ｂから外部に取り出される。なお、第1の電極３’の第１の部分としての帯状導体１９ａの形状を主半導体領域２から放射された光を取り出すことができる任意の形状に変形することができる。
ボンディングパッド部分２０は帯状導体１９ａのほぼ中央に配置されているので、ボンディングパッド部分２０を通る電流は帯状導体１９ａを介して主半導体領域２の外周側に分散される。従って、帯状導体１９ａは光透過性導電膜１９と同様な機能を有する。
図１７において、第1の電極３’の第２の部分としてのボンディングパッド部分２０の外周下部が主半導体領域２の第１の主面１４にオーミック接触している。このため、帯状導体１９ａを省いても主半導体領域２に第1の電極３’から電流を流すことができる。帯状導体１９ａが省かれた場合には、ボンディングパッド部分２０の外周部又は外周下部が第1の電極３’の第１の部分として機能し、前記外周下部よりも内側の中央部分、又は前記外周下部の上の部分と中央部分が第２の部分として機能する。帯状導体１９ａを省くと、主半導体領域２の全領域に電流を均一に流すことが困難になる。しかし、帯状導体１９ａによる光取り出しの妨害が無くなり、光取り出し効率が向上し、且つ帯状導体１９ａの製造工程が不用になる分だけ半導体発光素子のコストが低減される。従って、帯状導体１９ａを設けるか否かは発光効率及びコストを勘案して決定する。
上述から明らかなように、図１７の実施例１０に係わる第1の電極３’の構造を図１又は図５又は図７又は図９又は図１１又は図１３〜図１６のいずれかの実施例の複合半導体装置に適用した場合においても、図１又は図５又は図７又は図９又は図１１又は図１３〜図１６のいずれかの実施例と同様な効果を得ることができる。

本発明は上述の実施例に限定されるものではなく、例えば次の変形が可能なものである。
（１） 図５及び図７及び図９及び図１１及び図１３〜図１７の実施例においても、第２の電極４を半導体基板１又は１ａの一方の主面５に配置することができる。
（２） シリコン半導体基板１又は１ａを単結晶シリコン以外の多結晶シリコン又はＳｉＣ等のシリコン化合物、又は３−５族化合物半導体とすることができる。また、図９及び図１１及び図１４及び図１５の実施例においては、シリコン半導体基板１を金属基板とすることができる。
（３） シリコン半導体基板１又は１ａ及び主半導体領域２の各層及び保護素子の各層又は各膜の導電型を実施例と逆にすることができる。
（４）主半導体領域３に、周知の電流拡散用半導体層及びコンタクト用半導体層を設けることができる。
（５）図１、図５、図７に示す半導体基板１又は１ａの中の保護素子と図９、図１１、図１４及び図１５の半導体基板１の上の保護素子との両方を１つの複合半導体装置に設けることができる。
（６）図１１の保護素子としての磁器バリスタ素子６０の代わりにシリコンバリスタ素子、定電圧ダイオード、整流ダイオード、３層ダイオード等のチップ状保護素子を配置することができる。また、半導体薄膜４０ａ、４１ａ、７１，７２，７３を半導体厚膜に変形することができる。
（７）ボンディングパッド部分２０にワイヤ２１以外の棒状又は板状等の別の導体部材を接続することができる。
（８）半導体基板１又は１ａの上に主半導体領域２を気相成長させる代わりに、半導体基板１又は１ａ又は金属基板に主半導体領域２を熱圧着等で貼り合わせることができる。
（９）主半導体領域２から基板１又は１ａ側に放射された光を主半導体領域２の第１の主面１４側に反射させる光反射を設けることができる。

本発明は、半導体発光素子と保護素子との複合半導体装置に利用可能である。

本発明の実施例１に従う複合半導体装置を概略的に示す中央縦断面図である。 図１の複合半導体装置を縮小して示す平面図である。 図１の主半導体領域と半導体基板の一部とを示す断面図である。 図１の複合半導体装置の電気回路図である。 実施例２の複合半導体装置を概略的に示す中央縦断面図である 図５の複合半導体装置の電気回路図である。 実施例３の複合半導体装置を概略的に示す中央縦断面図である 図７の複合半導体装置の電気回路図である。 実施例４の複合半導体装置を概略的に示す中央縦断面図である 図９の複合半導体装置の電気回路図である。 実施例５の複合半導体装置を概略的に示す中央縦断面図である 図１１の複合半導体装置の電気回路図である。 実施例６の複合半導体装置を概略的に示す中央縦断面図である 実施例７の複合半導体装置を概略的に示す中央縦断面図である。 実施例８の複合半導体装置を概略的に示す中央縦断面図である 実施例９の複合半導体装置を概略的に示す中央縦断面図である 実施例１０の複合半導体装置の一部を概略的に示す断面図である

符号の説明

１， １ａ シリコン半導体基板
２ 主半導体領域
３、３’ 第１の電極
４ 第２の電極
７ 保護素子形成領域
２０ ボンディングパッド部分

Claims (22)

1. 一方の主面と他方の主面と有し且つ導電性を有している基板と、
   光取り出し可能な第１の主面と前記第１の主面に対向し且つ前記基板の前記一方の主面に電気的及び機械的に結合されている第２の主面とを有し且つ半導体発光素子を構成するための複数の半導体層を含んでいる主半導体領域と、
   前記主半導体領域の前記第１の主面に接触し且つ前記主半導体領域から放射された光を取り出すことができるように形成されている第１の部分と前記第1の部分に接続され且つパッド電極機能を有している第２の部分とを備えている第１の電極と、
   前記基板に接続された第２の電極と、
   前記第１の電極の前記第２の部分と前記基板の他方の主面との間に配置され且つ前記第１の電極と前記第２の電極との間に電気的に接続されている保護素子と
   を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置。
2. 前記基板は半導体基板であり、
   前記保護素子は、前記半導体基板に設けられたショットキーバリアダイオード形成領域と、前記ショットキーバリアダイオード形成領域にショットキー接触し且つ前記第１の電極に接続され且つ前記第１の電極の前記第２の部分と前記基板の一方の主面との間に配置されている金属層とから成ることを特徴とする請求項１記載の半導体発光素子と保護素子との複合半導体装置。
3. 前記基板は半導体基板であり、
   前記保護素子は前記半導体基板に形成された１つの ｐｎ接合を含むダイオードであり、
   前記ダイオードは第１導電型半導体領域と、前記第１導電型半導体領域の中に島状に形成され且つ前記半導体基板の前記一方の主面に露出する表面を有している第２導電型半導体領域とから成り、
   前記第２導電型半導体領域の少なくとも一部が前記第１の電極の前記第２の部分と前記半導体基板の前記他方の主面との間に配置され、
   前記第１の電極の前記第２の部分は前記第２導電型半導体領域にオーミック接触していることを特徴とする請求項１記載の半導体発光素子と保護素子との複合半導体装置。
4. 前記基板は半導体基板であり、
   前記保護素子は前記半導体基板に形成された２つのｐｎ接合を含む３層ダイオードであり、
   前記３層ダイオードは、第１導電型を有する第１の半導体領域と、前記第１の半導体領域の中に島状に形成され且つ前記半導体基板の前記一方の主面に露出する表面を有し且つ第２導電型を有している第２の半導体領域と、前記第２の半導体領域の中に島状に形成され且つ前記半導体基板の前記一方の主面に露出する表面を有し且つ第１導電型を有している第３の半導体領域とから成り、
   前記第３の半導体領域の少なくとも一部が前記第１の電極の前記第２の部分と前記半導体基板の前記他方の主面との間に配置され、
   前記第１の電極の前記第２の部分は前記第３の半導体領域にオーミック接触していることを特徴とする請求項１記載の半導体発光素子と保護素子との複合半導体装置。
5. 前記保護素子は前記第１の電極の前記第２の部分と前記基板の一方の主面との間に配置されていることを特徴とする請求項１記載の半導体発光素子と保護素子との複合半導体装置。
6. 前記保護素子は前記基板の一方の主面上に配置されコンデンサ機能を有する誘電体層であり、前記誘電体層の一方の主面は前記基板に接触し、前記誘電体層の他方の主面は前記第１の電極の前記第２の部分に接触していることを特徴とする請求項５記載の半導体発光素子と保護素子との複合半導体装置。
7. 前記保護素子は、更に、前記誘電体層の一方の主面と他方の主面とのいずれか一方又は両方にコンデンサ電極を有することを特徴とする請求項６記載の半導体発光素子と保護素子との複合半導体装置。
8. 前記保護素子は前記半導体基板の一方の主面上に配置されバリスタ機能を有する半導体層であり、前記バリスタ機能を有する半導体層の一方の主面は前記基板に接触し、前記バリスタ機能を有する半導体層の他方の主面は前記第１の電極の前記第２の部分に接触していることを特徴とする請求項５記載の半導体発光素子と保護素子との複合半導体装置。
9. 前記保護素子は、更に、前記バリスタ機能を有する半導体層の一方の主面と他方の主面とのいずれか一方又は両方にバリスタ電極を有することを特徴とする請求項８記載の半導体発光素子と保護素子との複合半導体装置。
10. 前記保護素子はバリスタ機能とコンデンサ機能との両方を有する素子であることを特徴とする請求項５記載の半導体発光素子と保護素子との複合半導体装置。
11. 前記基板は第１導電型を有する半導体基板であり、
    前記保護素子は、前記半導体基板の一部と、前記半導体基板の前記一部の上に形成され且つ前記第１の導電型と反対の第２導電型を有する半導体領域とから成ることを特徴とする請求項１記載の複合半導体装置。
12. 前記基板は第１導電型を有する半導体基板であり、
    前記保護素子は、前記半導体基板の上に形成された第１導電型半導体領域と、この第１導電型半導体領域の上に形成され且つ前記第１の電極の前記第２の部分に接続された第２導電型半導体領域とから成ることを特徴とする請求項１記載の複合半導体装置。
13. 前記半導体基板は第１導電型の半導体基板であり、
    前記保護素子は、前記半導体基板の上に配置された第１導電型の第１の半導体領域と、前記第１の半導体領域の上に配置された第２導電型の第２の半導体領域と、前記第２の半導体領域と前記第１の電極の前記第２の部分との間に配置された第１導電型の第３の半導体領域とから成ることを特徴とする請求項１記載の複合半導体装置。
14. 前記基板は第１導電型半導体基板であり、
    前記保護素子は、前記半導体基板の前記一方の主面に露出するように前記半導体基板の一部に形成された第２導電型半導体領域と、前記半導体基板の前記一方の主面と前記第１の電極の第２の部分との間に配置され且つ前記第２導電型半導体領域にｐｎ接触している第１導電型半導体領域とから成ることを特徴とする請求項１記載の複合半導体装置。
15. 前記主半導体領域は、前記主半導体領域の前記第１の主面から前記第２の主面に至る孔を有し、前記第１の電極の前記第2の部分の少なくとも一部が前記孔の中に配置されていることを特徴とする請求項１乃至１４のいずれかに記載の発光素子と保護素子との複合半導体装置。
16. 前記主半導体領域は、前記主半導体領域の前記第１の主面から前記第２の主面に至る孔を有し、前記保護素子の少なくとも一部が前記孔の中に配置されていることを特徴とする請求項５記載の発光素子と保護素子との複合半導体装置。
17. 前記第１の電極の前記第１の部分は前記主半導体領域の前記第１の主面に接続された光透過性を有する導電膜であることを特徴とする請求項１乃至１６のいずれかに記載の発光素子と保護素子との複合半導体装置。
18. 前記第１の電極の前記第１の部分は前記主半導体領域の前記第１の主面の一部に接続されていることを特徴とする請求項１乃至１６のいずれかに記載の半導体発光素子と保護素子との複合半導体装置。
19. 前記第１の電極の前記第１の部分は前記主半導体領域の前記第１の主面の一部に接続された帯状導体であることを特徴とする請求項１乃至１６のいずれかに記載の半導体発光素子と保護素子との複合半導体装置。
20. 前記主半導体領域の前記孔の壁面と前記第１の電極との間に絶縁膜が配置されていることを特徴とする請求項１５記載の半導体発光素子と保護素子との複合半導体装置。
21. 前記主半導体領域の第１の主面に対して垂直な方向から見て、前記保護素子の面積の７０〜１００％が第１の電極の前記第２の部分の内側に配置されていることを特徴とする請求項１乃至２０のいずれかに記載の半導体発光素子と保護素子との複合半導体装置。
22. 前記半導体基板はシリコン又はシリコン化合物から成り、前記主半導体領域は複数の３−５族化合物半導体層から成ることを特徴とする請求項１乃至２１のいずれかに記載の半導体発光素子と保護素子との複合半導体装置。

Images