JP2014030051A - 集積電子構成要素を有する半導体発光装置 - Google Patents

Abstract

【課題】集積電子構成要素を含む半導体発光装置を提供する。
【解決手段】シリコンダイオード、抵抗体、コンデンサ、及び誘導子のような１つ又はそれよりも多くの回路要素が、半導体発光装置の半導体構造と装置を外部構造に接続するのに使用される接続層との間に配置される。一部の実施形態では、半導体構造に対するｎ接点１１４は、複数のバイアにわたって分散され、これは、１つ又はそれよりも多くの誘電体層１６０ａ、１６０ｂによってｐ接点１１２から隔離されている。回路要素は、接点−誘電体層−接続層のスタックに形成される。
【選択図】図６

Description

本発明は、集積電子構成要素を含む半導体発光装置に関する。

発光ダイオード（ＬＥＤ）、共振空洞型発光ダイオード（ＲＣＬＥＤ）、垂直空洞型レーザダイオード（ＶＣＳＥＬ）、及び端部放射型レーザが含まれる半導体発光装置は、現在利用することができる最も効率的な光源である。可視スペクトル全般で作動することができる高輝度発光装置の製造において現在関心ある材料システムとしては、ＩＩＩ−Ｖ族半導体、特に、ＩＩＩ族窒化物材料とも称されるガリウム、アルミニウム、インジウム、及び窒素の２元、３元、及び４元合金が挙げられる。典型的には、ＩＩＩ族窒化物発光装置は、様々の組成及びドーパント濃度の半導体層のスタックをサファイア、炭化珪素、ＩＩＩ族窒化物、又は他の適切な基板上に有機金属化学気相蒸着法（ＭＯＣＶＤ）、分子線エピタキシ（ＭＢＥ）、又は他のエピタキシ技術を用いてエピタキシャル成長させることによって製造される。スタックは、多くの場合、基板の上に形成された例えばＳｉでドープされた１つ又はそれよりも多くのｎ型層、１つ又は複数のｎ型層の上に形成された発光又は活性領域、及び活性領域の上に形成された例えばＭｇでドープされた１つ又はそれよりも多くのｐ型層を含む。導電性基板上に形成されたＩＩＩ族窒化物装置は、装置の両側上に形成されたｐ及びｎ接点を有することができる。多くの場合、ＩＩＩ族窒化物装置は、サファイアのような絶縁基板上に装置の同じ側に両方の接点を有して製造される。そのような装置は、光が、接点を通して（エピタキシアップ装置として公知）又は接点の反対側の装置表面を通して（フリップチップ装置として公知）のいずれかで抽出されるように装着される。

発光装置は、静電放電に対して敏感である。図１は、静電放電保護回路を含むシリコンダイオード素子上に取り付けられた従来技術のＩＩＩ族窒化物装置を示し、これは、米国特許第６，３３３，５２２号の図１３及び段落１９の２９−６４行に更に詳細に説明されている。ＧａＮのＬＥＤ素子１は、リードフレーム１３ａ及び１３ｂ上に、ｐ側及びｎ側電極を有するＳｉダイオード素子２をそれらの間に挿入してリードフレームに直接ではなく取り付けられる。主表面が上方に向き裏面が下方に向いたＳｉダイオード素子２は、反射ミラーを有するリードフレーム１３ａの先端を形成するダイパッド上に配置される。Ｓｉダイオード素子２は、Ａｇペースト１４を用いてダイパッドにダイ結合され、一方、その裏面上のｎ側電極９をリードフレーム１３ａのダイパッドに接触させる。ｐ側電極７、ｎ側電極８、及びｐ側電極の結合パッド部分１０は、Ｓｉダイオード素子２の上面に設けられる。サファイア基板の上面を下方に向かせ、ｐ側及びｎ側電極５及び６を下方に向かせたＧａＮのＬＥＤ素子１は、Ｓｉダイオード素子２の上方に位置決めされる。ＧａＮのＬＥＤ素子１のｐ側及びｎ側電極５及び６は、それぞれ、Ａｕ微小バンプ１２及び１１を通じてＳｉダイオード素子２のｎ側及びｐ側電極８及び７に電気的に接続される。ＧａＮのＬＥＤ素子１は、ＵＶ硬化型絶縁樹脂１６を用いてＳｉダイオード素子２に固定される。ＧａＮのＬＥＤ素子１とＳｉダイオード素子２の間の機械的接続は、ＵＶ硬化型絶縁樹脂１６の使用に代えて、微小バンプ１１及び１２の溶接によって達成することができる。Ｓｉダイオード素子２のｐ側電極の結合パッド部分１０は、Ａｕワイヤ１７を通じてリードフレーム１３ｂにワイヤ結合によって接続される。上方反射光のための反射器１５が、リードフレーム１３ａのダイパッドの側面に取り付けられ、それによってＧａＮのＬＥＤ素子１が取り囲まれる。リードフレーム１３ａ及び１３ｂの先端部分は、ＧａＮのＬＥＤ素子１及びＳｉダイオード素子２を装着して透明エポキシ樹脂１８を用いて全体的に成形され、ＬＥＤランプを構成する。

静電放電保護回路以外に他の回路要素を図１に示すシリコンダイオードに含めることができる。図１に示す装置に対する１つの欠点は、ＬＥＤ素子１が取り付けられた外部シリコン構造が、ＬＥＤ素子及びパッケージの設計の柔軟性を制限することである。また、外部シリコン構造は、ＬＥＤ素子１によって提供される光源の光源サイズを不要に増大する場合があり、潜在的に設計を複雑化し、図１に示されている装置と共に使用されるレンズのような光学器械のコストを増大する。

静電放電保護構造の代替設計は、米国特許第６，３３３，５２２号の図１７及び段落２３の１９−４２行に示されている。この図１７は、本明細書で図２として再現され、これは、サファイア基板３０の上面上に層の状態で順次積み重ねられたＧａＮバッファ層３１、ｎ型ＧａＮ層３２、ＩｎＧａＮ活性層３３、ｐ型ＡｌＧａＮ層３４、及びｐ型ＧａＮ層３４を含む二重ヘテロ構造を有するＧａＮのＬＥＤ素子１を示している。ｎ型ＧａＮ層３２の上面は、上面の大部分を占める上層部分とその残りの小さい部分を占める下層部分から成る階段状構成を有する。Ｔｉ／Ａｕ多層膜及びその上に積層されたＮｉ／Ａｕ多層膜で製造されたｎ側電極６は、ｎ型ＧａＮ層３２の下層部分の上面上に積み重ねの関係で形成される。上述のＩｎＧａＮ活性層３３、ｐ型ＡｌＧａＮ層３４、及びｐ型ＧａＮ層３５は、ｎ型ＧａＮ層３２の上層部分の上面上に層の状態で順次積み重ねられる。Ｎｉ及びＡｕで製造されたｐ側電極５は、電流拡散のための透明電極の介入なしにｐ型ＧａＮ層３２の上面上に直接配置される。米国特許第６，３３３，５２２号の段落１２の２２−４０行を参照されたい。

酸化珪素膜で製造された層間絶縁膜５１が、ＧａＮのＬＥＤ素子１上に形成される。シリコン薄膜には、ｐ型半導体領域５２及びｎ型半導体領域５３が形成される。シリコン薄膜は、液晶装置に関連するＴＦＴ形成技術を利用して容易に形成することができる。ダイオード素子５０には、ＧａＮのＬＥＤ素子１のｎ側電極６に接続され、同時にそのｐ型半導体領域５２に接続されるように層間絶縁膜５１に形成された貫通孔を満たすｐ側電極５４が設けられる。ダイオード素子５０にはまた、ＧａＮのＬＥＤ素子１のｐ側電極５に接続され、同時にそのｎ型半導体領域５３に接続されるように層間絶縁膜５１に形成された貫通孔を満たすｎ側電極５５が設けられる。ダイオード素子５０のｐ側及びｎ側電極５４及び５５は、ワイヤ結合によってリードフレームに接続される。この場合には、ＧａＮのＬＥＤ素子１で発生した光は、リードフレームによって反射されて上向きに放射される。しかし、ダイオード素子５０は、狭い限定された領域に形成することができるので、望ましい発光効率を容易に達成することができる。米国特許第６，３３３，５２２号の段落２３の１９−４２行を参照されたい。

米国特許第６，３３３，５２２号 米国特許第６，８２８，５９６号 米国特許出願出願番号第１０／９７７，２９４号 米国特許第６，２７４，９２４号

図２の装置における静電放電保護ダイオードの小さな寸法は、ＬＥＤ素子を静電放電から保護するその機能を制限している。

本発明の実施形態によれば、シリコンダイオード、抵抗体、コンデンサ、及び誘導子のような１つ又はそれよりも多くの回路要素は、半導体発光装置の半導体構造と装置を外部構造に接続するのに使用される接続層との間に配置される。一部の実施形態では、半導体構造に対するｎ接点は、複数のバイアにわたって分散され、これは、１つ又はそれよりも多くの誘電体層によってｐ接点から隔離されている。回路要素は、接点−誘電体層−接続層のスタックに形成される。

シリコンダイオード上に取り付けられた従来技術のＬＥＤ素子を示す図である。 集積したシリコンダイオードを含む従来技術のＬＥＤ素子を示す図である。 複数のバイアの上に分散したｎ接点を含む半導体発光装置の平面図である。 図示の軸線に沿った図３の装置の断面図である。 図示の軸線に沿った図３の装置の断面図である。 本発明の実施形態により半導体層と装置を外部構造に接続するのに使用される接続層との間に配置されたコンデンサ及び抵抗体を含む装置の一部の断面図である。 図６に示す装置の回路図である。 図６に示す抵抗体の平面図である。 コンデンサの断面図である。 本発明の実施形態により発光半導体層と装置を外部構造に接続するのに使用される接続層との間に配置された半導体ダイオードを含む装置の一部の断面図である。 図１０に示す装置の回路図である。 半導体発光装置のためのパッケージの分解組立図である。 半導体発光装置のための代替パッケージの断面図である。

単一の連続シートとして形成される代わりに複数のバイアの上に分散されたｎ接点を有するＩＩＩ族窒化物半導体発光装置は、「大面積及び小面積の半導体発光フリップチップ装置のための接触方式」という名称の米国特許第６，８２８，５９６号に説明されており、これは、本明細書に参照によって組み込まれている。図３は、そのような装置の平面図であり、図４及び図５は断面図である。図４及び図５に示すように、ｎ型領域とｐ型領域の間に配置された発光領域を含むエピタキシャル構造１１０が基板１０上に成長している。ｎ型領域に直接接続したｎ接点金属層１１４は、ｎ型層を露出させるようにエピタキシャル構造を通過してエッチングされた複数のバイアの上に分散されている。

所定のバイア内のｎ接点金属１１４は、水平及び垂直の相互接続部１１８によって他のバイア内のｎ接点金属と電気的に接続される。図３に示されている相互接続部１１８の幅は、例えば、約１０ミクロン程度である。図４及び図５に示されている相互接続部１１８の厚みは、例えば、約数ミクロン程度である。接続層１２２及び１２４は、発光装置とその上に発光装置が取り付けられたマウントとの間を電気接続の状態とし、同時に作動中の熱除去のための熱の経路を提供する。接続層１２２及び１２４は、半田層とすることができ、又は元素金属、金属合金、半導体−金属合金、熱的及び電気的伝導性ペースト又は合成物（例えば、エポキシ）、発光装置とサブマウントの間の異種金属間の共融接合（例えば、Ｐｄ−−Ｉｎ−−Ｐｄ）、金スタッドバンプ、又は半田バンプのようなサブマウントと装置の間のあらゆる他の種類の導電性接続とすることができる。接続層１２２は、装置のｐ接点の一部に接続し、接続層１２４は、バイア内に堆積したｎ接点金属１１４及び個別バイア内のｎ接点金属１１４を電気的に接続する相互接続部１１８の一部に接続する。

図３で分るように、ｎ接点１１４と相互接続部１１８は、装置を覆うグリッドを形成することができる。バイア内のｎ接点１１４は、ｎ型層に直接接触するのみであるが、相互接続部１１８は、バイアに電気的に接続し、従ってｎ型層に電気的に接続する。単一の大きいｎ接点を有する装置とは異なって、バイア内のｎ接点金属１１４と相互接続部１１８は、チップ上の特定の領域に局限されない。同様に、バイア内のｎ接点金属１１４と相互接続部１１８とによって形成されたグリッドは、９個のｐ接点区域のアレイを取り囲み、少なくともその一部は、マウントへのｐ接点として利用することができる。ｎ接点と同様に、ｐ接点区域は、チップ上の特定の領域に局限されない。従って、ｐ接点及びｎ接点は、チップ上の多くの場所から電気的にアクセス可能なので、接続層１２２及び１２４は、ｐ接点及びｎ接点の形状及び位置によって制限されない。

図４は、図３に示す軸線に沿った図３で示された装置の断面である。バイア内のｎ接点１１４金属は、誘電体層１１６によってｐ型層及びｐ金属接点１１２から隔離される。ｎ金属層は、次に、チップ全体の上に堆積され、バイア内のｎ接点１１４及び相互接続部１１８を形成するようにパターン化される。水平相互接続部１１８は、図４に示されている。次に、第２の誘電体層１２０が、チップの上に堆積される。第２の誘電体層１２０はパターン化され、接続層１２２の下側にある装置の左側の上のｐ金属領域１１２に整列した第１の組の開口部と、接続部１２４の下側にある装置の右側の上のバイア内のｎ接点金属１１４と相互接続部１１８とに整列した第２の組の開口部とが形成される。接続層１２２は、マウントへのｐ接点であるから、誘電体層１２０は、相互接続部１１８から接続層１２２を隔離する。接続層１２４は、マウントへのｎ接点であるから、誘電体層１２０は、接続層１２２の下側にある相互接続部及びバイアから除去され、それによって接続層１２４は、バイア内のｎ接点金属１１４及び相互接続部１１８と電気的に接触することができるようになっている。

図５は、図３に示す軸線に沿った図３で示された装置の断面である。接続層１２２は、ｐ金属１１２に接触し、従って、接続層１２２の直接下側の区域内では、相互接続部１１８を覆う部分を除き、全ての誘電体層１２０が除去される。接続層１２４は、ｎ接点及び相互接続部に接触し、従って、接続層１２２の下側の区域内では、誘電体層１２０は、相互接続部１１８の上面からのみ除去される。従って、ｐ金属層１１２は、誘電体層１２０によって接続層１２４から隔離される。接続層１２２及び１２４は、図３に示すように配置されなくてもよい。誘電体層１２０の適正なパターン化よる他の構成が可能である。
本発明の実施形態によれば、コンデンサ、抵抗体、誘導子、及びダイオードのような回路要素は、半導体発光装置において半導体層と、装置をマウント又は他の外部装置に接続するのに使用される接続層との間で装置と一体化することができる。図４及び図５に示されている接点金属を接続層から隔離する誘電体層１１６及び１２０は、回路要素の形成を容易にする。

図７は、本発明の実施形態により集積回路要素を含む装置の一例の回路図である。コンデンサ１６４及び抵抗体１６２は、発光ダイオード１１０を形成する半導体層と装置を外部構造に接続するのに使用される接続層との間に形成される。抵抗体１６２は、発光ダイオード１１０と直列に接続され、コンデンサ１６４は、並列に接続される。
図６は、図７に示す回路図に従った装置の一部分の断面図である。メサが、１つ又はそれよりも多くのｎ型層、１つ又はそれよりも多くの発光層、及び１つ又はそれよりも多くのｐ型層を含むエピタキシャル構造１１０内に形成される。メサは、ｎ接点１１４が形成されるｎ型層を露出させる。ｐ接点１１２は、エピタキシャル構造１１０の残りの表面上に形成される。図の右側で、ｐ接点１１２は、抵抗体１６２を通じて接続層１２２に接続され、抵抗体は、誘電体層１６０ａ及び１６０ｂによって装置内の他の金属層から隔離される。

抵抗体１６２の平面図が図８に示されている。薄い金属層１６２ａが、２つの絶縁セグメント１６２ｂ及び１６２ｃの間に形成される。抵抗体１６２の電気抵抗は、ワイヤ１６２ａの長さを調整して制御される。抵抗体１６２の一端１６２ｄは、ｐ接続層１２２に接続され、抵抗体１６２の他端１６２ｅは、ｐ接点１１２に接続される。
図６に戻れば、ｎ接点１１４は、図の左側でｎ接続層１２４に接続される。コンデンサ１６４は、ｐ接続層１２２及びｎ接点１１４に接続される。誘電体層１６０ｂ及び１６０ｃは、コンデンサ１６４の近くでｎ接点１１４及びｎ接続層１２４からｐ接続層１２２を絶縁する。

コンデンサ１６４の断面図が図９に示されている。金属層のスタックは、コンデンサの２つのプレート１６４ａ及び１６４ｃを形成する。プレートの各々は、櫛様の形状であり、プレート１６４ａの一部分がプレート１６４ｃの一部分に互いに噛み合うように配列される。２つの金属プレート１６４ａ及び１６４ｃは、絶縁体１６４ｂによって分離される。図９に示されているプレート１６４ｃの上端は、図６に示されているコンデンサ１６４の右側でｎ接点１１４に接続され、図９に示されているプレート１６４ｃの底部は、図６に示されているコンデンサ１６４の左側でｐ接続層１２２に接続される。コンデンサ１６４の電気容量は、プレート１６４ａ及び１６４ｃの重なり面積及びそれらの間の間隔を調整して制御される。

図１１は、本発明の実施形態により集積回路要素を含む装置の別の例の回路図である。静電放電（ＥＳＤ）保護ダイオード１７２は、発光ダイオード１１０を形成する半導体層と装置を外部構造に接続するのに使用される接続層との間に形成される。ダイオード１７２は、発光ダイオード１１０と逆平行の配置に接続される。ダイオード１７２は、発光ダイオード１１０の逆方向降伏をクランプする。
図１０は、図１１に示す回路図に従った装置の一部分の断面図である。図６におけるように、ｎ接点１１４は、エピタキシャル構造１１０内に形成されたメサ内のｎ型領域に接続される。ｐ接点１１２は、エピタキシャル構造１１０の残りの表面上に形成される。ＥＳＤ保護ダイオード１７２ａは、Ｐ接続層１２２とｎ接点１１４との間に配置される。ｐ型シリコン層１７２ａが、ｎ接点１１４に接触し、ｎ型シリコン層１７２ｃが、ｐ接続層１２２に接触し、ｉ型シリコン層１７２ｂが、ｐ型層１７２ａとｎ型層１７２ｃの間に配置される。代替的に、ＥＳＤ保護ダイオード１７２は、金属層の間に挟まれたｎ型又はｐ型シリコン層を含むショットキーダイオードとすることができる。ＥＳＤ保護ダイオード１７２のシリコン層は、例えば、プラズマ促進化学気相蒸着（ＰＥＣＶＤ）によって形成されたアモルファス層か、又はアモルファス層のＰＥＣＶＤの後のレーザパルス処理又は焼き鈍しによって形成された多結晶層とすることができる。ＰＥＣＶＤによって形成されたシリコン層は、エピタキシャル構造１１０並びにｐ接点１１２及びｎ接点１１４のような装置の他の部分に対する損傷を回避するのに十分低い温度で堆積させることができる。例えば、ＥＳＤ保護ダイオード１７２のシリコン層１７２ａ、１７２ｂ、及び１７２ｃは、２５０℃未満の温度で形成することができる。図１０では、明確にするために、シリコン層１７２ａは、ｎ金属１１４と直接接触する状態で示され、シリコン層１７２ｃは、接続部１２２と直接接触する状態で示されている。一部の実施形態では、１つ又はそれよりも多くの付加金属層をシリコン層１７２ａ及び１７２ｃと、それらが図１０において接続している金属層との間に配置することができる。これらの付加金属層は、例えば、シリコン層１７２ａ及び１７２ｃのうちの一方又は両方、又は保護金属層へのオーミック接点とすることができる。

図２に示すダイオード素子５０と異なり、図１０に示すＥＳＤ保護ダイオード１７２のｐｎ接合は、発光ダイオード１１０のｐｎ接合とほぼ平行である。図２でのダイオード素子５０のｐｎ接合の活性領域３３に対する垂直の向きは、活性領域３３から分流するダイオード素子５０の機能を制限する。これに対して、ＥＳＤ保護ダイオード１７２の接合面積は、ダイオード素子５０のそれよりも非常に大きく製造することができ、それは、ダイオード１７２によって提供されるＥＳＤ保護を改善する。それに加えて、図２のダイオード素子５０と異なり、図１０のＥＳＤ保護ダイオード１７２は、ＥＳＤ保護素子を収容するために発光領域の一部を除去することなく形成することができる。同じ面積の装置に対して図１０の発光領域は、図２の活性領域３３よりも大きいものとすることができ、図１０の装置からのより大きい発光量を潜在的にもたらす。また、ダイオード素子５０への成長基板３０を通過する透明経路が電極５と電極６の間に存在するので、図２の装置は、エピタキシャル構造を溶融して成長基板を除去するために成長基板とエピタキシャル構造とのインタフェースが成長基板を通過するレーザ光に被露出されるレーザ溶融法のような一部の成長基板除去技術に適合しない可能性が高い。成長基板除去に要するレーザ光への被曝は、ダイオード素子を損傷する可能性がある。これに対して、図１０の装置は、成長基板（図示せず）がエピタキシャル構造１１０の上面に位置することになる。通常不透明であるｎ接点１１４が、成長基板とＥＳＤ保護ダイオード１７２の間に配置されるので、ＥＳＤ保護ダイオード１７２は、成長基板を通して「見る」ことができない。従って、ＥＳＤ保護ダイオード１７２は、レーザ溶融法に必要なレーザ光からｎ接点１１４によって保護される。更に、そうでなければ半導体から出ることができる一部の光の吸収によって装置からの光抽出を低減する可能性があるダイオード素子５０と異なり、ＥＳＤ保護ダイオード１７２は、装置内の半導体層から出る光の経路を阻止しない。

図６及び図１０の各々では、内部にｎ接点１１４が形成される１つのみのバイアが示されているが、図６及び図１０の装置は、図３−図５に示すように複数のバイアを含むことができ、付加的な回路要素を図６及び図１０に示されているバイアの近く又は示されていない他のバイアの近くに形成することができ、かつ図６及び図１０の装置に示されている回路要素は、複数のバイアにわたって拡大適用することができることを理解すべきである。それに加えて、図６及び図１０の装置で示された回路要素は、特定の回路要素及び構成の例に過ぎず、限定であることは意味しない。例えば、図１０に示すＥＳＤ保護ダイオードは、図６に示されている金属及び絶縁性回路要素と組み合わせることができる。本発明の実施形態は、エピタキシャル層と接続層１２２及び１２４との間で装置内に含むことができるあらゆる回路要素を含む。図６及び図１０での装置は、成長基板（図示せず）が依然として付着したままのフリップチップとして、又は例えばレーザ溶融法、エッチング、又はいずれかの他の適切な技術によって成長基板が除去された薄膜装置として装置がマウントに取り付けられた時のような反転した向きで示されている。図６及び図１０に示す向きにおいて、ｐ接点１１２及び／又はｎ接点１１４は、エピタキシャル構造１１０の表面の外に光を導くために反射性とすることができる。

図１０は、マウント１８０の一部分を示し、これは、反射カップ、プリント基板、又はセラミック、半導体、又は金属基板のようなパッケージ要素のようなあらゆる構造とすることができる。エピタキシャル構造１１０は、接続層１２２及び１２４を通じてマウント１８０に接続される。成長基板がエピタキシャル構造１１０から除去されている実施形態では、装置は、マウント１８０にウェーハの規模で結合することができ、それによって装置のウェーハ全体がマウントのウェーハに結合され、次に、結合後に個別装置がダイスカットされる。代替的に、装置のウェーハは、個別の装置にダイスカットすることができ、次に、各装置がマウント１８０にダイの規模で結合され、この方法は、参照によって本明細書に組み込まれている「パッケージ統合薄膜ＬＥＤ」という名称の２００４年１０月２８日出願の米国特許出願出願番号第１０／９７７，２９４号により詳細に説明されている。

図１２は、米国特許第６，２７４，９２４号により詳細に説明されているようなパッケージ化発光装置の分解組立図である。放熱スラグ１００が、インサート成形リードフレーム内に置かれる。インサート成形リードフレームは、例えば、電気経路を提供する金属フレーム１０６を取り囲んで成形された充填プラスチック材料１０５である。スラグ１００は、光反射カップ１０２を含むことができる。先の実施形態で説明したいずれかの装置とすることができる発光装置ダイ１０４は、スラグ１００に直接に又は熱伝導サブマウント１０３を通じて間接的に装着される。光学レンズとすることができるカバー１００を付加することができる。

図１３は、代替のパッケージ化発光装置の断面図である。先の実施形態で説明したいずれかの装置とすることができる発光装置ダイ１０４が、例えば、セラミックとすることができるマウント１８７に装着される。接続層１２２及び１２４は、マウント１８７上の金属層１８５及び１８６にダイ１０４を接続する。マウントを通過する導電性バイア１８３及び１８４は、取り付けパッド１８１及び１８２を金属層１８５及び１８６に接続する。例えば、１つ又は複数の波長変換層、ブラッグ反射器のようなミラースタック、反射防止コーティング、及び／又は干渉フィルタのような１つ又はそれよりも多くの要素１９２をダイ１０４の上に配置することができる。図１３内のレンズのような形状とされた透明材料１９４で、ダイを覆うことができる。図１３に示す構造は、例えば、ＰＣ基板、メタルコアＰＣ基板、セラミック基板、又は直接結合銅基板のような別の構造に取り付けパッド１８１及び１８２によって接続することができる。

本発明を詳細に説明したが、当業者は、本発明の開示が与えられると本明細書に説明した革新的概念の精神から逸脱することなく本発明に対して修正を行うことができることを認めるであろう。例えば、上述の例は、ＩＩＩ族窒化物装置を説明しているが、他の実施形態では、装置は、リン又はヒ素を含むＩＩＩ−Ｖ族装置又はＩＩ−ＶＩ族装置のような他の材料システムから形成することができる。従って、本発明の範囲は、例示して説明した特定的な実施形態に限定されるようには意図していない。

１１０ エピタキシャル構造
１１２ ｐ接点
１１４ ｎ接点
１６２ 抵抗体

Claims (9)

1. ｎ型領域とｐ型領域の間に配置された発光領域を含み、ｐｎ接合を有する半導体構造と、
   前記ｎ型領域に電気的に接続した第１の接続層及び前記ｐ型領域に電気的に接続した第２の接続層と、
   前記ｐｎ接合と実質的に平行な接合を有して少なくとも１つのシリコン層を備えたダイオードを含み、前記半導体構造と前記第１の接続層及び前記第２の接続層のうちの少なくとも一方との間に配置された回路要素と、
   を含むことを特徴とする装置。
2. 前記ダイオード接合は、ｐｎ接合を含むことを特徴とする請求項１に記載の装置。
3. 前記ダイオード接合は、金属−半導体接合を含むことを特徴とする請求項１に記載の装置。
4. 前記ｎ型領域に直接接触する第１の接点と前記ｐ型領域に直接接触する第２の接点とを更に含み、
   前記回路要素は、前記第１及び第２の接点のうちの一方と前記第１及び第２の接続層のうちの一方との間に電気的に接続されている、
   ことを特徴とする請求項１に記載の装置。
5. 前記回路要素は、前記第１の接点に電気的に接続したｐ型シリコン層及び前記第２の接続層に電気的に接続したｎ型シリコン層を含むことを特徴とする請求項４に記載の装置。
6. 前記回路要素は、前記ｐ型シリコン層と前記ｎ型シリコン層の間に配置されたｉ型シリコン層を更に含むことを特徴とする請求項５に記載の装置。
7. 前記ダイオード接合は、前記ｐｎ接合に対して逆平行構成に接続されていることを特徴とする請求項１に記載の装置。
8. 前記回路要素は、第１の回路要素であり、
   誘電体層によって装置の別の部分から隔離された少なくとも１つの金属層を含み、前記半導体構造と前記第１の接続層及び前記第２の接続層のうちの少なくとも一方との間に配置された第２の回路要素、
   を更に含むことを特徴とする請求項１に記載の装置。
9. 前記発光領域の上に配置されたカバーを更に含むことを特徴とする請求項１に記載の装置。