JP2003332626A - 半導体発光装置 - Google Patents

半導体発光装置

Info

Publication number
JP2003332626A
JP2003332626A JP2002132678A JP2002132678A JP2003332626A JP 2003332626 A JP2003332626 A JP 2003332626A JP 2002132678 A JP2002132678 A JP 2002132678A JP 2002132678 A JP2002132678 A JP 2002132678A JP 2003332626 A JP2003332626 A JP 2003332626A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
emitting device
injection material
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002132678A
Other languages
English (en)
Inventor
Masami Nei
正美 根井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002132678A priority Critical patent/JP2003332626A/ja
Publication of JP2003332626A publication Critical patent/JP2003332626A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 静電気に対して強い、高耐圧の半導体発光装
置を提供する。 【解決手段】 セラミック等の高絶縁性の基板３の表面
に形成された正負の電極４，５と半導体発光素子１の正
負の電極１ａ，１ｂとをそれぞれ接続して構成された半
導体発光装置において、基板３として、その内部に貫通
孔７を形成し、その貫通孔７に所定の電気的特性を有す
る注入材８を注入したものを用いる。これにより正負の
電極４，５間が、注入材８を介して接続される。注入材
は、絶縁材料と導電性材料との混合物あるいは高誘電率
材料に導電性材料をコーティングした粒体の混合物とす
ることで、注入材８によるインピーダンスバイパス回路
が形成され、半導体発光素子１の電極間に蓄積しようと
する静電気の電荷が放電される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子、
特にＧａＮ系発光ダイオードを搭載した半導体発光装置
に関する。
【０００２】
【従来の技術】１９９３年にＧａＮ系高輝度青色発光ダ
イオードが開発され、量産化に至ったのは、発光ダイオ
ードやディスプレイの分野において画期的であった。こ
れにより、今まで困難であったフルカラーのＬＥＤディ
スプレイが実現できることになった。この高輝度青色発
光ダイオードは、ｎ型のＧａＮとｐ型のＧａＮをｐｎ接
合して得られるものである。
【０００３】
【発明が解決しようとする課題】このように、ＧａＮ系
の青色発光ダイオードや純緑の発光ダイオードについて
は非常に高輝度のものができたが、量子井戸構造を採用
していることにより層間の耐電圧が低くなるため、電極
間に高い電圧が掛かるとｐｎ接合が破壊し易いという欠
点がある。そのため、静電気に対して、厳重な注意を払
う必要がある。
【０００４】製造ラインなどでは、静電気対策のため、
作業者は帯電防止作業服、靴、アームバンドを着用し、
床や作業台は帯電防止マットを敷き詰めるなど、相当な
工夫をしている。
【０００５】このような静電気対策のため、フリップチ
ップ実装型の発光素子のサブマウントとしてツェナーダ
イオードを用い、所定以上の電圧が掛かると電極間を短
絡して発光素子には高電圧が掛からないようにしたもの
がある。
【０００６】しかしながら、サブマウントにツェナーダ
イオードを使用すると、どうしてもコストが高くなると
いう問題がある。
【０００７】そこで本発明は、静電気に対して強い、高
耐圧の半導体発光装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体発光装置
においては、高絶縁性の基板の表面に形成された正負の
電極と半導体発光素子の正負の電極とをそれぞれ接続し
て構成された半導体発光装置において、前記基板内部に
注入材注入部が形成され、その注入材注入部に所定の電
気的特性を有する注入材が注入され、前記正負の電極間
が、前記注入材を介して接続されている構成としたもの
である。
【０００９】この発明によれば、静電気に対して強い、
高耐圧の半導体発光装置が得られる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、高絶縁性の基板の表面に形成された正負の電極と半
導体発光素子の正負の電極とをそれぞれ接続して構成さ
れた半導体発光装置において、前記基板内部に注入材注
入部が形成され、その注入材注入部に所定の電気的特性
を有する注入材が注入され、前記正負の電極間が、前記
注入材を介して接続されている構成としたものであり、
半導体発光素子の正負の電極間のインピーダンスは注入
材により基板のインピーダンスよりも低くなるため、電
極間に静電気のような高電圧が掛かっても注入材のイン
ピーダンスにより電流がバイパスされ、半導体発光素子
が保護されるという作用を有する。
【００１１】請求項２に記載の発明は、注入材を、絶縁
材料と導電性材料との混合物としたものであり、正負の
電極間が所定の抵抗値を持つ抵抗要素で接続されるとい
う作用を有する。
【００１２】請求項３に記載の発明は、注入材を、高誘
電率材料に導電性材料をコーティングした粒体の混合物
としたものであり、正負の電極間が所定の容量値を持つ
容量要素で接続されるという作用を有する。
【００１３】請求項４に記載の発明は、注入材注入部
を、基板に形成された貫通孔としたものであり、加工が
容易で注入材の注入も簡単に行えるという作用を有す
る。
【００１４】以下、本発明の実施の形態について、図１
から図４を用いて説明する。
【００１５】（実施の形態１）図１は本発明の実施の形
態１に係るフリップチップ実装構造の半導体発光装置を
示すもので（ａ）は断面図、（ｂ）は全体斜視図であ
る。図１において、１はＧａＮ（窒化ガリウム）系の発
光素子、１ａおよび１ｂは発光素子１の第１電極および
第２電極、２はマイクロバンプ、３は反射率を向上させ
るために用いるセラミック製の基板、４および５は基板
３の表面側に形成されマイクロバンプ２を介して発光素
子１の第１電極１ａおよび第２電極１ｂが接続される第
１および第２の電極パターン、６は基板３の裏面側に形
成された第３の電極パターン、７は基板３に設けた貫通
孔、８は貫通孔７に注入された注入材である。
【００１６】第２の電極パターン５と裏面の第３の電極
パターン６とは、スルーホールメッキなどで短絡され
る。これにより、第１の電極パターン４と第２の電極パ
ターン５の間には、注入材８によるバイパス回路が並列
に形成されたことになる。
【００１７】このような構成の実施の形態１の半導体発
光装置では、第１の電極パターン４と第２の電極パター
ン５に電圧を加えると、マイクロバンプ２を介して第１
電極１ａと第２電極１ｂに電圧がかけられ、発光素子１
が発光する。
【００１８】この実施の形態１の半導体発光装置は、輸
送時や組立時に静電気が第１電極１ａと第２電極１ｂと
の間に蓄積される状態になっても、注入材８によるバイ
パス回路により静電気の電荷が放電されるので、静電気
により発光素子１が破壊することがない。
【００１９】本実施の形態１の特徴は、アルミナなどの
反射率の高い白いセラミック基板３を用い、この基板３
に貫通孔７を設ける。貫通孔７を作った後に、ここに注
入材８を入れる。注入材８というのは基本的には抵抗成
分で、高抵抗の材料とする。あるいは容量を持たせたい
場合には例えばコンデンサになるようなビーズ状の高誘
電体を貫通孔７に注入することができる。
【００２０】（実施の形態２）図２は貫通孔７に注入す
る注入材８として、絶縁材料と導電性材料の混合物であ
る抵抗材８Ａを注入した実施の形態２を示すものであ
る。図２（ａ）は貫通孔７の部分拡大図、（ｂ）はその
等価回路図である。
【００２１】この実施の形態２においては、図２（ｂ）
の等価回路に示すように、発光素子１に並列に抵抗材８
Ａによる抵抗Ｒが接続された状態になり、静電気が第１
の電極パターン４と第２の電極パターン５に蓄積する状
態となっても、電荷が抵抗Ｒを介して流れるので、電荷
の蓄積により発光素子１が破壊されることはない。
【００２２】ちなみに、基板３をセラミックとしたとき
の第１および第２の電極パターン４，５間に接続した抵
抗材８Ａの抵抗を数ＭΩ〜数十ＭΩとすることによっ
て、静電気に対する耐圧が向上できた。
【００２３】（実施の形態３）図３は貫通孔７に注入す
る注入材８として、高誘電率材料に導電性材料をコーテ
ィングしたような蓄電性材料８Ｂを注入した実施の形態
３を示すものである。図３（ａ）は貫通孔７の部分拡大
図、（ｂ）はその等価回路図である。
【００２４】蓄電性材料８Ｂは、例えば小さなビーズ状
の高誘電率の球の表面に導電性の層を形成したものを注
入材として貫通孔７に注入し、粒界拡散型のコンデンサ
という容量を形成する。
【００２５】この実施の形態３においては、図３（ｂ）
の等価回路に示すように、発光素子１に並列に蓄電性材
料８Ｂによる容量Ｃが接続された状態になり、静電気が
第１の電極パターン４と第２の電極パターン５に蓄積す
る状態となっても、電荷が容量Ｃの両端に蓄積され、サ
ージ波形を緩和するので、発光素子１が破壊されること
はない。
【００２６】ちなみに、基板３をセラミックとしたとき
の第１および第２の電極パターン４，５間の抵抗に接続
した蓄電性材料８Ｂによる容量を数ｐＦ〜数十μＦとす
ることによって、静電気に対する耐圧が向上できた。
【００２７】（実施の形態４）図４は本発明の実施の形
態４に係るワイヤボンディング実装構造の半導体発光装
置を示すもので（ａ）は断面図、（ｂ）は表側から見た
全体斜視図、（ｃ）は裏面側から見た全体斜視図であ
る。
【００２８】図４において、本実施の形態４の半導体発
光装置は、第１電極１１ａおよび第２電極１１ｂを設け
たＧａＮ（窒化ガリウム）系の発光素子１１、セラミッ
クまたはプリント基板からなる基板１２、この基板１２
に形成された第１および第２の電極パターン１３および
１４からなる。基板１２には貫通孔１５が形成され、こ
の貫通孔１５に高抵抗の注入材１６が充填されており、
この注入材１６により第１の電極パターン１３の裏面側
と第２の電極パターン１４の表側とが高抵抗によるバイ
パス回路で並列接続される。
【００２９】発光素子１１のチップは第２の電極パター
ン１４上に実装され、発光素子１１の第１電極１１ａと
第１の電極パターン１３とが金属ワイヤ１７でワイヤボ
ンディングされ、第２電極１１ｂと第２の電極パターン
１４とが金属ワイヤ１８でワイヤボンディングされてい
る。
【００３０】このような構成の実施の形態４の半導体発
光装置では、第１の電極パターン１３と第２の電極パタ
ーン１４に電圧を加えると、金属ワイヤ１７，１８を介
して第１電極１１ａと第２電極１１ｂに電圧が掛けら
れ、発光素子１１が発光する。
【００３１】この実施の形態４の半導体発光装置は、輸
送時や組立時に静電気が第１電極１１ａと第２電極１１
ｂとの間に蓄積される状態になっても、注入材１６によ
るバイパス回路により静電気の電荷が放電されるので、
静電気により発光素子１１が破壊することがない。
【００３２】なお、以上の実施の形態１〜４において
は、注入材注入部を貫通孔７または１５としたが、注入
材８，１６を注入した後で第１の電極パターン４または
１３と第２の電極パターン５または１４に並列にインピ
ーダンスによるバイパス回路が形成されるようなもので
あれば、どのようなものでもよい。
【００３３】
【発明の効果】以上のように本発明によれば、発光素子
の正負の電極間が、基板に設けられた注入材を介して接
続する構成としたことにより、半導体発光素子の正負の
電極間のインピーダンスは注入材により基板のインピー
ダンスよりも低くなるため、電極間に静電気のような高
電圧が掛かっても注入材のインピーダンスにより電流が
バイパスされ、ＧａＮ系発光ダイオードのような静電気
に弱い半導体発光素子を保護することができる。
【００３４】注入材は、絶縁材料と導電性材料との混合
物としたり、高誘電率材料に導電性材料をコーティング
した粒体の混合物とすることにより、目的に応じた抵抗
または容量を形成することができる。
【００３５】また、注入材を注入するための注入材注入
部は、基板に貫通孔を設けて形成でき、加工が容易で注
入材の注入も簡単に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るフリップチップ実
装構造の半導体発光装置を示すもので、（ａ）は断面図 （ｂ）は全体斜視図
【図２】注入材として、抵抗材を注入した実施の形態２
を示すもので、（ａ）は貫通孔の部分拡大図 （ｂ）はその等価回路図
【図３】注入材として、蓄電性材料を注入した実施の形
態３を示すものであり、（ａ）は貫通孔の部分拡大図 （ｂ）はその等価回路図
【図４】本発明の実施の形態４に係るワイヤボンディン
グ実装構造の半導体発光装置を示すもので、（ａ）は断
面図 （ｂ）は表側から見た全体斜視図 （ｃ）は裏面側から見た全体斜視図
【符号の説明】
１ 発光素子 １ａ 第１電極 １ｂ 第２電極 ２ マイクロバンプ ３ 基板 ４ 第１の電極パターン ５ 第２の電極パターン ６ 第３の電極パターン ７ 貫通孔 ８ 注入材 ８Ａ 抵抗材 ８Ｂ 蓄電性材料 １１ 発光素子 １１ａ 第１電極 １１ｂ 第２電極 １２ 基板 １３ 第１の電極パターン １４ 第２の電極パターン １５ 貫通孔 １６ 注入材 １７，１８ 金属ワイヤ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 高絶縁性の基板の表面に形成された正負
    の電極と半導体発光素子の正負の電極とをそれぞれ接続
    して構成された半導体発光装置において、 前記基板内部に注入材注入部が形成され、その注入材注
    入部に所定の電気的特性を有する注入材が注入され、前
    記正負の電極間が、前記注入材を介して接続されている
    ことを特徴とする半導体発光装置。
  2. 【請求項２】 前記注入材は、前記正負の電極間が所定
    の抵抗値を持つ抵抗要素で接続されるような、絶縁材料
    と導電性材料との混合物である請求項１記載の半導体発
    光装置。
  3. 【請求項３】 前記注入材は、前記正負の電極間が所定
    の容量値を持つ容量要素で接続されるような、高誘電率
    材料に導電性材料をコーティングした粒体の混合物であ
    る請求項１記載の半導体発光装置。
  4. 【請求項４】 前記注入材注入部は、前記基板に形成さ
    れた貫通孔である請求項１から３のいずれかの項に記載
    の半導体発光装置。
JP2002132678A 2002-05-08 2002-05-08 半導体発光装置 Pending JP2003332626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002132678A JP2003332626A (ja) 2002-05-08 2002-05-08 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002132678A JP2003332626A (ja) 2002-05-08 2002-05-08 半導体発光装置

Publications (1)

Publication Number Publication Date
JP2003332626A true JP2003332626A (ja) 2003-11-21

Family

ID=29696117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002132678A Pending JP2003332626A (ja) 2002-05-08 2002-05-08 半導体発光装置

Country Status (1)

Country Link
JP (1) JP2003332626A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035626A1 (ja) * 2004-09-30 2006-04-06 Matsushita Electric Industrial Co., Ltd. 発光体ユニット
WO2010038871A1 (ja) * 2008-10-03 2010-04-08 ソニー株式会社 半導体装置
JP2014030051A (ja) * 2006-04-21 2014-02-13 Philips Lumileds Lightng Co Llc 集積電子構成要素を有する半導体発光装置
JP2014241400A (ja) * 2013-05-13 2014-12-25 日亜化学工業株式会社 発光装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035626A1 (ja) * 2004-09-30 2006-04-06 Matsushita Electric Industrial Co., Ltd. 発光体ユニット
JP2014030051A (ja) * 2006-04-21 2014-02-13 Philips Lumileds Lightng Co Llc 集積電子構成要素を有する半導体発光装置
WO2010038871A1 (ja) * 2008-10-03 2010-04-08 ソニー株式会社 半導体装置
US9035411B2 (en) 2008-10-03 2015-05-19 Sony Corporation Semiconductor device
JP2014241400A (ja) * 2013-05-13 2014-12-25 日亜化学工業株式会社 発光装置及びその製造方法
US10121946B2 (en) 2013-05-13 2018-11-06 Nichia Corporation Light emitting device
USRE49047E1 (en) 2013-05-13 2022-04-19 Nichia Corporation Light emitting device

Similar Documents

Publication Publication Date Title
CN101313418B (zh) 发光器件和制造发光器件的方法
CN100568503C (zh) 具有静电放电损坏防护功能的高亮度发光二极管
KR101047683B1 (ko) 와이어 본딩이 불필요한 발광소자 패키징 방법
US7411221B2 (en) Light emitting device having protection element and method of manufacturing the light emitting device
US7064353B2 (en) LED chip with integrated fast switching diode for ESD protection
US8008683B2 (en) Semiconductor light emitting device
KR100775574B1 (ko) 고효율 발광 다이오드 패키지
US20120223416A1 (en) Thin-film semiconductor component with protection diode structure and method for producing a thin-film semiconductor component
EP3133651A1 (en) Light emitting diode
KR100769720B1 (ko) 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드
CN102074635B (zh) 发光器件、发光器件封装和照明系统
KR20080082101A (ko) 반도체 발광 소자 및 그 제조 방법
US9070614B2 (en) Semiconductor device and manufacturing method thereof
JPH11307818A (ja) フルカラー複合半導体発光素子及びこれを用いた発光装置
CN104241459A (zh) 发光器件及发光器件封装件
CN102214763B (zh) 发光器件、发光器件封装以及照明系统
JP2003332626A (ja) 半導体発光装置
JP2019526173A (ja) 反射性側面コーディングを伴う発光デバイスパッケージ
KR100674857B1 (ko) 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법
KR102131853B1 (ko) 발광다이오드 어레이
CN102201517A (zh) 发光器件、发光器件封装以及照明系统
JP2003060243A (ja) 複合発光素子
TW201129228A (en) Light emitting diode lighting apparatus
KR20130057675A (ko) 발광소자 및 발광소자 패키지
US20120003762A1 (en) Method to Protect Compound Semiconductor from Electrostatic Discharge Damage

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041102

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071016