JP2006066846A - 面発光型装置及びその製造方法 - Google Patents

面発光型装置及びその製造方法 Download PDF

Info

Publication number
JP2006066846A
JP2006066846A JP2004273352A JP2004273352A JP2006066846A JP 2006066846 A JP2006066846 A JP 2006066846A JP 2004273352 A JP2004273352 A JP 2004273352A JP 2004273352 A JP2004273352 A JP 2004273352A JP 2006066846 A JP2006066846 A JP 2006066846A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
conductivity type
light emitting
type device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004273352A
Other languages
English (en)
Inventor
Tetsuro Nishida
哲朗 西田
Hajime Onishi
一 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004273352A priority Critical patent/JP2006066846A/ja
Priority to DE200560026752 priority patent/DE602005026752D1/de
Priority to EP20050014632 priority patent/EP1622238B1/en
Priority to US11/189,729 priority patent/US20060023762A1/en
Priority to KR20050068977A priority patent/KR100742037B1/ko
Publication of JP2006066846A publication Critical patent/JP2006066846A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18341—Intra-cavity contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2213—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on polyimide or resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32316—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm comprising only (Al)GaAs

Abstract

【課題】 面発光型装置及びその製造方法に関して、静電破壊を防止して、信頼性の向上を図ることにある。
【解決手段】 面発光型装置は、基板１０と、基板１０の上方に、基板１０側から配置された、第１の導電型からなる第１の半導体部２２と、活性層として機能する第２の半導体部２４と、第２の導電型からなる第３の半導体部２６，２８と、を含む発光素子部２０と、基板１０の上方に、基板１０側から配置された、第１の半導体部２２と同一組成からなる第１の支持部４２と、第２の半導体部２４と同一組成からなる第２の支持部４４と、第４の半導体部４６，４８と、第５の半導体部５０と、を含む整流素子部４０と、発光素子部２０を駆動する第１及び第２の電極３０，３２と、を含む。第４及び第５の半導体部４６，４８，５０は、第１及び第２の電極３０，３２の間に並列接続され、発光素子部２０とは逆方向の整流作用を有する。
【選択図】 図２

Description

本発明は、面発光型装置及びその製造方法に関する。
面発光型半導体レーザは、従来の端面発光型半導体レーザに比べて素子の体積が小さいため、素子自体の静電破壊耐圧が低い。このため、実装プロセスにおいて、機械又は作業者から加えられた静電気によって素子がダメージを受けることがある。特に、面発光型半導体レーザなどの面発光型装置は、順バイアスの電圧にはある程度の耐性を有するが、逆バイアスの電圧には耐性が低く、逆バイアスの電圧が印加されることによって素子が破壊されることがある。通常、実装プロセスでは、静電気を除去するためにさまざまな対策が施されるが、それらの対策には限界がある。
特開２００４−６５４８号公報
本発明の目的は、面発光型装置及びその製造方法に関して、静電破壊を防止して、信頼性の向上を図ることにある。
（１）本発明に係る面発光型装置は、
基板と、
前記基板の上方に、前記基板側から配置された、第１の導電型からなる第１の半導体部と、活性層として機能する第２の半導体部と、第２の導電型からなる第３の半導体部と、を含む発光素子部と、
前記基板の上方に、前記基板側から配置された、前記第１の半導体部と同一組成からなる第１の支持部と、前記第２の半導体部と同一組成からなる第２の支持部と、第４の半導体部と、第５の半導体部と、を含む整流素子部と、
前記発光素子部を駆動する第１及び第２の電極と、
を含み、
前記第４及び第５の半導体部は、前記第１及び第２の電極の間に並列接続され、前記発光素子部とは逆方向の整流作用を有する。
本発明によれば、発光素子部に逆バイアスの電圧が印加されても、発光素子部と並列接続された整流素子部の半導体部に電流が流れるようになっている。これによって、逆バイアスの電圧に対する静電破壊耐圧を著しく向上させることができる。したがって、実装プロセス等における静電破壊を防止して、信頼性の向上を図ることができる。
なお、本発明において、特定のＡ層の上方にＢ層が設けられているとは、Ａ層上に直接Ｂ層が設けられている場合と、Ａ層上に他の層を介してＢ層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。
（２）この面発光型装置において、
前記第４の半導体部は、第２の導電型からなり、
前記第５の半導体部は、第１の導電型から構成されてもよい。
これによれば、第４及び第５の半導体部によって接合ダイオードが構成されていてもよい。
（３）この面発光型装置において、
前記第４の半導体部は、前記第３の半導体部と同一組成から形成されていてもよい。
（４）この面発光型装置において、
前記第４及び第５の半導体部の間に、容量低減部が設けられていてもよい。
これによれば、接合ダイオードの容量低減を図ることができるので、面発光型装置の高速駆動を実現することができる。
（５）この面発光型装置において、
前記容量低減部は、真性半導体からなるものであってもよい。
これによれば、第４の半導体部、容量低減部及び第５の半導体部によって、ｐｉｎダイオードが構成されていてもよい。
（６）この面発光型装置において、
前記容量低減部は、前記第４又は第５の半導体部よりも低濃度不純物の半導体からなるものであってもよい。
（７）この面発光型装置において、
前記第４の半導体部は、ＧａＡｓ層を最上面に含み、
前記容量低減部は、ＡｌＧａＡｓ層を含んでいてもよい。
（８）この面発光型装置において、
前記第４及び第５の半導体部は、いずれかにショットキー接合が形成されていてもよい。
これによれば、第４及び第５の半導体部によってショットキーダイオードが形成されていてもよい。
（９）この面発光型装置において、
前記第３の半導体部は、組成の異なる少なくとも２層を含み、
前記第４の半導体部は、前記組成の異なる少なくとも２層のいずれか１層と同一組成を含み、
前記第５の半導体部は、前記組成の異なる少なくとも２層の他の１層と同一組成を含んでもよい。
（１０）この面発光型装置において、
前記発光素子部は、面発光型半導体レーザとして機能し、
前記第１の半導体部は、第１のミラーとして機能し、
前記第３の半導体部は、第２のミラーとして機能してもよい。
（１１）この面発光型装置において、
前記第３の半導体部は、Ａｌ組成の異なる少なくとも２層のＡｌＧａＡｓ層を含み、
前記第５の半導体部は、前記第４の半導体部よりもＡｌ組成の高いＡｌＧａＡｓ層を含み、
前記第５の半導体部にショットキー接合が形成されていてもよい。
（１２）本発明に係る面発光型装置の製造方法は、
（ａ）基板の上方に、第１の導電型からなる第１の半導体層と、活性層として機能する第２の半導体層と、第２の導電型からなる第３の半導体層と、第１の導電型からなる第４の半導体層と、を形成すること、
（ｂ）少なくとも前記第３及び第４の半導体層をパターニングすることによって、前記基板の上方に前記基板側から配置された、第１の導電型からなる第１の半導体部、活性層として機能する第２の半導体部、及び第２の導電型からなる第３の半導体部、を含む発光素子部と、前記基板の上方に前記基板側から配置された、前記第１の半導体部と同一組成からなる第１の支持部、前記第２の半導体部と同一組成からなる第２の支持部、第２の導電型からなる第４の半導体部、及び第１の導電型からなる第５の半導体部、を含む整流素子部と、を形成すること、
（ｃ）前記発光素子部を駆動する第１及び第２の電極を形成すること、
（ｄ）前記第４及び第５の半導体部を、前記第１及び第２の電極の間において、前記発光素子部とは逆方向の整流作用を有する向きに並列接続すること、
を含む。
本発明によれば、第４及び第５の半導体部によって接合ダイオードを形成し、当該接合ダイオードを発光素子部とは逆方向の整流作用を有する向きに並列接続する。これによれば、発光素子部に逆バイアスの電圧が印加されても、接合ダイオードに電流が流れるので、逆バイアスの電圧に対する静電破壊耐圧が著しく向上する。したがって、実装プロセス等における静電破壊を防止して、信頼性の向上を図ることができる。
（１３）この面発光型装置の製造方法において、
前記（ａ）工程で、前記第３及び第４の半導体層の間に、容量低減層を形成することをさらに含み、
前記（ｂ）工程で、前記容量低減層をパターニングすることによって、前記第４及び第５の半導体部の間に、容量低減部を形成することをさらに含んでもよい。
これによれば、接合ダイオードの容量低減を図ることができるので、面発光型装置の高速駆動を実現することができる。
（１４）この面発光型装置の製造方法において、
前記第３の半導体層は、ＧａＡｓ層を最上面に含み、
前記容量低減層は、ＡｌＧａＡｓ層を含み、
前記（ｂ）工程で、前記容量低減層をウエットエッチングによってパターニングしてもよい。
これによれば、容量低減層と第３の半導体層とのエッチングの選択比が得られるので、容量低減層を選択的にエッチングすることが容易である。
（１５）本発明に係る面発光型装置の製造方法は、
（ａ）基板の上方に、第１の導電型からなる第１の半導体層と、活性層として機能する第２の半導体層と、第２の導電型からなる第３の半導体層と、を形成すること、
（ｂ）少なくとも前記第３の半導体層をパターニングすることによって、前記基板の上方に前記基板側から配置された、第１の導電型からなる第１の半導体部、前記活性層として機能する第２の半導体部、及び第２の導電型からなる第３の半導体部、を含む発光素子部と、前記基板の上方に前記基板側から配置された、前記第１の半導体部と同一組成からなる第１の支持部、前記第２の半導体部と同一組成からなる第２の支持部、第２の導電型からなる第４の半導体部、及び第２の導電型からなる第５の半導体部、を含む整流素子部と、を形成すること、
（ｃ）前記発光素子部を駆動する第１及び第２の電極を形成すること、
（ｄ）前記第４及び第５の半導体部のいずれか一方にショットキー接合を形成すること、
（ｅ）前記第４及び第５の半導体部を、前記第１及び第２の電極の間において、前記発光素子部とは逆方向の整流作用を有する向きに並列接続すること、
を含む。
本発明によれば、第４及び第５の半導体部によってショットキーダイオードを形成し、当該ショットキーダイオードを発光素子部とは逆方向の整流作用を有する向きに並列接続する。これによれば、発光素子部に逆バイアスの電圧が印加されても、ショットキーダイオードに電流が流れるので、逆バイアスの電圧に対する静電破壊耐圧が著しく向上する。したがって、実装プロセス等における静電破壊を防止して、信頼性の向上を図ることができる。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
１−１．面発光型装置
図１は、本発明を適用した第１の実施の形態に係る面発光型装置の平面図である。図２は、図１のII−II線断面図である。図３は、本実施の形態に係る面発光型装置の回路図である。
面発光型装置１は、基板１０と、発光素子部２０と、整流素子部４０と、を含む。本実施の形態では、面発光型装置が面発光型半導体レーザである場合を例として説明する。
基板１０は、半導体基板（例えばｎ型ＧａＡｓ基板）である。基板１０は、発光素子部２０及び整流素子部４０を支持している。言い換えれば、発光素子部２０及び整流素子部４０は、同一基板（同一チップ）に形成され、モノリシック構造をなしている。
発光素子部２０は、基板１０上に形成されている。１つの基板１０に、１つの発光素子部２０が形成されていてもよいし、複数の発光素子部２０が形成されていてもよい。発光素子部２０の上面は、光の出射面２９となっている。発光素子部２０の平面形状は、円形状であってもよいがこれに限定されるものではない。面発光型半導体レーザの場合、発光素子部２０は垂直共振器と呼ばれる。
発光素子部２０は、基板１０側から配置された、第１の導電型（例えばｎ型）からなる第１の半導体部２２と、活性層として機能する第２の半導体部２４と、第２の導電型（例えばｐ型）からなる第３の半導体部２６，２８と、を含む。
第１の半導体部２２は、例えば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布反射型多層膜ミラー（第１のミラー）である。第２の半導体部２４は、例えば、ＧａＡｓウエル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、ウエル層が３層で構成される量子井戸構造を含む。第３の半導体部２６は、例えば、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの分布反射型多層膜ミラー（第２のミラー）である。また、最上面の第３の半導体部２８は、例えばｐ型ＧａＡｓ層からなるコンタクト部であってもよい。なお、第１の半導体部２２、第２の半導体部２４、及び第３の半導体部２６，２８の各組成及び層数は限定されるものではない。
第３の半導体部２６，２８は、Ｃ，Ｚｎ，Ｍｇなどがドーピングされることによりｐ型に形成され、第１の半導体部２２は、Ｓｉ，Ｓｅなどがドーピングされることによりｎ型に形成されている。したがって、第３の半導体部２６，２８、不純物がドーピングされていない第２の半導体部２４、及び第１の半導体部２２によって、ｐｉｎダイオードが形成される。
第３の半導体部２６を構成する層のうち、活性層として機能する第２の半導体部２４に近い領域に、絶縁層２５が形成されている。絶縁層２５は、電流狭窄層として機能する。絶縁層２５は、例えば、発光素子部２０の平面形状の周縁に沿ってリング形状に形成されている。絶縁部２５は、酸化アルミニウムを主成分として形成することができる。
発光素子部２０には、駆動用の第１及び第２の電極３０，３２が形成されている。
第１の電極３０は、第１の半導体部２２に電気的に接続され、例えば、第１の半導体部２２から連続する部分上（図２に示す第１の半導体層８０上）に形成されていてもよい。図１に示すように、第１の電極３０は、第３の半導体部２８の外側に形成され、例えば第３の半導体部２８の外周半分を囲むように延出されている。第１の電極３０は、例えばＡｕ及びＧｅの合金とＡｕとの積層膜から形成することができる。
一方、第２の電極３２は、第３の半導体部２６，２８に電気的に接続され、例えばコンタクト部である第３の半導体部２８上に形成されていてもよい。図１に示すように、第２の電極３２は、第３の半導体部２８の上面の端部に沿ってリング形状に形成されていてもよい。その場合、第３の半導体部２８の上面の中央部が出射面２９となる。第２の電極３２は、例えばＡｕ及びＺｎの合金とＡｕとの積層膜から形成することができる。
第１及び第２の電極３０，３２によって、活性層として機能する第２の半導体部２４に電流を流すことができる。なお、第１及び第２の電極３０，３２の材料は、上述に限定されず、例えばＴｉ，Ｎｉ，Ａｕ又はＰｔなどの金属やこれらの合金などが利用可能である。
整流素子部４０は、基板１０上における発光素子部２０とは異なる領域上に形成されている。整流素子部４０は、整流作用を有する。本実施の形態に係る整流素子部４０は、接合ダイオード５２（ツェナーダイオードを含む）を含む。
整流素子部４０は、基板１０側から配置された、第１の半導体部２２と同一組成からなる第１の支持部４２と、第２の半導体部２４と同一組成からなる第２の支持部４４と、第４の半導体部４６，４８と、第５の半導体部５０と、を含む。
第１の支持部４２は、第１の半導体部２２と連続して形成されていてもよい。言い換えれば、基板１０上に第１の半導体層８０が形成され、第１の半導体層８０の一部が第１の半導体部２２であり、他の一部が第１の支持部４２となっていてもよい。また、第２の支持部４４も、第２の半導体部２４と連続して形成されていてもよい。言い換えれば、第１の半導体層８０上に第２の半導体層８２が形成され、第２の半導体層８２の一部が第２の半導体部２４であり、他の一部が第２の支持部４４となっていてもよい。あるいは、第２の支持部４４は、第２の半導体部２４とは離間していても構わない。
第４の半導体部４６，４８は、第２の導電型（例えばｐ型）からなり、第５の半導体部５０は、第１の導電型（例えばｎ型）からなる。これによって、第４及び第５の半導体部４８，５０の界面にｐｎ接合ダイオードを形成することができる。なお、第４の半導体部４８だけでなく、第４の半導体部４６も、ｐｎ接合ダイオードの動作に寄与してもよい。
第４の半導体部４６，４８は、第３の半導体部２６，２８と同一組成から形成されていてもよい。図２に示す例では、第４の半導体部４６は、ミラーである第３の半導体部２６と同一組成で形成され、第４の半導体部４８は、コンタクト部である第３の半導体部２８と同一組成で形成されている。なお、第４の半導体部４６を構成する層のうち、第２の支持部４４に近い領域に、絶縁層４５が形成されていてもよい。絶縁層４５は、電流狭窄層として機能する絶縁層２５と同一プロセスで形成されたものであってもよい。
第５の半導体部５０は、例えばｎ型ＧａＡｓ層から形成してもよい。本実施の形態において第５の半導体部５０は、第４の半導体部４６，４８と異なる導電型であれば、その材料は限定されない。例えば、第５の半導体部５０は、第４の半導体部４６，４８とは異なる導電型であって、第４の半導体部４６，４８の少なくとも一部（例えば第４の半導体部４８）と同一組成から形成されていてもよい。
整流素子部４０には、駆動用の第３及び第４の電極３４，３６が形成されている。
第３の電極３４は、第４の半導体部４６，４８に電気的に接続されている。例えば、第５の半導体部５０が第４の半導体部４８の一部上に形成され、第４の半導体部４８の露出領域に第３の電極３４が形成されていてもよい。図１に示すように、第３の電極３４は、第５の半導体部５０の外側に形成され、例えば第５の半導体部５０の外周半分を囲むように（第４の半導体部４８の周縁に沿って）延出されている。第３の電極３４は、同一導電型（第２の導電型（例えばｐ型））に対応する第２の電極３２と、同一組成から形成してもよい。
一方、第４の電極３６は、第５の半導体部５０に電気的に接続され、例えば第５の半導体部５０の上面に形成されていてもよい。第５の半導体部５０の上面からは光は出射されないので、第５の半導体部５０の上面の全部が第４の電極３６によって覆われていてもよい。第４の電極３６は、同一導電型（第１の導電型（例えばｎ型））に対応する第１の電極３０と、同一組成から形成してもよい。
第４及び第５の半導体部４８，５０（接合ダイオード５２）は、第１及び第２の電極３０，３２の間に並列接続され、発光素子部２０とは逆方向の整流作用を有する。詳しくは、第４の半導体部４８上の第３の電極３４及び第１の電極３０が配線７０によって電気的に接続され、第５の半導体部５０上の第４の電極３６及び第２の電極３２が配線７２によって電気的に接続されている。
本実施の形態によれば、発光素子部２０に逆バイアスの電圧が印加されても、発光素子部２０と並列接続された整流素子部４０の第４及び第５の半導体部４８，５０（接合ダイオード５２）に電流が流れる。これによって、面発光型装置１の逆バイアスの電圧に対する静電破壊耐圧を著しく向上させることができる。したがって、実装プロセス等における静電破壊を防止できるため、取り扱いに優れるとともに、信頼性の向上を図ることができる。
一方で、発光素子部２０を駆動させる場合、発光素子部２０に順バイアスの電圧を印加するが、その場合、発光素子部２０のみに電流を流すために、接合ダイオード５２のブレークダウン電圧は、発光素子部２０の駆動電圧よりも大きいことが好ましい。こうすることで、発光素子部２０の駆動時に順バイアスの電圧を印加しても、第４及び第５の半導体部４８，５０（接合ダイオード５２）には逆電流が流れない（又はほとんど流れない）ので、発光素子部２０によって正常に発光動作が行われる。
ここで、接合ダイオード５２のブレークダウン電圧値は、第４及び第５の半導体部４８，５０の組成又は不純物濃度などを調整することで適宜制御可能である。例えば、第４及び第５の半導体部４８，５０の不純物濃度を小さくすれば、接合ダイオード５２のブレークダウン電圧を大きくすることができる。本実施の形態の場合、第４及び第５の半導体部４８，５０は、いずれも発光素子部２０の発光動作に寄与する半導体部とは別個に形成される。特に、第５の半導体部５０は、発光素子部２０の構成に依存することなく形成できるので、その組成又は不純物濃度などを自由に調整することができる。したがって、より理想的な特性を有する接合ダイオード５２を容易に形成することができ、静電破壊の効果的な防止と、より安定した発光動作を実現することができる。
あるいは、発光素子部２０の第１及び第３の半導体部２２，２６，２８の組成又は不純物濃度などを調整することで、発光素子部２０の駆動電圧値を接合ダイオード５２のブレークダウン電圧値よりも小さくしてもよい。
図１に示すように、第１の電極３０は、第２の電極３２の外周を囲むようにＵ形状に形成され、第３の電極３４は、第４の電極３６の外周を囲むようにＵ形状に形成されている。そして、第１及び第３の電極３０，３４は、それぞれの端部が対向するように対称に配置され、一方の端部同士が配線７０によって電気的に接続され、他方の端部同士が配線７４によって電気的に接続されている。いずれか一方の配線（図１では配線７４）には、第１の電気的接続部７６が設けられていてもよい。また、第２及び第４の電極３２，３６は、第１及び第３の電極３０，３４並びに配線７０，７４で囲まれた領域内において、配線７２によって電気的に接続されている。第３の電極３４が第２の電気的接続部７８を兼ねていてもよい。なお、配線７０，７２，７４及び第１の電気的接続部７６は、樹脂層（例えばポリイミド樹脂層）６０上に形成されている（図２参照）。
本実施の形態に係る面発光型装置１では、第１及び第２の電気的接続部７６，７８を介して電圧が印加される。発光素子部２０では、第１及び第２の電極３０，３２において、ｐｉｎダイオードの順方向の電圧を印加すると、第２の半導体部２４が活性層として機能し、電子と正孔との再結合が起こり、かかる再結合による発光が生じる。そこで生じた光が第１の半導体部２２と第３の半導体部２６との間を往復する際に誘導放出が起こり、光の強度が増幅される。光利得が光損失を上まわると、レーザ発振が起こり、出射面２９から、基板１０に対して垂直方向にレーザ光が出射する。
なお、本発明は、面発光型半導体レーザに限定されず、その他の面発光型装置（例えば半導体発光ダイオードや有機ＬＥＤ）に適用することができる。また、上述の各半導体において、ｐ型とｎ型を入れ替えてもよい。また、上述の例では、ＡｌＧａＡｓ系のものについて説明したが、発振波長に応じてその他の材料系、例えば、ＧａＩｎＰ系、ＺｎＳＳｅ系、ＩｎＧａＮ系、ＡｌＧａＮ系、ＩｎＧａＡｓ系、ＧａＩｎＮＡｓ系、ＧａＡｓＳｂ系の半導体材料を用いることも可能である。
１−２．面発光型装置の製造方法
図４〜図８は、本発明を適用した第１の実施の形態に係る面発光型装置の製造方法を示す図である。
図４に示すように、基板１０上に、組成を変調させながらエピタキシャル成長させることにより、第１の導電型（例えばｎ型）からなる第１の半導体層８０と、活性層として機能する第２の半導体層８１と、第２の導電型（例えばｐ型）からなる第３の半導体層８４，８６と、第１の導電型（例えばｎ型）からなる第４の半導体層８８と、を形成する。第１から第３の半導体層８０，８１，８４，８６の各組成は、上述した第１から第３の半導体部２２，２４，２６，２８の内容にそれぞれ対応し、第４の半導体層８８の組成は上述した第５の半導体部５０の内容に対応する。
なお、第３の半導体層８４を成長させるときに、活性層として機能する第２の半導体層８１近傍の少なくとも１層を、ＡｌＡｓ層又はＡｌ組成が０．９５以上のＡｌＧａＡｓ層に形成する。この層は後に酸化され、電流狭窄層として機能する絶縁層２５となる（図８参照）。また、最上面の第３の半導体層８６を、コンタクト部としての機能を有するように形成することによって、第２の電極３２及び第３の電極３４とのオーミック接合を形成しやすくすることができる。
エピタキシャル成長を行う際の温度は、成長方法や原料、基板１０の種類、あるいは形成するそれぞれの半導体層の種類、厚さ、及びキャリア密度によって適宜決定されるが、一般に、４５０℃〜８００℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長させる方法としては、有機金属気相成長（MOVPE：Metal-Organic Vapor Phase Epitaxy）法や、ＭＢＥ（Molecular Beam Epitaxy）法、あるいはＬＰＥ（Liquid Phase Epitaxy）法などを用いることができる。
次に、図５〜図７に示すように、少なくとも第３及び第４の半導体層８４，８６，８８をパターニングして、発光素子部２０及び整流素子部４０を形成する。
最初に、図５に示すように、最上層の第４の半導体層８８をパターニングしてもよい。詳しくは、第４の半導体層８８上にレジストを塗布し、当該レジストをパターニングすることによって、所定パターンのレジスト層Ｒ１０を形成する。その後、レジスト層Ｒ１０をマスクとして、エッチング（例えばドライエッチング又はウエットエッチング）して、第５の半導体部５０を形成する。
次に、図６に示すように、第３の半導体層８４，８６をパターニングする。詳しくは、上述と同様にしてレジスト層Ｒ２０を形成し、レジスト層Ｒ２０をマスクとしてエッチングする。第３の半導体層８４をパターニングすることによって、ミラーとして機能する第３の半導体部２６と、第４の半導体部４６とを形成することができ、第３の半導体層８６をパターニングすることによって、コンタクト部として機能する第３の半導体部２８と、第４の半導体部４８とを形成することができる。
図７に示すように、第２の半導体層８１もパターニングしてもよい。詳しくは、上述と同様にしてレジスト層Ｒ３０を形成し、レジスト層Ｒ３０をマスクとしてエッチングして、第２の半導体層８２を形成するとともに、第１の半導体層８０の少なくとも一部を露出させる。これによれば、第１の半導体層８０の露出領域に第１の電極３０を形成することが可能になる。
なお、上述のパターニング方法の順番に限定されず、例えば、基板１０に近い側から、第２の半導体層８１、第３の半導体層８４，８６、及び第４の半導体層８８の順番にパターニングしてもよい。
次に、図８に示すように、例えば４００℃程度の水蒸気雰囲気中に、発光素子部２０及び整流素子部４０が支持された基板１０を配置し、上述した第３及び第４の半導体部２６，４６中のＡｌ組成が高い層（Ａｌ組成が０．９５以上の層）を側面から酸化して、絶縁層２５，４５を形成する。酸化レートは、炉の温度、水蒸気の供給量、酸化すべき層のＡｌ組成及び膜厚に依存する。発光素子部２０に絶縁層２５を有する面発光型半導体レーザでは、駆動する際に、絶縁層２５が形成されていない部分（酸化されていない部分）のみに電流が流れる。したがって、酸化によって絶縁層２５を形成する工程において、絶縁層２５の形成領域を制御することにより、電流密度の制御が可能となる。
そして、基板１０の所定領域上に樹脂層６０をパターニングして形成する。樹脂層６０は、ディッピング法、スプレーコート法、液滴吐出法（例えばインクジェット法）、エッチング法などの公知技術を適用して形成することができる。樹脂層６０は、後述の第１から第４の電極３０，３２，３４，３６の形成領域を避けて形成される。樹脂層６０は、例えば、ポリイミド樹脂、フッ素系樹脂、アクリル樹脂、又はエポキシ樹脂などから形成することができ、特に、加工の容易性や絶縁性の観点から、ポリイミド樹脂又はフッ素系樹脂から形成することが好ましい。
その後、第１から第４の電極３０，３２，３４，３６を形成し、所定の電極同士を電気的に接続する配線７０，７２，７４を形成する（図１及び図２参照）。電極及び配線の形成位置や、それらの接続関係の詳細は、上述の面発光型装置の説明を適用することができる。電極形成工程前に、必要に応じて、プラズマ処理等を用いて、それぞれの電極形成位置を洗浄してもよい。また、電極の形成方法は、例えば、真空蒸着法によって少なくとも１層の導電層を形成し、その後、リフトオフ法によって導電層の一部を除去してもよい。なお、リフトオフ法のかわりに、ドライエッチング法を適用してもよい。配線の形成方法は、電極の形成方法と同様であってもよい。
こうして、第４及び第５の半導体部４８，５０によって接合ダイオード５２を形成し、当該接合ダイオード５２を、第１及び第２の電極３０，３２の間において、発光素子部２０とは逆方向の整流作用を有する向きに並列接続する。これによれば、発光素子部２０に逆バイアスの電圧が印加されても、接合ダイオード５２に電流が流れるので、逆バイアスの電圧に対する静電破壊耐圧が著しく向上する。したがって、実装プロセス等における静電破壊を防止して、信頼性の向上を図ることができる。
また、上述のプロセスによれば、基板１０に複数の半導体層の成長工程終了後に、半導体層をパターニングするので、例えば半導体層成長工程とパターニング工程とを交互に繰り返し行う場合に比べて製造プロセスの簡略化が図れる。
なお、本実施の形態に係る面発光型装置の製造方法は、上述の面発光型装置の説明から導き出せる内容を含む。
（第２の実施の形態）
２−１．面発光型装置
図９は、本発明の第２の実施の形態に係る面発光型装置の断面図である。本実施の形態では、面発光型装置１００は、基板１０と、発光素子部２０と、整流素子部１４０と、を含み、整流素子部１４０の構成が第１の実施の形態と異なっている。基板１０及び発光素子部２０の内容は、第１の実施の形態で説明した通りである。
本実施の形態に係る整流素子部１４０は、ショットキーダイオード１６０を含む。詳しくは、整流素子部１４０は、基板１０側から配置された、第１の半導体部２２と同一組成からなる第１の支持部４２と、第２の半導体部２４と同一組成からなる第２の支持部４４と、第４の半導体部１５２，１５４と、第５の半導体部１５６と、を含む。第４の半導体部１５２，１５４と第５の半導体部１５６のいずれかに、ショットキー接合が形成され、ショットキーダイオードが構成されている。
第４の半導体部１５２，１５４は、第３の半導体部２６，２８の一部と同一組成から形成されていてもよい。図９に示す例では、第４の半導体部１５２，１５４は、ミラーである第３の半導体部２６の一部と同一組成からなる。さらに詳しくは、第３の半導体部２６が組成の異なる少なくとも２層（例えばＡｌ組成の異なる少なくも２層のＡｌＧａＡｓ層）を含む場合、最上面の第４の半導体部１５４は、第３の半導体部２６のいずれか１層（例えばＡｌ組成の低い層）から形成されている。
第５の半導体部１５６も、第３の半導体部２６，２８の一部と同一組成から形成されていてもよい。図９に示す例では、第５の半導体部１５６は、ミラーである第３の半導体部２６の一部と同一組成からなる。さらに詳しくは、第３の半導体部２６が組成の異なる少なくとも２層（例えばＡｌ組成の異なる少なくも２層のＡｌＧａＡｓ層）を含む場合、第５の半導体部１５６は他の１層（例えばＡｌ組成の高い層）から形成されている。
具体的には、ミラーである第３の半導体部２６が、例えばｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した所定数ペアからなる場合、最上面の第４の半導体部１５４をｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層から形成し、第５の半導体部１５６をｐ型Ａｌ０．９Ｇａ０．１Ａｓ層から形成する。これによれば、第５の半導体部１５６の仕事関数が、第４の半導体部１５４の仕事関数よりも高いので、第５の半導体部１５６にショットキー接合を形成することができる。なお、第４の半導体部１５２は、例えばｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した所定数ペアの残りの部分であってもよい。また、Ａｌ組成の比率は上述に限定されるものではない。
また、第４及び第５の半導体部１５２，１５４，１５６をともに第３の半導体部２６，２８の一部と同一組成から形成すれば、部材点数が少なくなり、構成の簡略化及び装置コストの低減を図ることができる。
整流素子部１４０には、駆動用の第３及び第４の電極３４，１３６が形成されている。
第３の電極３４は、第４の半導体部１５２，１５４に電気的に接続されている。例えば、第５の半導体部１５６が第４の半導体部１５４の一部上に形成され、第４の半導体部１５４の露出領域に第３の電極３４が形成されていてもよい。図９に示す例では、第３の電極３４は、第４の半導体部１５４とオーミック接合によって電気的に接続されている。第３の電極３４は、例えば、第４の半導体部１５４側から配置された、Ｃｒ層、ＡｕＺｎ層及びＡｕ層の積層膜から形成されていてもよいし、Ｐｔ層、Ｔｉ層、Ｐｔ層及びＡｕ層の積層膜から形成されていてもよい。
一方、第４の電極１３６は、第５の半導体部１５６に電気的に接続され、例えば第５の半導体部１５６の上面に形成されていてもよい。図９に示す例では、第４の電極１３６は、第５の半導体部１５６とショットキー接合によって電気的に接続されている。第４の電極１３６は、例えば、第５の半導体部１５６側から配置された、Ｔｉ層、Ｐｔ層及びＡｕ層の積層膜から形成されていてもよいし、Ｔｉ層及びＡｕ層の積層膜から形成されていてもよいし、Ａｕ層から形成されていてもよいし、ＡｌＡｕ層から形成されていてもよいし、アモルファスＳｉ及びＰから形成されていてもよい。なお、第４の電極１３６のその他の内容は、第１の実施の形態で説明した第４の電極３６の内容を適用することができる。
第４及び第５の半導体部１５４，１５６（ショットキーダイオード１６０）は、第１及び第２の電極３０，３２の間に並列接続され、発光素子部２０とは逆方向の整流作用を有する。本実施の形態でも、第１の実施の形態と同様に、ショットキーダイオード１６０のブレークダウン電圧値は、発光素子部２０の駆動電圧よりも大きいことが好ましい。また、それぞれの電極間の電気的接続は、第１の実施の形態で説明した通りである。これによれば、発光素子部２０に逆バイアスの電圧が印加されても、発光素子部２０と並列接続された整流素子部１４０の第４及び第５の半導体部１５４，１５６（ショットキーダイオード１６０）に電流が流れる。これによって、面発光型装置１００の逆バイアスの電圧に対する静電破壊耐圧を著しく向上させることができる。したがって、実装プロセス等における静電破壊を防止できるため、取り扱いに優れるとともに、信頼性の向上を図ることができる。
なお、本実施の形態に係る面発光型装置のその他の内容は、第１の実施の形態に係る面発光型装置の説明から導き出せる内容を含む。
２−２．面発光型装置の製造方法
図１０〜図１４は、本発明を適用した第２の実施の形態に係る面発光型装置の製造方法を示す図である。
図１０に示すように、基板１０上に、組成を変調させながらエピタキシャル成長させることにより、第１の導電型（例えばｎ型）からなる第１の半導体層８０と、活性層として機能する第２の半導体層８１と、第２の導電型（例えばｐ型）からなる第３の半導体層８４，８６と、を形成する。それらの組成などの詳細は、第１の実施の形態を参照することができる。
次に、図１１〜図１４に示すように、少なくとも第３の半導体層８４，８６をパターニングして、発光素子部２０及び整流素子部１４０を形成する。
まず、図１１〜図１３に示すように、第３の半導体層８４，８６をパターニングする。
図１１に示すように、第３の半導体層８４，８６上にレジスト層Ｒ１１０を形成する。レジスト層Ｒ１１０は、発光素子部２０及び整流素子部１４０の各領域に形成する。その後、レジスト層Ｒ１１０をマスクとして、第３の半導体層８４，８６をエッチング（例えばドライエッチング又はウエットエッチング）する。こうして、発光素子部２０の領域には第３の半導体部２６，２８を形成し、整流素子部１４０の領域には第３の半導体層１７０，１８０を形成する。第３の半導体層１７０は、ミラーである第３の半導体部２６と同一組成からなり、第３の半導体層１８０は、コンタクト部である第３の半導体部２８と同一組成からなる。
次に、図１２に示すように、第３の半導体層１７０，１８０上を避ける領域に、レジスト層Ｒ１２０を形成し、その後、エッチングによって第３の半導体層１８０の全部を除去する。第３の半導体層１７０は、組成が異なる少なくとも２つの層１７４，１７６を含み、第３の半導体層１７０の一部をさらにエッチングによって除去して、いずれかの層（図１２では層１７６）を露出させる。第３の半導体部２６がミラーである場合、第３の半導体層１７０は、例えばＡｌ組成の異なる少なくとも２層のＡｌＧａＡｓ層（例えばｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した所定数ペアからなる層））から形成され、露出させる層１７６は、例えばＡｌ組成の高い層（具体的にはｐ型Ａｌ０．９Ｇａ０．１Ａｓ層）であってもよい。本実施の形態で説明する例では、層１７６は第５の半導体部１５６となり、層１７４は第４の半導体部１５４となる（図１３参照）。
そして、図１３に示すように、エッチング領域以外にＲ１３０を形成し、レジスト層Ｒ１３０をマスクとして、層１７６の一部をエッチングして除去し、層１７４（例えばＡｌ組成の低い層（具体的にはｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層））を露出させる。こうすることで、第４の半導体部１５４（層１７４）上に第３の電極３４を形成することが可能になる。
その後、第１の実施の形態でも説明したように、図１４に示すように第２の半導体層８１もパターニングしてもよい。詳しくは、Ｒ１４０を形成し、レジスト層Ｒ１４０をマスクとしてエッチングして、第２の半導体層８２を形成するとともに、第１の半導体層８０の少なくとも一部を露出させる。
なお、上述のパターニング方法の順番に限定されず、例えば、基板１０に近い側から、第２の半導体層８１をパターニングした後、第３の半導体層８４，８６をパターニングしてもよい。
その後、第１の実施の形態でも説明したように、絶縁層２５，４５を形成し、樹脂層６０を形成する。また、発光素子部２０を駆動する第１及び第２の電極３０，３２を形成し、整流素子部１４０を駆動する第３及び第４の電極３４，１３６を形成し、所定の電極同士を電気的に接続する配線７０，７２を形成する（図９参照）。それらの詳細は第１の実施の形態で説明した通りである。ただし、本実施の形態では、電極形成工程において、第４の半導体部１５２，１５４と第５の半導体部１５６のいずれかに、ショットキー接合を形成する。第５の半導体部１５６にショットキー接合が形成されるように第４の電極１３６を形成し、第４の半導体部１５４にオーミック接合が形成されるように第３の電極３４を形成してもよい。
こうして、第４及び第５の半導体部１５４，１５６によってショットキーダイオード１６０を形成し、当該ショットキーダイオード１６０を、第１及び第２の電極３０，３２の間において、発光素子部２０とは逆方向の整流作用を有する向きに並列接続する。これによれば、発光素子部２０に逆バイアスの電圧が印加されても、ショットキーダイオード１６０に電流が流れるので、逆バイアスの電圧に対する静電破壊耐圧が著しく向上する。したがって、実装プロセス等における静電破壊を防止して、信頼性の向上を図ることができる。
また、上述のプロセスによれば、第１の実施の形態に比べて、基板１０に成長させる半導体層数が少なく、また、発光素子部２０上の半導体層の除去工程が不要であるので、製造プロセスの容易化を図ることができる。
なお、本実施の形態に係る面発光型装置の製造方法のその他の内容は、第１の実施の形態に係る面発光型装置の製造方法の説明から導き出せる内容を含む。
（第３の実施の形態）
図１５は、本発明を適用した第３の実施の形態に係る光伝達装置を示す図である。光伝達装置２００は、コンピュータ、ディスプレイ、記憶装置、プリンタ等の電子機器２０２を相互に接続するものである。電子機器２０２は、情報通信機器であってもよい。光伝達装置２００は、ケーブル２０４の両端にプラグ２０６が設けられたものであってもよい。ケーブル２０４は、光ファイバを含む。プラグ２０６は、光素子（上述の面発光型装置を含む）を内蔵する。プラグ２０６は、半導体チップをさらに内蔵してもよい。
光ファイバの一方の端部に接続される光素子は、発光素子（上述の面発光型装置）であり、光ファイバの他方の端部に接続される光素子は、受光素子である。一方の電子機器２０２から出力された電気信号は、発光素子によって光信号に変換される。光信号は光ファイバを伝わり、受光素子に入力される。受光素子は、入力された光信号を電気信号に変換する。そして、電気信号は、他方の電子機器２０２に入力される。こうして、本実施の形態に係る光伝達装置２００によれば、光信号によって、電子機器２０２の情報伝達を行うことができる。
（第４の実施の形態）
図１６は、本発明を適用した第４の実施の形態に係る光伝達装置の使用形態を示す図である。光伝達装置２１２は、電子機器２１０間を接続する。電子機器２１０として、液晶表示モニター又はディジタル対応のＣＲＴ（金融、通信販売、医療、教育の分野で使用されることがある。）、液晶プロジェクタ、プラズマディスプレイパネル（ＰＤＰ）、ディジタルＴＶ、小売店のレジ（ＰＯＳ（Point of Sale Scanning）用）、ビデオ、チューナー、ゲーム装置、プリンタ等が挙げられる。
（第５の実施の形態）
５−１．面発光型装置
図１７は、本発明を適用した第５の実施の形態に係る面発光型装置の平面図である。図１８は、図１７のＸＶIII−ＸＶIII線断面図である。なお、本実施の形態に係る面発光型装置の回路図は、第１の実施の形態の図３が該当する。本実施の形態では、整流素子部２４０及び電極（配線）パターンの構成が第１の実施の形態と異なっている。
面発光型装置２２０は、基板１０と、発光素子部２０と、整流素子部２４０と、を含む。基板１０及び発光素子部２０の内容は、第１の実施の形態で説明した通りである。
整流素子部２４０は、接合ダイオード２５２を含む。詳しくは、整流素子部２４０は、基板１０側から配置された、第１の半導体部２２と同一組成からなる第１の支持部４２と、第２の半導体部２４と同一組成からなる第２の支持部４４と、第４の半導体部２４６，２４８と、容量低減部２６０と、第５の半導体部２５０と、を含む。第１及び第２の支持部４２，４４は、第１の実施の形態で説明した通りである。
第４の半導体部２４６，２４８は、第２の導電型（例えばｐ型）からなり、第５の半導体部２５０は、第１の導電型（例えばｎ型）からなる。これによって、第４及び第５の半導体部２４８，２５０と、それらの間に設けられている容量低減部２６０とにより、ｐｎ接合ダイオードを形成することができる。なお、第４の半導体部２４８だけでなく、第４の半導体部２４６も、ｐｎ接合ダイオードの動作に寄与してもよい。
第４の半導体部２４６，２４８は、第３の半導体部２６，２８と同一組成から形成されていてもよい。図１８に示す例では、第４の半導体部２４６は、ミラーである第３の半導体部２６と同一組成で形成され、第４の半導体部２４８は、コンタクト部である第３の半導体部２８と同一組成で形成されている。最上面の第４の半導体部２４８は、（例えばｐ型）ＧａＡｓ層から形成してもよい。
本実施の形態において、第５の半導体部２５０は、第４の半導体部２４６，２４８と異なる導電型であれば、その材料は限定されない。例えば、第５の半導体部２５０は、第４の半導体部２４６，２４８とは異なる導電型であって、第４の半導体部２４６，２４８の少なくとも一部（例えば第４の半導体部２４８）と同一組成（（例えばｎ型）ＧａＡｓ層）から形成されていてもよい。
本実施の形態では、第４及び第５の半導体部２４８，２５０の間に、容量低減部２６０が設けられている。これによれば、接合ダイオード２５２の容量低減が図れるので、接合ダイオード２５２が発光素子部２０の高速駆動を妨げるのを防止することができる。特に、本実施の形態では、整流素子部２４０を発光素子部２０に対して並列接続するため、発光素子部２０及び整流素子部２４０の容量はそれぞれが加算された値として影響する。そのため、接合ダイオード２５２の容量低減を図ることは、面発光型装置の高速駆動化に対して非常に効果的である。
容量低減部２６０は、電気的接続領域を確保するために、第４の半導体部２４８の一部の領域上に設けられていてもよい。容量低減部２６０の材料、厚さ及び面積は、接合ダイオード２５２の容量値に基づいて決めることができる。接合ダイオード２５２の容量の低減を図るためには、容量低減部２６０として、比誘電率が低い材料を用いることが好ましい。
容量低減部２６０は、半導体部（第６の半導体部）であってもよい。容量低減部２６０が真性半導体から形成される場合、接合ダイオード２５２は、ｐｉｎダイオードと呼ぶこともできる。なお、真性半導体とは、電気伝導に関与するキャリアのほとんどが、価電子帯から伝導体に熱励起された自由電子、あるいは価電子帯に生じた同数の正孔であり、不純物や格子欠陥の存在によるキャリア濃度の変化が無視できる半導体をいう。
あるいは、容量低減部２６０は、第４の半導体部２４８と同一導電型（例えばｐ型）であって、第４の半導体部２４８よりもドーピングされる不純物濃度が低い（例えば１桁以上不純物濃度が低い）半導体部であってもよい。あるいは、容量低減部２６０は、第５の半導体部２５０と同一導電型（例えばｎ型）であって、第５の半導体部２５０よりもドーピングされる不純物濃度が低い（例えば１桁以上不純物濃度が低い）半導体部であってもよい。
なお、接合ダイオード２５２の容量の低減を図るためには、容量低減部２６０の厚さを大きくし、その面積を小さくすることが好ましい。例えば、容量低減部２６０は、第４の半導体部２４８（又は第５の半導体部２５０）よりも厚さが大きくてもよいし、第４の半導体部２４８よりも面積が小さくてもよい。
容量低減部２６０は、例えば、ＡｌＧａＡｓ層、ＧａＡｓ層などから形成することができる。容量低減部２６０が下地となる第４の半導体部２４８と異なる材料から形成されていれば、エッチングの選択比が得られるので、容量低減部２６０を選択的にエッチングすることが容易である。例えば、第４の半導体部２４８がＧａＡｓ層からなる場合、容量低減部２６０は、ＡｌＧａＡｓ層から形成してもよい。
容量低減部２６０をＡｌＧａＡｓ層から形成する場合、各組成の比率は特に限定されるものではないが、Ａｌ組成比が高いほうが容量低減部２６０の比誘電率を低くすることができるので好ましい。容量低減部２６０のＡｌＧａＡｓ層の各組成の比率は、例えばＡｌｘＧａ１−ｘＡｓ（ｘ≧０．５）であってもよい。これによれば、Ａｌ組成比が高いために接合ダイオード２５２のさらなる容量低減を図ることができるだけでなく、上述した下地となる第４の半導体部２４８に対して、十分なエッチングの選択比を得ることができる。
次に、電極（配線）パターンの構成について説明する。
発光素子部２０には、駆動用の第１及び第２の電極２３０，２３２が形成されている。第１の電極２３０は、第１の半導体部２２に電気的に接続され、第１の実施の形態で説明したように、第１の半導体層８０上に形成されていてもよい。第２の電極２３２は、第３の半導体部２６，２８に電気的に接続され、例えばコンタクト部である第３の半導体部２８上に形成されていてもよい。第２の電極２３２は、第３の半導体部２８の上面の端部に沿ってリング形状に形成されていてもよい。第１及び第２の電極２３０，２３２の材料は第１の実施の形態で説明した通りである。
整流素子部２４０には、駆動用の第３及び第４の電極２３４，２３６が形成されている。第３の電極２３４は、第４の半導体部２４６，２４８に電気的に接続されている。例えば、第５の半導体部２５０が第４の半導体部２４８の一部の領域上に形成され、第４の半導体部２４８の露出領域に第３の電極２３４が形成されていてもよい。第３の電極２３４は、同一導電型（第２の導電型（例えばｐ型））に対応する第２の電極２３２と、同一組成から形成してもよい。
第４の電極２３６は、第５の半導体部２５０に電気的に接続され、例えば第５の半導体部２５０の上面に形成されていてもよい。第５の半導体部２５０の上面からは光は出射されないので、第５の半導体部２５０の上面の全部が第４の電極２３６によって覆われていてもよい。第４の電極２３６は、同一導電型（第１の導電型（例えばｎ型））に対応する第１の電極２３０と、同一組成から形成してもよい。
接合ダイオード（ｐｉｎダイオード）２５２は、第１及び第２の電極２３０，２３２の間に並列接続され、発光素子部２０とは逆方向の整流作用を有する。詳しくは、第１及び第３の電極２３０，２３４が配線２７０によって電気的に接続され、第２及び第４の電極２３２，２３６が配線２７２によって電気的に接続されている。
図１７に示す例では、第１の電極２３０は、発光素子部２０の外周を囲むように例えばＣ形状に形成された部分と、第３の電極２３４の方向に延出された部分と、を含む。そして、配線２７０の大部分は、第１及び第３の電極２３０，２３４のいずれかの領域上に配置されている。配線２７０はその一部に電気的接続部２７６を有し、電気的接続部２７６は例えば第３の電極２３４上に形成されている。また、他方の配線２７２もその一部に電気的接続部２７８を有し、電気的接続部２７８は例えば第４の電極２３６上に形成されている。電気的接続部２７６，２７８は、ランド形状になっていてもよい。
なお、本実施の形態に係る面発光型装置のその他の内容は、第１の実施の形態に係る面発光型装置の説明から導き出せる内容を含む。
５−２．面発光型装置の製造方法
図１９〜図２２は、本発明を適用した第５の実施の形態に係る面発光型装置の製造方法を示す図である。
図１９に示すように、基板１０上に、組成を変調させながらエピタキシャル成長させることにより、第１の導電型（例えばｎ型）からなる第１の半導体層８０と、活性層として機能する第２の半導体層８１と、第２の導電型（例えばｐ型）からなる第３の半導体層８４，８６と、容量低減層２８０と、第１の導電型（例えばｎ型）からなる第４の半導体層８８と、を形成する。容量低減層２８０の組成は、上述の容量低減部２６０の内容が該当する。その他の層の詳細は、すでに説明した内容が該当する。
次に、図２０〜図２２に示すように、少なくとも、第３の半導体層８４，８６、容量低減層２８０及び第４の半導体層８８をパターニングして、発光素子部２０及び整流素子部２４０を形成する。
最初に、図２０に示すように、最上層の第４の半導体層８８と、その下の層の容量低減層２８０と、をパターニングしてもよい。詳しくは、第４の半導体層８８上にレジストを塗布し、当該レジストをパターニングすることによって、所定パターンのレジスト層Ｒ１０を形成する。その後、レジスト層Ｒ２１０をマスクとして、エッチング（例えばドライエッチング又はウエットエッチング）する。ウエットエッチングによれば、エッチング後に新しく露出する面（光の出射面２９を含む第３の半導体層８６）を滑らかな面にすることができる。また、容量低減層２８０と、その下地となる第３の半導体層８６（最上面を含む層）とが異なる材料であれば、エッチングの選択比が得られるので、容量低減層２８０を選択的にエッチングすることが容易である。例えば、第３の半導体層８６がＧａＡｓ層からなる場合、容量低減層２８０は、ＡｌＧａＡｓ層から形成してもよい。容量低減層２８０のＡｌＧａＡｓ層の各組成の比率は、例えばＡｌｘＧａ１−ｘＡｓ（ｘ≧０．５）であってもよく、これによって、上述した下地となる第３の半導体層８６に対して、十分なエッチングの選択比を得ることができる。したがって、さらに良好なパターニングを行うことができる。
こうして、第５の半導体部２５０及び容量低減部２６０を形成した後、図２１に示すように、第３の半導体層８４，８６をパターニングする。詳しくは、上述と同様にしてレジスト層Ｒ２２０を形成し、レジスト層Ｒ２２０をマスクとしてエッチングする。第３の半導体層８４をパターニングすることによって、ミラーとして機能する第３の半導体部２６と、第４の半導体部２４６とを形成することができ、第３の半導体層８６をパターニングすることによって、コンタクト部として機能する第３の半導体部２８と、第４の半導体部２４８とを形成することができる。
図２２に示すように、第２の半導体層８１もパターニングしてもよい。詳しくは、上述と同様にしてレジスト層Ｒ２３０を形成し、レジスト層Ｒ２３０をマスクとしてエッチングして、第２の半導体層８２を形成するとともに、第１の半導体層８０の少なくとも一部を露出させる。これによれば、第１の半導体層８０の露出領域に第１の電極２３０を形成することが可能になる。
なお、上述のパターニング方法の順番に限定されず、例えば、基板１０に近い側から、第２の半導体層８１、第３の半導体層８４，８６、容量低減層２８０及び第４の半導体層８８の順番にパターニングしてもよい。
その後、第１の実施の形態でも説明したように、絶縁層２５，４５を形成し、樹脂層６０を形成する。また、発光素子部２０を駆動する第１及び第２の電極２３０，２３２を形成し、整流素子部２４０を駆動する第３及び第４の電極２３４，２３６を形成し、所定の電極同士を電気的に接続する配線２７０，２７２を形成する（図１７及び１８参照）。
なお、本実施の形態に係る面発光型装置の製造方法のその他の内容は、第１の実施の形態に係る面発光型装置の製造方法の説明から導き出せる内容を含む。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明の第１の実施の形態に係る面発光型装置の平面図である。 図２は、図１のII−II線断面図である。 図３は、本発明の第１の実施の形態に係る面発光型装置の回路図である。 図４は、本発明の第１の実施の形態に係る面発光型装置の製造方法を示す図である。 図５は、本発明の第１の実施の形態に係る面発光型装置の製造方法を示す図である。 図６は、本発明の第１の実施の形態に係る面発光型装置の製造方法を示す図である。 図７は、本発明の第１の実施の形態に係る面発光型装置の製造方法を示す図である。 図８は、本発明の第１の実施の形態に係る面発光型装置の製造方法を示す図である。 図９は、本発明の第２の実施の形態に係る面発光型装置の断面図である。 図１０は、本発明の第２の実施の形態に係る面発光型装置の製造方法を示す図である。 図１１は、本発明の第２の実施の形態に係る面発光型装置の製造方法を示す図である。 図１２は、本発明の第２の実施の形態に係る面発光型装置の製造方法を示す図である。 図１３は、本発明の第２の実施の形態に係る面発光型装置の製造方法を示す図である。 図１４は、本発明の第２の実施の形態に係る面発光型装置の製造方法を示す図である。 図１５は、本発明の第３の実施の形態の光伝達装置を示す図である。 図１６は、本発明の第４の実施の形態の光伝達装置の使用形態を示す図である。 図１７は、本発明の第５の実施の形態に係る面発光型装置の平面図である。 図１８は、図１７のＸＶII−ＸＶII線断面図である。 図１９は、本発明の第５の実施の形態に係る面発光型装置の製造方法を示す図である。 図２０は、本発明の第５の実施の形態に係る面発光型装置の製造方法を示す図である。 図２１は、本発明の第５の実施の形態に係る面発光型装置の製造方法を示す図である。 図２２は、本発明の第５の実施の形態に係る面発光型装置の製造方法を示す図である。
符号の説明
１０…基板 ２０…発光素子部 ２２…第１の半導体部 ２４…第２の半導体部
２５…絶縁層 ２６，２８…第３の半導体部 ２９…出射面 ３０…第１の電極
３２…第２の電極 ３４…第３の電極 ３６…第４の電極 ４０…整流素子部
４２…第１の支持部 ４４…第２の支持部 ４５…絶縁層
４６，４８…第４の半導体部 ５０…第５の半導体部 ５２…接合ダイオード
６０…樹脂層 ７０，７２，７４…配線 ８０…第１の半導体層
８１…第２の半導体層 ８４，８６…第３の半導体層 ８８…第４の半導体層
１３６…第４の電極 １５２，１５４…第４の半導体部 １５６…第５の半導体部
１６０…ショットキーダイオード １７０，１８０…第３の半導体層
２３０…第１の電極 ２３２…第２の電極 ２３４…第３の電極 ２３６…第４の電極
２４６，２４８…第４の半導体部 ２５０…第５の半導体部 ２５２…接合ダイオード
２６０…容量低減部 ２７０，２７２…配線 ２８０…容量低減層

Claims (15)

  1. 基板と、
    前記基板の上方に、前記基板側から配置された、第１の導電型からなる第１の半導体部と、活性層として機能する第２の半導体部と、第２の導電型からなる第３の半導体部と、を含む発光素子部と、
    前記基板の上方に、前記基板側から配置された、前記第１の半導体部と同一組成からなる第１の支持部と、前記第２の半導体部と同一組成からなる第２の支持部と、第４の半導体部と、第５の半導体部と、を含む整流素子部と、
    前記発光素子部を駆動する第１及び第２の電極と、
    を含み、
    前記第４及び第５の半導体部は、前記第１及び第２の電極の間に並列接続され、前記発光素子部とは逆方向の整流作用を有する、面発光型装置。
  2. 請求項１記載の面発光型装置において、
    前記第４の半導体部は、第２の導電型からなり、
    前記第５の半導体部は、第１の導電型からなる、面発光型装置。
  3. 請求項２記載の面発光型装置において、
    前記第４の半導体部は、前記第３の半導体部と同一組成から形成されている、面発光型装置。
  4. 請求項１から請求項３のいずれかに記載の面発光型装置において、
    前記第４及び第５の半導体部の間に、容量低減部が設けられている、面発光型装置。
  5. 請求項４記載の面発光型装置において、
    前記容量低減部は、真性半導体からなる、面発光型装置。
  6. 請求項４記載の面発光型装置において、
    前記容量低減部は、前記第４又は第５の半導体部よりも低濃度不純物の半導体からなる、面発光型装置。
  7. 請求項４から請求項６のいずれかに記載の面発光型装置において、
    前記第４の半導体部は、ＧａＡｓ層を最上面に含み、
    前記容量低減部は、ＡｌＧａＡｓ層を含む、面発光型装置。
  8. 請求項１記載の面発光型装置において、
    前記第４及び第５の半導体部は、いずれかにショットキー接合が形成されている、面発光型装置。
  9. 請求項８記載の面発光型装置において、
    前記第３の半導体部は、組成の異なる少なくとも２層を含み、
    前記第４の半導体部は、前記組成の異なる少なくとも２層のいずれか１層と同一組成を含み、
    前記第５の半導体部は、前記組成の異なる少なくとも２層の他の１層と同一組成を含む、面発光型装置。
  10. 請求項１から請求項９のいずれかに記載の面発光型装置において、
    前記発光素子部は、面発光型半導体レーザとして機能し、
    前記第１の半導体部は、第１のミラーとして機能し、
    前記第３の半導体部は、第２のミラーとして機能する、面発光型装置。
  11. 請求項９を引用する請求項１０記載の面発光型装置において、
    前記第３の半導体部は、Ａｌ組成の異なる少なくとも２層のＡｌＧａＡｓ層を含み、
    前記第５の半導体部は、前記第４の半導体部よりもＡｌ組成の高いＡｌＧａＡｓ層を含み、
    前記第５の半導体部にショットキー接合が形成されている、面発光型装置。
  12. （ａ）基板の上方に、第１の導電型からなる第１の半導体層と、活性層として機能する第２の半導体層と、第２の導電型からなる第３の半導体層と、第１の導電型からなる第４の半導体層と、を形成すること、
    （ｂ）少なくとも前記第３及び第４の半導体層をパターニングすることによって、前記基板の上方に前記基板側から配置された、第１の導電型からなる第１の半導体部、活性層として機能する第２の半導体部、及び第２の導電型からなる第３の半導体部、を含む発光素子部と、前記基板の上方に前記基板側から配置された、前記第１の半導体部と同一組成からなる第１の支持部、前記第２の半導体部と同一組成からなる第２の支持部、第２の導電型からなる第４の半導体部、及び第１の導電型からなる第５の半導体部、を含む整流素子部と、を形成すること、
    （ｃ）前記発光素子部を駆動する第１及び第２の電極を形成すること、
    （ｄ）前記第４及び第５の半導体部を、前記第１及び第２の電極の間において、前記発光素子部とは逆方向の整流作用を有する向きに並列接続すること、
    を含む、面発光型装置の製造方法。
  13. 請求項１２記載の面発光型装置の製造方法において、
    前記（ａ）工程で、前記第３及び第４の半導体層の間に、容量低減層を形成することをさらに含み、
    前記（ｂ）工程で、前記容量低減層をパターニングすることによって、前記第４及び第５の半導体部の間に、容量低減部を形成することをさらに含む、面発光型装置の製造方法。
  14. 請求項１３記載の面発光型装置の製造方法において、
    前記第３の半導体層は、ＧａＡｓ層を最上面に含み、
    前記容量低減層は、ＡｌＧａＡｓ層を含み、
    前記（ｂ）工程で、前記容量低減層をウエットエッチングによってパターニングする、面発光型装置の製造方法。
  15. （ａ）基板の上方に、第１の導電型からなる第１の半導体層と、活性層として機能する第２の半導体層と、第２の導電型からなる第３の半導体層と、を形成すること、
    （ｂ）少なくとも前記第３の半導体層をパターニングすることによって、前記基板の上方に前記基板側から配置された、第１の導電型からなる第１の半導体部、前記活性層として機能する第２の半導体部、及び第２の導電型からなる第３の半導体部、を含む発光素子部と、前記基板の上方に前記基板側から配置された、前記第１の半導体部と同一組成からなる第１の支持部、前記第２の半導体部と同一組成からなる第２の支持部、第２の導電型からなる第４の半導体部、及び第２の導電型からなる第５の半導体部、を含む整流素子部と、を形成すること、
    （ｃ）前記発光素子部を駆動する第１及び第２の電極を形成すること、
    （ｄ）前記第４及び第５の半導体部のいずれか一方にショットキー接合を形成すること、
    （ｅ）前記第４及び第５の半導体部を、前記第１及び第２の電極の間において、前記発光素子部とは逆方向の整流作用を有する向きに並列接続すること、
    を含む、面発光型装置の製造方法。
JP2004273352A 2004-07-29 2004-09-21 面発光型装置及びその製造方法 Pending JP2006066846A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004273352A JP2006066846A (ja) 2004-07-29 2004-09-21 面発光型装置及びその製造方法
DE200560026752 DE602005026752D1 (de) 2004-07-29 2005-07-06 Oberflächenemittierende Lichtquelle und deren Herstellungsverfahren
EP20050014632 EP1622238B1 (en) 2004-07-29 2005-07-06 Surface-emitting light source and method for manufacturing the same
US11/189,729 US20060023762A1 (en) 2004-07-29 2005-07-27 Surface-emitting type device and method for manufacturing the same
KR20050068977A KR100742037B1 (ko) 2004-07-29 2005-07-28 면 발광형 장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004221761 2004-07-29
JP2004273352A JP2006066846A (ja) 2004-07-29 2004-09-21 面発光型装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006066846A true JP2006066846A (ja) 2006-03-09

Family

ID=35149414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004273352A Pending JP2006066846A (ja) 2004-07-29 2004-09-21 面発光型装置及びその製造方法

Country Status (5)

Country Link
US (1) US20060023762A1 (ja)
EP (1) EP1622238B1 (ja)
JP (1) JP2006066846A (ja)
KR (1) KR100742037B1 (ja)
DE (1) DE602005026752D1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0489150A (ja) * 1990-07-31 1992-03-23 Nisshin Steel Co Ltd 金網の製造方法および金網
JP2007294981A (ja) * 2006-04-21 2007-11-08 Philips Lumileds Lightng Co Llc 集積電子構成要素を有する半導体発光装置
WO2008075441A1 (ja) * 2006-12-18 2008-06-26 Seiko Epson Corporation 光チップおよび光モジュール
US7453915B2 (en) 2005-12-08 2008-11-18 Seiko Epson Corporation Optical semiconductor element and method for manufacturing the same
WO2009078232A1 (ja) * 2007-12-14 2009-06-25 Nec Corporation 面発光レーザ
JP2009531851A (ja) * 2006-03-28 2009-09-03 ソウル オプト デバイス カンパニー リミテッド ツェナーダイオードを備える発光素子及びその製造方法
US7838890B2 (en) 2006-04-10 2010-11-23 Seiko Epson Corporation Optical device and method for manufacturing optical device
JP2015136603A (ja) * 2014-01-24 2015-07-30 株式会社イントムジャパン 自走式玩具
JP2015211135A (ja) * 2014-04-25 2015-11-24 ウシオオプトセミコンダクター株式会社 半導体光装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005269B4 (de) * 2003-11-28 2005-09-29 Osram Opto Semiconductors Gmbh Lichtemittierendes Halbleiterbauelement mit einer Schutzdiode
JP4449830B2 (ja) * 2005-06-14 2010-04-14 セイコーエプソン株式会社 面発光型半導体レーザ
US20070081568A1 (en) * 2005-10-06 2007-04-12 Seiko Epson Corporation Optical semiconductor element and method for manufacturing the same
KR101316116B1 (ko) * 2006-06-28 2013-10-11 서울바이오시스 주식회사 제너 다이오드를 구비하는 발광소자 및 그 제조 방법
CN102032539B (zh) * 2010-10-28 2012-11-21 映瑞光电科技(上海)有限公司 照明电路
DE102014108295A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement
WO2020133381A1 (zh) * 2018-12-29 2020-07-02 泉州三安半导体科技有限公司 一种激光器封装结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0406506A1 (en) * 1989-07-07 1991-01-09 International Business Machines Corporation Opto-electronic light emitting semiconductor device
JPH07115225A (ja) * 1993-10-20 1995-05-02 Sharp Corp 発光ダイオードの製造方法
JPH09260764A (ja) * 1996-03-18 1997-10-03 Olympus Optical Co Ltd 面発光型半導体レーザ光源
JPH10200159A (ja) * 1997-01-10 1998-07-31 Rohm Co Ltd 半導体発光素子
US6185240B1 (en) * 1998-01-30 2001-02-06 Motorola, Inc. Semiconductor laser having electro-static discharge protection
WO2001022495A1 (de) * 1999-09-21 2001-03-29 Osram Opto Semiconductors Gmbh & Co. Ohg Lichtemittierendes halbleiterbauelement hoher esd-festigkeit und verfahren zu seiner herstellung
US20030228716A1 (en) * 1996-02-01 2003-12-11 Swirhun Stanley E. Closely-spaced VCSEL and photodetector for application requiring their independent operation
JP2005311089A (ja) * 2004-04-22 2005-11-04 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245193A (ja) * 1985-08-23 1987-02-27 Hitachi Ltd 光電子装置
JPH06334271A (ja) * 1993-05-25 1994-12-02 Sony Corp 半導体レーザ
JPH0927657A (ja) * 1995-07-12 1997-01-28 Oki Electric Ind Co Ltd 半導体レーザの製造方法
US6069908A (en) * 1998-02-09 2000-05-30 Hewlwtt-Packard Company N-drive or P-drive VCSEL array
JP2004006548A (ja) 2002-06-03 2004-01-08 Renesas Technology Corp 半導体レーザ素子及びその製造方法
JP2004200209A (ja) * 2002-12-16 2004-07-15 Fuji Xerox Co Ltd 電極等の導電パターンの形成方法およびこれを用いた面発光型半導体レーザ並びにその製造方法
KR101060055B1 (ko) * 2003-11-28 2011-08-29 오스람 옵토 세미컨덕터스 게엠베하 보호 다이오드를 포함하는 발광 반도체 소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0406506A1 (en) * 1989-07-07 1991-01-09 International Business Machines Corporation Opto-electronic light emitting semiconductor device
JPH07115225A (ja) * 1993-10-20 1995-05-02 Sharp Corp 発光ダイオードの製造方法
US20030228716A1 (en) * 1996-02-01 2003-12-11 Swirhun Stanley E. Closely-spaced VCSEL and photodetector for application requiring their independent operation
JPH09260764A (ja) * 1996-03-18 1997-10-03 Olympus Optical Co Ltd 面発光型半導体レーザ光源
JPH10200159A (ja) * 1997-01-10 1998-07-31 Rohm Co Ltd 半導体発光素子
US6185240B1 (en) * 1998-01-30 2001-02-06 Motorola, Inc. Semiconductor laser having electro-static discharge protection
WO2001022495A1 (de) * 1999-09-21 2001-03-29 Osram Opto Semiconductors Gmbh & Co. Ohg Lichtemittierendes halbleiterbauelement hoher esd-festigkeit und verfahren zu seiner herstellung
JP2005311089A (ja) * 2004-04-22 2005-11-04 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0489150A (ja) * 1990-07-31 1992-03-23 Nisshin Steel Co Ltd 金網の製造方法および金網
US7453915B2 (en) 2005-12-08 2008-11-18 Seiko Epson Corporation Optical semiconductor element and method for manufacturing the same
JP2009531851A (ja) * 2006-03-28 2009-09-03 ソウル オプト デバイス カンパニー リミテッド ツェナーダイオードを備える発光素子及びその製造方法
US7838890B2 (en) 2006-04-10 2010-11-23 Seiko Epson Corporation Optical device and method for manufacturing optical device
JP2007294981A (ja) * 2006-04-21 2007-11-08 Philips Lumileds Lightng Co Llc 集積電子構成要素を有する半導体発光装置
WO2008075441A1 (ja) * 2006-12-18 2008-06-26 Seiko Epson Corporation 光チップおよび光モジュール
US7843985B2 (en) 2006-12-18 2010-11-30 Seiko Epson Corporation Light chip and optical module
WO2009078232A1 (ja) * 2007-12-14 2009-06-25 Nec Corporation 面発光レーザ
JP2015136603A (ja) * 2014-01-24 2015-07-30 株式会社イントムジャパン 自走式玩具
JP2015211135A (ja) * 2014-04-25 2015-11-24 ウシオオプトセミコンダクター株式会社 半導体光装置

Also Published As

Publication number Publication date
EP1622238A2 (en) 2006-02-01
KR20060048872A (ko) 2006-05-18
EP1622238A3 (en) 2006-05-10
EP1622238B1 (en) 2011-03-09
US20060023762A1 (en) 2006-02-02
DE602005026752D1 (de) 2011-04-21
KR100742037B1 (ko) 2007-07-23

Similar Documents

Publication Publication Date Title
KR100742037B1 (ko) 면 발광형 장치 및 그 제조 방법
JP5260958B2 (ja) 面発光レーザ素子アレイ
JPH11168262A (ja) 面型光デバイス、その製造方法、および表示装置
US9627854B2 (en) VCSEL with intracavity contacts
JP2006511943A (ja) 半導体デバイスの作製方法及び半導体デバイス
US7365368B2 (en) Surface-emitting type wafer and method for manufacturing the same, and burn-in method for surface-emitting type wafers
US7881359B2 (en) Surface-emission semiconductor laser device
US20230067254A1 (en) Semiconductor device
JP3738849B2 (ja) 面発光型半導体レーザ、光モジュール、ならびに光伝達装置
JP2019033210A (ja) 面発光レーザ
JP4232034B2 (ja) 面発光型半導体レーザの製造方法
JP4164685B2 (ja) 光素子及びその製造方法
JP4470819B2 (ja) 光素子
US7838890B2 (en) Optical device and method for manufacturing optical device
JP4449830B2 (ja) 面発光型半導体レーザ
JP4492413B2 (ja) 光半導体素子の製造方法および光半導体素子
JPH0927657A (ja) 半導体レーザの製造方法
JP2009158709A (ja) 面発光型半導体レーザアレイおよび面発光型半導体レーザ
CN111431032B (zh) 一种激光器及其制造方法
Chua et al. Low-threshold InAlGaAs vertical-cavity surface-emitting laser arrays using transparent contacts
JP4572369B2 (ja) 光素子及びその製造方法
JP3846596B2 (ja) 面発光型半導体レーザ、光モジュール、ならびに光伝達装置
JP2006339418A (ja) 光素子及びその製造方法
JP2007150177A (ja) 面発光型半導体レーザ
JP2007317687A (ja) 光素子ウェハ、並びに、光素子チップおよびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100901