JP4492413B2 - 光半導体素子の製造方法および光半導体素子 - Google Patents

Description

本発明は、光半導体素子の製造方法および光半導体素子に関するものである。

面発光型半導体レーザ（以下、面発光レーザという）は、従来の端面発光レーザに比べて素子の体積が小さいため、素子自体の静電破壊耐圧が低い。このため、実装プロセスにおいて、機械又は作業者から加えられた静電気によって素子がダメージを受けることがある。特に、面発光レーザは、順バイアスの電圧にはある程度の耐性を有するが、逆バイアスの電圧には耐性が低く、逆バイアスの電圧が印加されることによって素子が破壊されることがある。実装プロセスでは、静電気を除去するためにさまざまな対策が施されるが、それらの対策には限界がある（例えば、特許文献１参照）。
特開２００４−６５４８号公報

ところで、面発光レーザの静電破壊耐性を向上させる構造として、面発光レーザと静電破壊保護素子（機能部）とを集積させるものが考えられている。静電破壊保護素子としては、整流作用をもつダイオードが挙げられる。すなわち、面発光レーザと並列に且つ逆向きにダイオードを接続する。すると、静電気により面発光レーザに逆バイアス電圧が印加されたとき、ダイオードによって電流経路を確保することができ、過大な逆バイアス電圧が面発光レーザに作用することを回避できる。

上記のような機能部を有する面発光レーザ素子の製造方法としては、次に示す方法が考え出されている。
ａ）先ず、基板上に、面発光レーザとなる層を形成し、その層の上に機能部となる層をエピタキシャル成長で形成する。
ｂ）次いで、機能部となる層をパターニングして機能部を形成する。
ｃ）次いで、面発光レーザとなる層をパターニングして面発光レーザを形成する。
ｄ）次いで、面発光レーザを駆動する電極を形成する。
ｅ）次いで、機能部と面発光レーザとを電気的に接続する電極を形成する。これらにより機能部を有する面発光レーザ素子が完成する。

ここで、機能部となる層をパターニングする際、面発光レーザとなる層までエッチングしてしまうと、予め設計した分布反射型多層膜ミラーの反射率が変化してしまう。すなわち、所望の特性を持った面発光レーザが形成できなくなる。ｂ）の工程でドライエッチング法を用いた場合は、面発光レーザとなる層を損傷させずに、機能部を形成することは難しい。

そこで、ａ）の工程で、面発光レーザとなる層の最上層をＧａＡｓで形成するとともに、機能部となる層の一部（最下層）をＡｌＧａＡｓで形成する。さらに、ｂ）の工程でＡｌＧａＡｓのみをエッチングするエッチャントを用いてウエットエッチングをする。これらにより、面発光レーザとなる層を完全に残す製造方法が考え出されている。

しかしながら、上記製造方法においても、ウエットエッチングで機能部をパターニングするときに、その機能部となる層の上面のエッチングのみならす、側面からの横方向（平面方向）にもエッチングが進んでしまう。これにより、上記製造方法は、機能部について精密にパターニングすることが難しい。

本発明は、上記事情に鑑みてなされたもので、発光素子部と機能部とを有してなる光半導体素子の製造工程において、精密にパターニングすることを可能にする光半導体素子の製造方法および光半導体素子の提供を目的とする。
また、本発明は、発光素子部と機能部とを有してなる光半導体素子の製造工程において、発光素子部を形成するための層を損傷させることなく、簡便にかつ精密に、機能部となる層をパターニングすることを可能にする光半導体素子の製造方法および光半導体素子の提供を目的とする。

上記目的を達成するために、本発明の光半導体素子の製造方法は、発光素子部と機能部とを有してなる光半導体素子の製造方法であって、少なくとも前記機能部の一部を形成するときに、ドライエッチングを行い、その後に、ウエットエッチングをすることを特徴とする。
本発明によれば、ドライエッチングにより、機能部となる層の平面方向について精密にパターニングすることができる。ただし、ドライエッチングのみでは深さ方向のエッチング量を制御することが困難である。そこで、本発明は、ドライエッチングの次に行うウエットエッチングにより深さ方向のエッチング量を精密に且つ簡便に制御することができる。したがって、本発明は、ドライエッチングとウエットエッチングにより、機能部の一部又は全部について、精密にパターニングすることができる。

上記目的を達成するために、本発明の光半導体素子の製造方法は、基板の上方に、第１の導電型からなる第１の半導体層と、活性層として機能する第２の半導体層と、第２の導電型からなる第３の半導体層と、第４の半導体層とを形成する第１工程と、前記第４の半導体層の少なくとも一部をパターニングすることによって、機能部の少なくとも一部を形成する第２工程と、少なくとも前記第３の半導体層をパターニングすることによって、機能部及び発光素子部を形成する第３工程と、前記発光素子部を駆動する第１及び第２の電極を形成する第４工程と、前記発光素子部と前記機能部とを接続する第３の電極を形成する第５工程とを有し、前記第２工程において、ドライエッチングを行い、その後に、ウエットエッチングをすることにより前記機能部の少なくとも一部を形成することを特徴とする。
本発明によれば、第１工程により、例えば基板上に面発光レーザとなる層（面発光レーザ層）を形成でき、その面発光レーザ層の上に機能部となる層（機能層）を形成することができる。また、第２工程により、機能部の一部を形成することができる。この第２工程では、ドライエッチングにより機能部の一部を形成するためのパターンの平面方向について精密にエッチングでき、ウエットエッチングにより該パターンの深さ方向について精密にエッチングすることができる。これらにより本発明は、発光素子部を形成するための層を損傷させることなく、簡便にかつ精密に、機能部となる層をパターニングすることができる。したがって、発光素子部と機能部とを備えた光半導体素子を高精度に製造することができる。

また、本発明の光半導体素子の製造方法は、前記ドライエッチングと前記ウエットエッチングとが連続して行われることが好ましい。
本発明によれば、ドライエッチングによりエッチング量の平面方向について精密に制御でき、エッチング量の深さ方向についてはウエットエッチングにより精密に調整することができる。また、ドライエッチングとウエットエッチングとで同一のレジストを用いることもできる。したがって、本発明は、発光素子部を形成するための層などを損傷さることなく、機能部などを精密に形成することができる。

また、本発明の光半導体素子の製造方法は、前記ドライエッチングにより所望部位（エッチング対象）の大部分のエッチングを行い、前記ウエットエッチングにより該所望部位についての残り僅かな部分のエッチングをすることが好ましい。
本発明によれば、ウエットエッチングのエッチング量が僅かであるので、そのウエットエッチングによって横方向（平面方向）にエッチングが進むことによるパターン形状の乱れなどを回避することができる。ウエットエッチングは、深さ方向のみならず、水平方向にもエッチングが進む。これにより、全てのエッチングをウエットエッチングで行うとすると、エッチングパターンの側面（境界）にオーバーハングなどのパターン形状の乱れが生じ、電極の断線、素子容量の変動などの不都合が生じる。本発明では、ウエットエッチング量がドライエッチング量に比べて僅かであるので、上記不都合を実質的に解消することができる。また、本発明は、僅かなウエットエッチングにより深さ方向のエッチング量を精密に制御することができる。そこで、本発明は、発光素子部を形成するための層などを損傷させることなく、簡便にかつ精密に、機能部などとなる層をパターニングすることができる。

また、本発明の光半導体素子の製造方法は、前記ウエットエッチングによってエッチングする厚さは、０．１マイクロメール以下であることが好ましい。
本発明によれば、ウエットエッチング量が微小であるので、そのウエットエッチングによるパターン形状の乱れなどを回避することができる。また、そのウエットエッチングにより、０．１マイクロメール以下の微小な深さ方向のエッチング量について、精密に制御することができる。

また、本発明の光半導体素子の製造方法は、前記ドライエッチングと前記ウエットエッチングとの間に、該ドライエッチング後に発生する変質層を除去する除去工程を行うことが好ましい。
本発明によれば、ドライエッチングによって発生した変質層を、除去工程により除去することができる。そして、除去工程の後にウエットエッチングをすることにより、発光素子部を形成するための層などを損傷させることなく、簡便に、かつ、より精密に、機能部などとなる層をパターニングすることができる。

また、本発明の光半導体素子の製造方法は、前記ウエットエッチングが前記ドライエッチング後に発生する変質層を除去する除去工程を含むことが好ましい。
本発明によれば、ドライエッチングによって発生した変質層を、ウエットエッチングにより除去することができる。したがって、本発明は、製造工程の簡素化及び迅速化を図ることができる。

また、本発明の光半導体素子の製造方法は、前記除去工程がアンモニア水と過酸化水素水との混合溶液による処理であることが好ましい。また、前記除去工程は、紫外線又はプラズマを用いて行われるものであってもよい。
本発明によれば、ドライエッチングによって発生した変質層を、簡便に除去することができる。

また、本発明の光半導体素子の製造方法は、前記発光素子部が面発光レーザであり、前記機能部は前記面発光レーザを静電気破壊から保護するダイオードであることが好ましい。
本発明によれば、静電気について耐性が高く、高性能で且つ信頼性の高い面発光レーザを製造することができる。また、機能部としては、面発光レーザの出力をモニタする受光素子（フォトダイオードなど）であってもよい。

また、本発明の光半導体素子の製造方法は、前記ウエットエッチングが濃度１パーセント以下の弗酸を用いて行われることが好ましい。
本発明によれば、簡便にウエットエッチングをすることができる。

また、本発明の光半導体素子の製造方法は、前記ウエットエッチングの対象とされる除去層と該除去層の下層とがアルミニウム組成が異なることが好ましい。
本発明によれば、エッチング対象層（除去層）と非対象層（下層）とのアルミニウム組成の差を利用して選択比の高いエッチャントを用いてウエットエッチングすることができ非対象層（面発光レーザの表面など）を確実に露出させることができる。

また、本発明の光半導体素子の製造方法は、前記第４の半導体層がＡｌＧａＡｓ層を含み、前記ＡｌＧａＡｓ層はＡｌ_ＸＧａ_１−ＸＡｓにおけるＸが０．３以上であることが好ましい。
本発明によれば、ウエットエッチングにおけるエッチング対象層（第４の半導体層）と非対象層（第３の半導体層）とのアルミニウム組成の差を利用して、第４の半導体層のみを確実にエッチングすることができる。

また、本発明の光半導体素子の製造方法は、前記第４の半導体層がＧａＡｓ層と該ＧａＡｓ層の下層に形成されたＡｌＧａＡｓ層とを含み、前記ＡｌＧａＡｓ層は前記ＧａＡｓ層に比べて薄いことが好ましい。
本発明によれば、例えばドライエッチングにより第４の半導体層のＧａＡｓ層の全部をエッチングでき、ウエットエッチングにより第４の半導体層のＡｌＧａＡｓ層全部をエッチングすることができる。また、ドライエッチングにより第４の半導体層のＧａＡｓ層ほぼ全部をエッチングした場合、ウエットエッチングにより第４の半導体層のＧａＡｓ層残り部分とＡｌＧａＡｓ層全部をエッチングすることができる。また、ドライエッチングにより第４の半導体層のＧａＡｓ層全部とＡｌＧａＡｓ層の一部とをエッチングした場合、ウエットエッチングにより第４の半導体層のＡｌＧａＡｓ層残り部分をエッチングすることができる。したがって、ドライエッチングが第４の半導体層のＧａＡｓ層で止まっても、ＡｌＧａＡｓ層まで進んでも、ウエットエッチングによりＡｌＧａＡｓ層まで正確にエッチングすることができる。

上記目的を達成するために、本発明の光半導体素子は、前記光半導体素子の製造方法を用いて製造されたことを特徴とする。
本発明によれば、発光素子部と機能部とを有してなる高性能な光半導体素子を低コストで提供することができる。

以下、本発明の実施形態に係る光半導体素子の製造方法および光半導体素子について、図面を参照して説明する。本実施形態では、光半導体素子の一例として面発光レーザを挙げて説明する。

（光半導体素子）
図１は、本発明の実施形態に係る光半導体素子の平面図である。図２は、図１の部位Ｉ−Ｉの断面図である。図３は、本実施形態に係る光半導体素子の回路図である。

光半導体素子２２０は、基板１０と、発光素子部２０と、整流素子部（機能部）２４０とを有して構成されている。発光素子部２０は面発光レーザを構成している。

基板１０は、半導体基板（例えばｎ型ＧａＡｓ基板）である。基板１０は、発光素子部２０及び整流素子部２４０を支持している。言い換えれば、発光素子部２０及び整流素子部２４０は、同一基板（同一チップ）に形成され、モノリシック構造をなしている。

発光素子部２０は、基板１０上に形成されている。１つの基板１０に、１つの発光素子部２０が形成されていてもよいし、複数の発光素子部２０が形成されていてもよい。発光素子部２０の上面は、光の出射面２９となっている。発光素子部２０の平面形状は、円形状であってもよいがこれに限定されるものではない。面発光レーザの場合、発光素子部２０は垂直共振器と呼ばれる。

発光素子部２０は、基板１０側から配置された、第１の導電型（例えばｎ型）からなる第１の半導体層２２と、活性層として機能する第２の半導体層２４と、第２の導電型（例えばｐ型）からなる第３の半導体層２６，２８と、を有して構成されている。

第１の半導体層２２は、例えば、ｎ型Ａｌ_０．９Ｇａ_０．１Ａｓ層とｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層とを交互に積層した４０ペアの分布反射型多層膜ミラー（第１のミラー）を構成している。第２の半導体層２４は、例えば、ＧａＡｓウエル層とＡｌ_０．３Ｇａ_０．７Ａｓバリア層からなり、ウエル層が３層で構成される量子井戸構造を有している。第３の半導体層２６は、例えば、ｐ型Ａｌ_０．９Ｇａ_０．１Ａｓ層とｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層とを交互に積層した２５ペアの分布反射型多層膜ミラー（第２のミラー）を構成している。また、最上面の第３の半導体層２８は、例えばｐ型ＧａＡｓ層からなるコンタクト部であってもよい。なお、第１の半導体層２２、第２の半導体層２４、及び第３の半導体層２６，２８の各組成及び層数は上記に限定されるものではない。

第３の半導体層２６，２８は、Ｃ，Ｚｎ，Ｍｇなどがドーピングされることによりｐ型に形成されている。第１の半導体層２２は、Ｓｉ，Ｓｅなどがドーピングされることによりｎ型に形成されている。したがって、第３の半導体層２６，２８、不純物がドーピングされていない第２の半導体層２４、及び第１の半導体層２２によって、ｐｉｎダイオードが形成されている。

第３の半導体層２６を構成する層のうち、活性層として機能する第２の半導体層２４に近い領域に、絶縁層２５が形成されている。絶縁層２５は、電流狭窄層として機能する。絶縁層２５は、例えば、発光素子部２０の平面形状の周縁に沿ってリング形状に形成されている。絶縁部２５は、酸化アルミニウムを主成分として形成することができる。

発光素子部２０には、駆動用の第１及び第２の電極２３０，２３２が形成されている。

第１の電極２３０は、第１の半導体層２２に電気的に接続され、例えば、第１の半導体層２２から連続する部分上（図２に示す第１の半導体層８０上）に形成されていてもよい。図１に示すように、第１の電極２３０は、第３の半導体層２８（光の出射面２９）の外側に形成され、例えば第３の半導体層２８の外周の２／３を囲むように延出されている。第１の電極２３０は、例えばＡｕ及びＧｅの合金とＡｕとの積層膜から形成することができる。

一方、第２の電極２３２は、第３の半導体層２６，２８に電気的に接続され、例えばコンタクト部である第３の半導体層２８上に形成されていてもよい。図１に示すように、第２の電極２３２は、第３の半導体層２８の上面の端部に沿ってリング形状に形成されていてもよい。その場合、第３の半導体層２８の上面の中央部が出射面２９となる。第２の電極２３２は、例えばＡｕ及びＺｎの合金とＡｕとの積層膜から形成することができる。

第１及び第２の電極２３０，２３２によって、活性層として機能する第２の半導体層２４に電流を流すことができる。なお、第１及び第２の電極２３０，２３２の材料は、上述に限定されず、例えばＴｉ，Ｎｉ，Ａｕ又はＰｔなどの金属やこれらの合金などを利用することができる。

整流素子部２４０は、本発明における機能部をなすものであり、基板１０上における発光素子部２０とは異なる領域上に形成されている。整流素子部２４０は、整流作用を有する。本実施形態に係る整流素子部２４０は、接合ダイオード２５２（ツェナーダイオードを含む）を有して構成されている。

詳しくは、整流素子部２４０は、基板１０側から配置された、第１の半導体層２２と同一組成からなる第１の支持部４２と、第２の半導体層２４と同一組成からなる第２の支持部４４と、第３の支持部２４６，２４８と、第４の半導体層２５０，２６０と、を含む。

第１の支持部４２は、第１の半導体層２２と連続して形成されていてもよい。言い換えれば、基板１０上に第１の半導体層８０が形成され、第１の半導体層８０の一部が第１の半導体層２２であり、他の一部が第１の支持部４２となっていてもよい。また、第２の支持部４４も、第２の半導体層２４と連続して形成されていてもよい。言い換えれば、第１の半導体層８０上に第２の半導体層８２が形成され、第２の半導体層８２の一部が第２の半導体層２４であり、他の一部が第２の支持部４４となっていてもよい。あるいは、第２の支持部４４は、第２の半導体層２４とは離間していても構わない。

第３の支持部２４６，２４８は、第２の導電型（例えばｐ型）からなり、第４の半導体層２５０，２６０の最上層（２５０）は、第１の導電型（例えばｎ型）からなる。これによって、第３の支持部２４６，２４８の最上層（２４８）と、第４の半導体層２５０，２６０の最上層（２５０）及びそれらの間に設けられている第４の半導体層２６０とにより、ｐｎ接合ダイオードを形成することができる。なお、第３の支持部２４６，２４８ともにｐｎ接合ダイオードの動作に寄与してもよい。

第３の支持部２４６，２４８は、第３の半導体層２６，２８と同一組成から形成されていてもよい。図２に示す例では、第３の支持部２４６は、ミラーである第３の半導体層２６と同一組成で形成され、第３の支持部２４８は、コンタクト部である第３の半導体層２８と同一組成で形成されている。第３の支持部２４６，２４８の最上層（２４８）は、（例えばｐ型）ＧａＡｓ層から形成してもよい。

本実施形態において、第４の半導体層２５０，２６０の最上層（２５０）は、第３の支持部２４６，２４８と異なる導電型であれば、その材料は限定されない。例えば、第４の半導体層２５０，２６０の最上層（２５０）は、第３の支持部２４６，２４８とは異なる導電型であって、第３の支持部２４６，２４８の少なくとも一部（例えば第３の支持部２４６，２４８の最上層（２４８））と同一組成（（例えばｎ型）ＧａＡｓ層）から形成されていてもよい。

本実施形態では、第４の半導体層２６０が容量低減部として機能する。これによれば、接合ダイオード２５２の容量低減が図れるので、接合ダイオード２５２が発光素子部２０の高速駆動を妨げるのを防止することができる。特に、本実施形態では、整流素子部２４０を発光素子部２０に対して並列接続するため、発光素子部２０及び整流素子部２４０の容量はそれぞれが加算された値として影響する。そのため、接合ダイオード２５２の容量低減を図ることは、面発光型装置の高遠駆動化に対して非常に効果的である。

第４の半導体層２６０は、電気的接続領域を確保するために、第３の支持部２４６，２４８の最上層（２４８）の一部の領域上に設けられていてもよい。第４の半導体層２６０の材料、厚さ及び面積は、接合ダイオード２５２の容量値に基づいて決めることができる。接合ダイオード２５２の容量の低減を図るためには、第４の半導体層２６０として、比誘電率が低い材料を用いることが好ましい。

第４の半導体層２６０が真性半導体から形成される場合、接合ダイオード２５２は、ｐｉｎダイオードと呼ぶこともできる。なお、真性半導体とは、電気伝導に関与するキャリアのほとんどが、価電子帯から伝導体に熱励起された自由電子、あるいは価電子帯に生じた同数の正孔であり、不純物や格子欠陥の存在によるキャリア濃度の変化が無視できる半導体をいう。

あるいは、第４の半導体層２６０は、第３の支持部２４６，２４８の最上層２４８と同一導電型（例えばｐ型）であって、第３の支持部２４６，２４８の最上層（２４８）よりもドーピングされる不純物濃度が低い（例えば１桁以上不純物濃度が低い）半導体層であってもよい。あるいは、第４の半導体層２６０は、第４の半導体層２５０，２６０の最上層（２５０）と同一導電型（例えばｎ型）であって、第４の半導体層２５０，２６０の最上層（２５０）よりもドーピングされる不純物濃度が低い（例えば１桁以上不純物濃度が低い）半導体層であってもよい。

なお、接合ダイオード２５２の容量の低減を図るためには、第４の半導体層２６０の厚さを大きくし、その面積を小さくすることが好ましい。例えば、第４の半導体層２６０は、第３の支持部２４６，２４８の最上層（２４８）（又は第４の半導体層２５０，２６０の最上層（２５０））よりも厚さが大きくてもよいし、第３の支持部２４６，２４８の最上層（２４８）よりも面積が小さくてもよい。

第４の半導体層２６０は、例えば、ＡｌＧａＡｓ層、ＧａＡｓ層などから形成することができるが、第４の半導体層２６０が下地となる第３の支持部２４６，２４８の最上層（２４８）と異なる材料から形成されていれば、ウエットエッチングの選択比が得られるので、第４の半導体層２６０を選択的にエッチングすることが容易である。例えば、第３の支持部２４６，２４８の最上層（２４８）がＧａＡｓ層からなる場合、第４の半導体層２６０は、ＡｌＧａＡｓ層から形成してもよい。

第４の半導体層２６０をＡｌＧａＡｓ層から形成する場合、各組成の比率は特に限定されるものではないが、Ａｌ組成比が高いほうが第４の半導体層２６０の比誘電率を低くすることができるので好ましい。第４の半導体層２６０のＡ１ＧａＡｓ層の各組成の比率は、例えばＡｌ_ＸＧａ_１−ＸＡｓ（Ｘ≧０．３）であってもよい。これによれば、Ａｌ組成比が高いために接合ダイオード２５２のさらなる容量低減を図ることができるだけでなく、上述した下地となる第３の支持部２４６，２４８の最上層（２４８）に対して、十分なエッチングの選択比を得ることができる。

次に、電極（配線）パターンの構成について説明する。

発光素子部２０には、駆動用の第１及び第２の電極２３０，２３２が形成されている。第１の電極２３０は、第１の半導体層２２に電気的に接続され、第１の半導体層８０上に形成されていてもよい。第２の電極２３２は、第３の半導体層２６，２８に電気的に接続され、例えばコンタクト部である第３の半導体層２８上に形成されていてもよい。第２の電極２３２は、第３の半導体層２８の上面の端部に沿ってリング形状に形成されていてもよい。

整流素子部２４０には、駆動用の第３及び第４の電極２３４，２３６が形成されている。第３の電極２３４は、第３の支持部２４６，２４８に電気的に接続されている。例えば、第４の半導体層２５０，２６０の最上層（２５０）が第３の支持部２４８の一部の領域上に形成され、第３の支持部２４８の露出領域に第３の電極２３４が形成されていてもよい。第３の電極２３４は、同一導電型（第２の導電型（例えばｐ型））に対応する第２の電極２３２と、同一組成から形成してもよい。

第４の電極２３６は、第４の半導体層２５０，２６０の最上層（２５０）に電気的に接続され、例えば第４の半導体層２５０，２６０の最上層（２５０）の上面に形成されていてもよい。第４の半導体層２５０，２６０の最上層（２５０）の上面からは光は出射されないので、第４の半導体層２５０，２６０の最上層（２５０）の上面の全部が第４の電極２３６によって覆われていてもよい。第４の電極２３６は、同一導電型（第１の導電型（例えばｎ型））に対応する第１の電極２３０と、同一組成で形成してもよい。

接合ダイオード（ｐｉｎダイオード）２５２は、第１及び第２の電極２３０，２３２の間に並列接続され、発光素子部２０とは逆方向の整流作用を有する。詳しくは、第１及び第３の電極２３０，２３４が配線２７０によって電気的に接続され、第２及び第４の電極２３２，２３６が配線２７２によって電気的に接続されている。

図１に示す例では、第１の電極２３０は、発光素子部２０の外周を囲むように例えばＣ形状に形成された部分と、第３の電極２３４の方向に延出された部分と、を含む。そして、配線２７０の大部分は、第１及び第３の電極２３０，２３４のいずれかの領域上に配置されている。

（光半導体素子の製造方法）
図４〜図６は、本発明の実施形態に係る光半導体素子の製造方法を示す模式断面図である。すなわち、図４〜図６は、図１〜図３に示す光半導体素子２２０の製造方法を示している。

図４に示すように、基板１０上に、組成を変調させながらエピタキシャル成長させることにより、第１の導電型（例えばｎ型）からなる第１の半導体層８０と、活性層として機能する第２の半導体層８２と、第２の導電型（例えばｐ型）からなる第３の半導体層８４，８６と、第４の半導体層８８，２８０と、を形成する。この図４に示す工程が本発明の第１工程に該当する。第４の半導体層２８０の導電型および組成は、上述の第４の半導体層２６０の内容が該当する。また、第４の半導体層８８，２８０の最上層（８８）の導電型および組成は、上述の第４の半導体層２５０の内容が該当する。その他の層の詳細は、すでに説明した内容が該当する。

次に、図５に示すように、第４の半導体層８８，２８０をパターニングして、整流素子部（機能部）２４０の一部を形成する。この図５に示す工程が本発明の第２工程に該当する。この第２工程のパターニングについて、以下に具体的に説明する。

図５に示すように、第４の半導体層８８，２８０をパターニングする。詳しくは、第４の半導体層８８上にレジストを塗布し、当該レジストをパターニングすることによって、所定パターンのレジスト層Ｒ３１０を形成する。その後、レジスト層Ｒ３１０をマスクとして、エッチングする。

この第２工程のエッチングでは、機能部をなす整流素子部２４０の一部を形成するために、ドライエッチングを行い、その後、ウエットエッチングをする。これらのエッチングにより、図５に示すようにパターニングする。このドライエッチングとウエットエッチングとは連続して行うこととしてもよい。

また、上記ドライエッチングにより、第４の半導体層８８，２８０の最上層（８８）の全部と、その下の第４の半導体層２８０の大部分とをエッチングすることが好ましい。そして、残った極薄い第４の半導体層２８０をウエットエッチングすることが好ましい。例えば、ドライエッチングによって第４の半導体層２８０の膜厚が０.１マイクロメートル以下（例えば０.０５マイクロメートル）となるようにエッチングをして、残りの第４の半導体層２８０をウエットエッチングによってエッチングしてもよい。

このようにすると、ウエットエッチングのエッチング量が僅かであるので、そのウエットエッチングによって横方向（平面方向）にエッチングが進むことによるパターン形状の乱れなどを僅かにすることができる。すなわち、ウエットエッチングは、深さ方向のみならず、水平方向にもエッチングが進む。これにより、第２工程の全てのエッチングをウエットエッチングで行うとすると、エッチングパターンの側面（境界）にオーバーハングなどのパターン形状の乱れが生じ、電極の断線、素子容量の変動などの不都合を招いてしまう。本実施形態によれば、ウエットエッチング量がドライエッチング量に比べて僅かであるので、上記不都合を回避することができる。

また、本実施形態によれば、僅かなウエットエッチングにより深さ方向のエッチング量を精密に制御することができる。そこで、発光素子部２０を形成するための第３の半導体層８６を損傷させることなく、簡便にかつ精密に、整流素子部２４０などとなる層をパターニングすることができる。ここで、第３の半導体層８６は、発光素子部２０において、第２のミラーをなす第３の半導体層２６の上層に配置されてコンタクト部をなす第３の半導体層２８をなすものである。したがって、第３の半導体層２８が第２工程のエッチングにより損傷すると発光素子部２０の特性に大きな悪影響を与えるが、本実施形態はこれを僅かなウエットエッチングにより回避することができる。

上記第２工程により、第４の半導体層２５０、２６０を形成した後、図６に示すように、第３の半導体層８４，８６をパターニングする。詳しくは、上述と同様にしてレジスト層Ｒ３２０を形成し、レジスト層Ｒ３２０をマスクとしてエッチングする。第３の半導体層８４をパターニングすることによって、ミラーとして機能する第３の半導体層２６と、第３の支持部２４６とを形成することができ、第３の半導体層８６をパターニングすることによって、コンタクト部として機能する第３の半導体層２８と、第３の支持部２４６，２４８の最上層（２４８）とを形成することができる。この図６に示す工程は、本発明に係る第３工程に該当するものである。

その後、発光素子部２０を駆動する第１及び第２の電極２３０，２３２を形成する第４工程と、発光素子部２０と整流素子部２４０とを接続する配線２７２（第３の電極）を形成する第５工程とを行う。

具体的には、先ず、第２の半導体層８２をパターニングしてもよい。詳しくは、上述と同様にしてレジスト層Ｒ３３０を形成し、レジスト層Ｒ３３０をマスクとしてエッチングして、第２の半導体層８２を形成するとともに、第１の半導体層８０の少なくとも一部を露出させる。これによれば、第１の半導体層８０の露出領域に第１の電極２３０を形成することが可能になる。

その後、絶縁層２５，４５を形成し、樹脂層６０を形成する。また、発光素子部２０を駆動する第１及び第２の電極２３０，２３２を形成し、整流素子部２４０を駆動する第３及び第４の電極２３４，２３６を形成し、所定の電極同士を電気的に接続する配線２７０，２７２を形成する（図１及び図２参照）。これらにより、本実施形態に係る光半導体素子２２０が完成する。

図７及び図８は、上記第２工程のエッチングを全てウエットエッチングで行ったときのエッチング状態例を示す図である。図７はウエットエッチング後の平面図であり、図８は図７の位置ＡＡについての断面図である。図７において楕円又は豆形状の内部がエッチングされていない領域（例えば図５の第４の半導体層２５０，２６０に対応）である。その楕円又は豆形状の外側がウエットエッチングされた領域である。そして、ウエットエッチングされた領域とウエットエッチングされていない領域との境界は、垂直な断崖のようになっているのではなく、図８に示すように、「庇」形状又は「オーバーハング」形状が形成されている。

これは、ウエットエッチングは深さ方向のみならず、水平方向にもエッチングが進むため、エッチングパターンの境界の側面形状が劣化するものである。図８に示すような「庇」が形成されると、その「庇」部位を横切る配線パターンが断線し易くなってしまう。また、ウエットエッチングは水平方向にもエッチングが進むために、エッチングパターンの縮小化が生じ、第４の半導体層２６０にて付与される容量値が設計容量値にならないという問題が生じやすくなる。

図９及び図１０は、上記本実施形態に係る第２工程を行ったときのエッチング状態例を示す図である。すなわち、第２工程にエッチングの大部分をドライエッチングで実行し、残りをウエットエッチングで実行したときの状態例である。図９はその第２工程後の平面図であり、図１０は図９の位置ＢＢについての断面図である。

本実施形態のエッチング方法によれば、エッチングされた領域とエッチングされていない領域との境界は、ほぼ垂直な断崖のようになっている。すなわち、本実施形態のエッチング方法によれば、図７及び図８に示す問題が生じることを実質的に回避することができる。換言すれば、先ず、ドライエッチングによりできる限り整流素子部２４０をなす層をエッチングし、連続してウエットエッチングすることで、側面へのエッチング進行を最小限に食い止めることができる。

また、本実施形態の光半導体素子の製造方法では、上記第２工程でのドライエッチングとウエットエッチングとの間に、そのドライエッチングにより発生する変質層を除去する除去工程を行うことが好ましい。

図１１は、ドライエッチング工程により発生した変質層が残渣として残った状態の一例を示す図である。この変質層を残したままにすると、発光素子部２０及び整流素子部２４０が所望の特性を発揮しない場合がある。そこで、上記第２工程のドライエッチングの後に、変質層の除去工程を行うことが好ましい。除去工程の具体例としては、アンモニア水（ＮＨ_４ＯＨ）と過酸化水素水（Ｈ_２Ｏ_２）との混合液による処理が挙げられる。また、紫外線（ＵＶ）照射、プラズマ処理などで除去工程を実行することもできる。また、上記第２工程のウエットエッチングのなかに変質層の除去工程を含ませてもよい。すなわち、第２工程のウエットエッチングとして、変質層を除去する作用のある処理を行うこととしてもよい。

図１２は、上記変質層の除去工程を行った後の状態の一例を示す図である。図１１と比較して変質層が殆どないことが示されている。このように変質層を除去することにより、光半導体素子２２０の高性能化及び信頼性の向上を図ることができる。

図１３は、本発明の実施例１に係る光半導体素子の製造方法を示す模式断面図である。本実施例１は、図４から図６に示す光半導体素子の製造方法の具体例又は変形例と見ることができる。図１３において、図４の構成部材と対応する部材には、同一符号を付けている。

図１３に示す各層は、基板上に、組成を変調させながらエピタキシャル成長させることにより形成することができる。第１の半導体層８０は、ｎ型の半導体であり、発光素子部２０の第１のミラー（第１の半導体層２２）を形成するための層である。第２の半導体層８２は、発光素子部２０の活性層（第２の半導体層２４）を形成するためのものである。第３の半導体層８４は、ｐ型の半導体であり、発光素子部２０の第２のミラー（第３の半導体層２６）を形成するための層である。第３の半導体層８６は、ｐ型ＧａＡｓの半導体であり、発光素子部２０のコンタクト部（第３の半導体層２８）を形成するための層である。

第４の半導体層２８０は、整流素子部２４０の第４の半導体層２６０を形成するための層である。第４の半導体層２８０は、例えばＡｌ_０．９Ｇａ_０．１Ａｓ層で構成する。ここで、第４の半導体層２８０は、Ａｌ_ＸＧａ_１−ＸＡｓにおけるＸが０．３以上であることが好ましい。アルミニウム組成の差を利用して、エッチング選択比を高める為である。そして、第４の半導体層２８０の厚みは、例えば０．３〜０．８マイクロメートルとする。第４の半導体層８８，２８０の最上層（８８）は整流素子部２４０の第４の半導体層２５０，２６０の最上層（２５０）を形成するための層である。第４の半導体層８８，２８０の最上層（８８）は、例えばｎ型ＧａＡｓで構成する。レジスト層Ｒ３１０は、本発明の第２工程に係るエッチングをするときのマスクとなるものである。

図１３に示す積層構造に対して、本発明の第２工程に係るエッチングをする。具体的には、先ず、ドライエッチングを行う。このドライエッチングは、例えば塩素とアルゴンの混合ガスのプラズマを用いて行う。そして、図１３の点線で示す深さまでドライエッチングを行う。このドライエッチングの深さｄ１は、第４の半導体層８８，２８０の厚さに従い、例えば０．３〜０．７マイクロメートルとする。このドライエッチングの後に残っている第４の半導体層２８０の厚さｄ２は例えば０．１マイクロメートル以下であることが好ましく、さらに厚さｄ２は例えば０．０５マイクロメートルとすることとしてもよい。

上記ドライエッチングの後、変質層の除去工程を行う。変質層の除去工程は、例えばアンモニア水（ＮＨ_３ＯＨ）と過酸化水素水（Ｈ_２Ｏ_２）との混合液による処理によるものとする。ここで、アンモニア水と過酸化水素水との比は、例えば
（ＮＨ_３ＯＨ）：（Ｈ_２Ｏ_２）＝１：１０
とする。また、必要に応じて上記混合液を純水にて希釈して用いてもよい。

変質層の除去工程の後、ウエットエッチングを行う。このウエットエッチングは、例えば濃度１パーセント以下の弗酸(ＨＦ：フッ化水素酸)によるウエットエッチングとする。このウエットエッチングにより、厚さｄ２の第４の半導体層２８０のみを正確に除去することができる。換言すれば、コンタクト部（第３の半導体層２８）を形成するための層である第３の半導体層８６の表面で、エッチングを正確に止めることができる。これにより、発光素子部２０がなす面発光レーザのミラー機能が阻害されることを、充分に回避できる。これらの後、図６に示すような工程を行うことにより、高性能な光半導体素子２２０が完成する。

図１４は、本発明の実施例２に係る光半導体素子の製造方法を示す模式断面図である。本実施例２は、図４から図６に示す光半導体素子の製造方法の具体例又は変形例と見ることができる。図１４において、図４の構成部材と対応する部材には、同一符号を付けている。

図１４に示す各層は、基板上に、組成を変調させながらエピタキシャル成長させることにより形成することができる。第１の半導体層８０、第２の半導体層８２、第３の半導体層８４及び第３の半導体層８６は、図１３の同一符号の層と同一のものであり、発光素子部２０の面発光レーザをなすものである。

第３の半導体層８６ａは、例えばＡｌ_０．９Ｇａ_０．１Ａｓ層で構成されており、厚さが０．０５マイクロメートルあるものとする。第４の半導体層２８０ａは、整流素子部２４０の第４の半導体層２６０を形成するための層であり、例えばＧａＡｓ層で構成する。そして、第４の半導体層２８０ａの厚みは、例えば０．３〜０．７マイクロメートルとする。第４の半導体層８８，２８０ａの最上層（８８）は整流素子部２４０の第４の半導体層２５０，２６０の最上層（２５０）を形成するための層であり、例えばｎ型ＧａＡｓで構成する。レジスト層Ｒ３１０は、本発明の第２工程に係るエッチングをするときのマスクとなるものである。

図１４に示す積層構造に対して、本発明の第２工程に係るエッチングをする。具体的には、先ず、ドライエッチングを行う。このドライエッチングは、実施例１と同様に塩素を用いて行う。ただし、本実施例のドライエッチングの深さは、第３の半導体層８６ａまで達しない深さｄ１１でもよく、第３の半導体層８６ａの一部までエッチングする深さｄ１２でもよい。このように、本実施例のドライエッチングは、実施例１の場合よりも深さの許容範囲が広い。

上記ドライエッチングの後、変質層の除去工程を行う。この変質層の除去工程は、実施例１の変質層の除去工程と同様にして実行することができる。さらに、この変質層の除去工程により、第４の半導体層２８０ａの一部が残っている場合は、この層が同時に除去され、第３の半導体層８６ａが露出する。

変質層の除去工程の後、ウエットエッチングを行う。このウエットエッチングでは、第３の半導体層（ＧａＡｓ）８６と第３の半導体層（Ａｌ_０．９Ｇａ_０．１Ａｓ）８６ａとの材料の違いを利用して、選択比の高いエッチングをすることができる。すなわち、Ａｌ_０．９Ｇａ_０．１Ａｓのみをエッチングするエッチャントを用いてウエットエッチングすることにより、第３の半導体層８６を、より簡便に、且つ、より完全に残すことができる。具体的には、実施例１のウエットエッチング工程と同様にして実行することができる。これらにより、本実施例によれば、高性能な光半導体素子２２０をより簡便に製造することができる。

（光伝達装置）
図１５は、本発明の実施形態に係る光半導体素子を有してなる光伝達装置を示す図である。光伝達装置２００は、コンピュータ、ディスプレイ、記憶装置、プリンタ等の電子機器２０２を相互に接続するものである。電子機器２０２は、情報通信機器であってもよい。光伝達装置２００は、ケーブル２０４の両端にプラグ２０６が設けられたものであってもよい。ケーブル２０４は、光ファイバを含む。プラグ２０６は、光半導体素子２２０を内蔵する。プラグ２０６は、半導体チップをさらに内蔵してもよい。

光ファイバの一方の端部に接続される光半導体素子２２０は、上述の実施形態又は実施例に係るものであり、光ファイバの他方の端部に接続される光半導体素子は、受光素子である。一方の電子機器２０２から出力された電気信号は、光半導体素子２２０によって光信号に変換される。光信号は光ファイバを伝わり、受光素子に入力される。受光素子は、入力された光信号を電気信号に変換する。そして、電気信号は、他方の電子機器２０２に入力される。こうして、本実施形態に係る光伝達装置２００によれば、光信号によって、電子機器２０２の情報伝達を行うことができる。

（光伝達装置の使用形態）
図１６は、図１５に示す光伝達装置の使用形態を示す図である。光伝達装置２１２は、図１５の光伝達装置２００に相当するものである。光伝達装置２１２は、電子機器２１０間を接続する。電子機器２１０として、液晶表示モニタ又はディジタル対応のＣＲＴ（金融、通信販売、医療、教育の分野で使用されることがある。）、液晶プロジェクタ、プラズマディスプレイパネル（ＰＤＰ）、ディジタルＴＶ、小売店のレジ（ＰＯＳ（Point of Sale Scanning）用）、ビデオ、チューナ、ゲーム装置、プリンタ等が挙げられる。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。

例えば、上記実施形態では、機能部として、静電気保護用のダイオードを挙げたが、本発明はこれに限定されるものではなく、光出力モニタ用のダイオードを機能部に適用してもよい。

また、上記実施形態において、各半導体層におけるｐ型とｎ型とを入れ替えても本発明の趣旨を逸脱するものではない。上記実施形態では、ＡｌＧａＡｓ系のものについて説明したが、発振波長に応じてその他の材料系、例えば、ＧａＩｎＮＡｓ系、ＧａＡｓＳｂ系、ＧａＩｎＰ系等の半導体材料を用いることも可能である。

また、本発明に係る光半導体素子は、光を用いる電子機器などに対して広く適用できる。すなわち、本発明に係る光半導体素子を備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。

本発明の実施形態に係る光半導体素子の平面図である。 同上の光半導体素子の部分断面図である。 同上の光半導体素子の回路図である。 本発明の実施形態に係る光半導体素子の製造方法を示す模式断面図である。 本発明の実施形態に係る光半導体素子の製造方法を示す模式断面図である。 本発明の実施形態に係る光半導体素子の製造方法を示す模式断面図である。 ウエットエッチングの問題点を示す平面図である。 ウエットエッチングの問題点を示す部分断面図である。 本発明の実施形態に係るエッチングの効果を示す平面図である。 本発明の実施形態に係るエッチングの効果を示す部分断面図である。 ドライエッチング工程で発生した変質層の一例を示す図である。 同上の変質層の除去工程を行った後の状態の一例を示す図である。 本発明の実施例１に係る光半導体素子の製造方法を示す模式断面図である。 本発明の実施例２に係る光半導体素子の製造方法を示す模式断面図である。 本発明の実施形態に係る光伝達装置を示す図である。 同上の光伝達装置の使用形態を示す図である。

符号の説明

１０…基板、２０…発光素子部、２２…第１の半導体層、２４…第２の半導体層、２６，２８…第３の半導体層、２９…出射面、８８，２８０…第４の半導体層、２２０…光半導体素子、２４０…整流素子部（機能部）、２４６，２４８…第３の支持部、２５０，２６０…第４の半導体層、２５２…接合ダイオード

Claims (2)

1. 基板の上方に、第１の導電型からなる第１の半導体層と、活性層として機能する第２の半導体層と、第２の導電型からなる第３の半導体層となる上層にＡｌＧａＡｓ層を含むＧａＡｓ層と、第４の半導体層となるＧａＡｓ層を形成する第１工程と、
   前記第４の半導体層の少なくとも一部を処理することによって、面発光レーザを静電気破壊から保護する保護ダイオードの少なくとも一部を形成する第２工程と、
   少なくとも前記第３の半導体層をパターニングすることによって、保護ダイオード及び前記面発光レーザを形成する第３工程と、
   前記面発光レーザを駆動する第１及び第２の電極を形成する第４工程と、
   前記面発光レーザと前記保護ダイオードとを接続する第３の電極を形成する第５工程とを有し、
   前記第２工程において、前記第４の半導体層の所望部位の大部分をドライエッチングした後に、当該ドライエッチングにより発生した変質層をアンモニア水と過酸化水素水との混合溶液によって除去し、さらに該所望部位についての残りわずかな部分をウエットエッチングすることにより前記保護ダイオードの少なくとも一部の形成を行い、
   前記第３工程において、前記第３の半導体層のうち前記ＡｌＧａＡｓ層のみをウエットエッチングする処理を含むことを特徴とする光半導体素子の製造方法。
2. 請求項１に記載の光半導体素子の製造方法を用いて製造されたことを特徴とする光半導体素子。

Images