JPH10270753A - 半導体発光素子および表示装置 - Google Patents
半導体発光素子および表示装置Info
- Publication number
- JPH10270753A JPH10270753A JP6882497A JP6882497A JPH10270753A JP H10270753 A JPH10270753 A JP H10270753A JP 6882497 A JP6882497 A JP 6882497A JP 6882497 A JP6882497 A JP 6882497A JP H10270753 A JPH10270753 A JP H10270753A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting device
- semiconductor light
- type gan
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 41
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 abstract description 21
- 239000010980 sapphire Substances 0.000 abstract description 21
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 37
- 229910002601 GaN Inorganic materials 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 小型化および軽量化が可能な半導体発光素子
を提供することである。 【解決手段】 半導体発光素子は、サファイヤ基板１上
に形成された発光ダイオード１０および抵抗素子２０か
らなる。発光ダイオード１０はサファイヤ基板１上に順
に形成されたｎ型ＧａＮ層２ａ、ｎ型ＩｎＧａＮ発光層
３およびｐ型ＧａＮ層４からなる。ｐ型ＧａＮ層４上に
は透光性電極５およびパッド電極７が形成されている。
抵抗素子２０はサファイア基板１上に形成されたｎ型Ｇ
ａＮ層２ｂからなる。ｎ型ＧａＮ層２ｂ上にはｎ側電極
６が形成されている。
を提供することである。 【解決手段】 半導体発光素子は、サファイヤ基板１上
に形成された発光ダイオード１０および抵抗素子２０か
らなる。発光ダイオード１０はサファイヤ基板１上に順
に形成されたｎ型ＧａＮ層２ａ、ｎ型ＩｎＧａＮ発光層
３およびｐ型ＧａＮ層４からなる。ｐ型ＧａＮ層４上に
は透光性電極５およびパッド電極７が形成されている。
抵抗素子２０はサファイア基板１上に形成されたｎ型Ｇ
ａＮ層２ｂからなる。ｎ型ＧａＮ層２ｂ上にはｎ側電極
６が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子お
よびそれを備えた表示装置に関する。
よびそれを備えた表示装置に関する。
【０００２】
【従来の技術】直接遷移型のバンド構造を有する窒化ガ
リウム（ＧａＮ）は、青色あるいは紫色の光を発生する
発光ダイオード、半導体レーザ素子等の発光素子の材料
として注目されている。しかしながら、ＧａＮからなる
基板が存在しないため、ＧａＮ系発光素子を作製する際
には、サファイヤ（Ａｌ2 Ｏ3 ）等の絶縁性基板上に各
層をエピタキシャル成長させている。
リウム（ＧａＮ）は、青色あるいは紫色の光を発生する
発光ダイオード、半導体レーザ素子等の発光素子の材料
として注目されている。しかしながら、ＧａＮからなる
基板が存在しないため、ＧａＮ系発光素子を作製する際
には、サファイヤ（Ａｌ2 Ｏ3 ）等の絶縁性基板上に各
層をエピタキシャル成長させている。
【０００３】図７は従来の発光ダイオードの一例を示す
模式的断面図である。図７において、サファイヤ基板５
１上に、ｎ型ＧａＮ層５２、ＩｎＧａＮ発光層５３、お
よびｐ型ＧａＮ層５４が順に形成されている。ｐ型Ｇａ
Ｎ層５４からｎ型ＧａＮ層５２の所定深さまでの一部領
域が除去され、ｎ型ＧａＮ層５２が露出している。露出
したｎ型ＧａＮ層５２上にｎ側電極５５が形成され、ｐ
型ＧａＮ５４上にｐ側電極５６が形成されている。
模式的断面図である。図７において、サファイヤ基板５
１上に、ｎ型ＧａＮ層５２、ＩｎＧａＮ発光層５３、お
よびｐ型ＧａＮ層５４が順に形成されている。ｐ型Ｇａ
Ｎ層５４からｎ型ＧａＮ層５２の所定深さまでの一部領
域が除去され、ｎ型ＧａＮ層５２が露出している。露出
したｎ型ＧａＮ層５２上にｎ側電極５５が形成され、ｐ
型ＧａＮ５４上にｐ側電極５６が形成されている。
【０００４】
【発明が解決しようとする課題】図７の従来の発光ダイ
オードを使用する際には、その発光ダイオードに供給す
る電流を制御するために、トランジスタ、抵抗素子等の
電流制御用素子を発光ダイオードに外付けする必要があ
る。それにより、発光ダイオードの小型化および軽量化
が図れず、発光ダイオードを用いたディスプレイ等の装
置の小型化および軽量化が阻害される。
オードを使用する際には、その発光ダイオードに供給す
る電流を制御するために、トランジスタ、抵抗素子等の
電流制御用素子を発光ダイオードに外付けする必要があ
る。それにより、発光ダイオードの小型化および軽量化
が図れず、発光ダイオードを用いたディスプレイ等の装
置の小型化および軽量化が阻害される。
【０００５】本発明の目的は、小型化および軽量化が可
能な半導体発光素子およびそれを備えた表示装置を提供
することである。
能な半導体発光素子およびそれを備えた表示装置を提供
することである。
【０００６】
【課題を解決するための手段および発明の効果】第１の
発明に係る半導体発光素子は、基板上の一部領域に発光
素子が形成されるとともに、基板上の他の領域に発光素
子に供給される駆動電流を制御する電流制御用素子が形
成されたものである。
発明に係る半導体発光素子は、基板上の一部領域に発光
素子が形成されるとともに、基板上の他の領域に発光素
子に供給される駆動電流を制御する電流制御用素子が形
成されたものである。
【０００７】本発明に係る半導体発光素子においては、
発光素子および電流制御用素子が同一の基板上に形成さ
れているので、発光素子に電流制御用素子を外付けした
場合に比べて小型化および軽量化が図られる。また、基
板の一方の面に発光素子と電流制御用素子とが形成され
るので、共通のプロセスを用いて製造することが可能と
なる。
発光素子および電流制御用素子が同一の基板上に形成さ
れているので、発光素子に電流制御用素子を外付けした
場合に比べて小型化および軽量化が図られる。また、基
板の一方の面に発光素子と電流制御用素子とが形成され
るので、共通のプロセスを用いて製造することが可能と
なる。
【０００８】特に、基板が絶縁性基板であってもよい。
それにより、発光素子と電流制御用素子との間の絶縁分
離が容易となる。この場合、絶縁性基板を用いたことに
よりチャージアップが生じたとしても、電流制御用素子
により発光素子に流れるサージ電流を抑制することがで
き、したがって発光素子の破壊を防止することができ
る。
それにより、発光素子と電流制御用素子との間の絶縁分
離が容易となる。この場合、絶縁性基板を用いたことに
よりチャージアップが生じたとしても、電流制御用素子
により発光素子に流れるサージ電流を抑制することがで
き、したがって発光素子の破壊を防止することができ
る。
【０００９】また、発光素子は、ガリウムおよび窒素を
含む半導体からなる発光層を含んでもよい。この場合、
発光層から青色あるいは紫色の光が発生される。特に、
ガリウムおよび窒素を含む半導体は、広禁止帯材料であ
るため、耐発熱性が高い。したがって、同一基板上に発
光素子および電流制御用素子を集積化することができ、
半導体発光素子がより小型化および軽量化される。
含む半導体からなる発光層を含んでもよい。この場合、
発光層から青色あるいは紫色の光が発生される。特に、
ガリウムおよび窒素を含む半導体は、広禁止帯材料であ
るため、耐発熱性が高い。したがって、同一基板上に発
光素子および電流制御用素子を集積化することができ、
半導体発光素子がより小型化および軽量化される。
【００１０】電流制御用素子がトランジスタであっても
よい。あるいは、電流制御用素子が抵抗素子であっても
よい。
よい。あるいは、電流制御用素子が抵抗素子であっても
よい。
【００１１】発光素子上および電流制御用素子上にそれ
ぞれ電極が形成されてもよい。この場合、半導体発光素
子の実装が容易になる。
ぞれ電極が形成されてもよい。この場合、半導体発光素
子の実装が容易になる。
【００１２】また、発光素子および電流制御用素子は共
通の半導体層により電気的に接続されてもよい。この場
合、発光素子と電流制御用素子とを接続するための配線
が不要となる。
通の半導体層により電気的に接続されてもよい。この場
合、発光素子と電流制御用素子とを接続するための配線
が不要となる。
【００１３】基板上に複数組の発光素子および電流制御
用素子が形成されてもよい。これにより、半導体発光素
子の発光強度を高くすることができる。また、各電流制
御用素子の抵抗を異なる値に設定することにより、各発
光素子の発光強度を段階的に変化させることができる。
用素子が形成されてもよい。これにより、半導体発光素
子の発光強度を高くすることができる。また、各電流制
御用素子の抵抗を異なる値に設定することにより、各発
光素子の発光強度を段階的に変化させることができる。
【００１４】第２の発明に係る表示装置は、第１の発明
に係る半導体発光素子を備えたものである。
に係る半導体発光素子を備えたものである。
【００１５】これにより、発光素子および電流制御用素
子が一体化されているので、表示装置の小型化および軽
量化を図ることができる。また、発光素子および電流制
御用素子の実装が容易となるので、表示装置の製造が容
易となる。
子が一体化されているので、表示装置の小型化および軽
量化を図ることができる。また、発光素子および電流制
御用素子の実装が容易となるので、表示装置の製造が容
易となる。
【００１６】特に、半導体発光素子の基板上に複数組の
発光素子および電流制御用素子が形成されている場合に
は、高い発光強度を得ることができる。また、各電流制
御用素子の抵抗を異なる値に設定することにより、発光
強度を段階的に変化させることができる。
発光素子および電流制御用素子が形成されている場合に
は、高い発光強度を得ることができる。また、各電流制
御用素子の抵抗を異なる値に設定することにより、発光
強度を段階的に変化させることができる。
【００１７】
【発明の実施の形態】図１は本発明の第１の実施例にお
ける半導体発光素子を示す図であり、（ａ）は回路図、
（ｂ）は平面図、（ｃ）は（ｂ）におけるＸ−Ｘ線断面
図である。
ける半導体発光素子を示す図であり、（ａ）は回路図、
（ｂ）は平面図、（ｃ）は（ｂ）におけるＸ−Ｘ線断面
図である。
【００１８】図１に示すように、本実施例の半導体発光
素子は、サファイヤ基板１上に形成された発光ダイオー
ド１０および電流制御用素子となる抵抗素子２０からな
る。発光ダイオード１０はアノードＡＮおよびカソード
ＣＡを有し、カソードＣＡが抵抗素子２０の一端に接続
されている。抵抗素子２０の他端は外部端子ＥＸに接続
されている。抵抗素子２０は、発光ダイオード２０の負
荷抵抗となる。
素子は、サファイヤ基板１上に形成された発光ダイオー
ド１０および電流制御用素子となる抵抗素子２０からな
る。発光ダイオード１０はアノードＡＮおよびカソード
ＣＡを有し、カソードＣＡが抵抗素子２０の一端に接続
されている。抵抗素子２０の他端は外部端子ＥＸに接続
されている。抵抗素子２０は、発光ダイオード２０の負
荷抵抗となる。
【００１９】発光ダイオード１０は、サファイヤ基板１
上に順に形成されたｎ型ＧａＮ層２ａ、ＩｎＧａＮ発光
層３およびｐ型ＧａＮ層４からなる。ｐ型ＧａＮ層４上
には、Ｎｉ／Ａｕ／Ｎｉからなる透光性電極５およびＡ
ｕからなるパッド電極８が形成されている。
上に順に形成されたｎ型ＧａＮ層２ａ、ＩｎＧａＮ発光
層３およびｐ型ＧａＮ層４からなる。ｐ型ＧａＮ層４上
には、Ｎｉ／Ａｕ／Ｎｉからなる透光性電極５およびＡ
ｕからなるパッド電極８が形成されている。
【００２０】抵抗素子２０は、サファイヤ基板１上に形
成されたｎ型ＧａＮ層２ｂからなる。ｎ型ＧａＮ層２ａ
およびｎ型ＧａＮ層２ｂは一体形成されている。ｎ型Ｇ
ａＮ層２ｂ上には、Ａｌ／Ｔｉからなるｎ側電極６が形
成されている。
成されたｎ型ＧａＮ層２ｂからなる。ｎ型ＧａＮ層２ａ
およびｎ型ＧａＮ層２ｂは一体形成されている。ｎ型Ｇ
ａＮ層２ｂ上には、Ａｌ／Ｔｉからなるｎ側電極６が形
成されている。
【００２１】図２は図１の半導体発光素子の製造方法を
示すフローチャートであり、図３および図４は図１の半
導体発光素子の製造方法を示す工程断面図である。
示すフローチャートであり、図３および図４は図１の半
導体発光素子の製造方法を示す工程断面図である。
【００２２】まず、図３（ａ）に示すように、サファイ
ア基板１上に、層厚３μｍのｎ型ＧａＮ層２、層厚０．
１μｍのＩｎＧａＮ発光層３および層厚０．５μｍのｐ
型ＧａＮ層４をＭＢＥ法（分子線エピタキシー法）また
はＭＯＣＶＤ法（有機金属化学的気相成長法）によりエ
ピタキシャル成長させる（図２のステップＳ１）。ｎ型
ＧａＮ層２の不純物濃度は１０18ｃｍ-3程度であり、ｐ
型ＧａＮ層４の不純物濃度は１０17ｃｍ-3程度である。
ア基板１上に、層厚３μｍのｎ型ＧａＮ層２、層厚０．
１μｍのＩｎＧａＮ発光層３および層厚０．５μｍのｐ
型ＧａＮ層４をＭＢＥ法（分子線エピタキシー法）また
はＭＯＣＶＤ法（有機金属化学的気相成長法）によりエ
ピタキシャル成長させる（図２のステップＳ１）。ｎ型
ＧａＮ層２の不純物濃度は１０18ｃｍ-3程度であり、ｐ
型ＧａＮ層４の不純物濃度は１０17ｃｍ-3程度である。
【００２３】次に、図３（ｂ）に示すように、ｐ型Ｇａ
Ｎ層４からｎ型ＧａＮ層２の所定深さまでの一部領域を
塩素ガスを用いたドライエッチング法により除去し、メ
サ部（台形部）４１を形成する（図２のステップＳ
２）。この場合、反応ガスの圧力は０．５Ｐａであり、
エッチング深さは、０．７μｍである。
Ｎ層４からｎ型ＧａＮ層２の所定深さまでの一部領域を
塩素ガスを用いたドライエッチング法により除去し、メ
サ部（台形部）４１を形成する（図２のステップＳ
２）。この場合、反応ガスの圧力は０．５Ｐａであり、
エッチング深さは、０．７μｍである。
【００２４】次に、図３（ｃ）に示すように、ｎ型Ｇａ
Ｎ層２を塩素ガス（２０Ｐａ）を用いたＲＩＥ法により
所定のパターンにエッチングし、素子分離を行う（図２
のステップＳ３）。これにより、発光ダイオード１０用
のｎ型ＧａＮ層２ａおよび抵抗素子２０用のｎ型ＧａＮ
層２ｂが形成される。
Ｎ層２を塩素ガス（２０Ｐａ）を用いたＲＩＥ法により
所定のパターンにエッチングし、素子分離を行う（図２
のステップＳ３）。これにより、発光ダイオード１０用
のｎ型ＧａＮ層２ａおよび抵抗素子２０用のｎ型ＧａＮ
層２ｂが形成される。
【００２５】さらに、図４（ｄ）に示すように、ｐ型Ｇ
ａＮ層４上に、真空蒸着法によりＮｉ／Ａｕ／Ｎｉから
なる透光性電極５を形成する。また、ｎ型ＧａＮ層２ｂ
上に、真空蒸着法によりＡｌ／Ｔｉからなるｎ側電極６
を形成する（図２のステップＳ４）。
ａＮ層４上に、真空蒸着法によりＮｉ／Ａｕ／Ｎｉから
なる透光性電極５を形成する。また、ｎ型ＧａＮ層２ｂ
上に、真空蒸着法によりＡｌ／Ｔｉからなるｎ側電極６
を形成する（図２のステップＳ４）。
【００２６】次いで、図４（ｅ）に示すように、全面に
電子ビーム蒸着法により膜厚２０００ÅのＳｉＯ2 から
なる保護膜７を形成する（図２のステップＳ５）。この
場合、真空度を１×１０-3Ｔｏｒｒとし、基板温度を２
５０℃とする。
電子ビーム蒸着法により膜厚２０００ÅのＳｉＯ2 から
なる保護膜７を形成する（図２のステップＳ５）。この
場合、真空度を１×１０-3Ｔｏｒｒとし、基板温度を２
５０℃とする。
【００２７】最後に、図４（ｆ）に示すように、透光性
電極５上の保護膜７およびｎ側電極６上の保護膜７を除
去し、真空蒸着法により透光性電極５上にＡｕ／Ｎｉか
らなるパッド電極８を形成するとともに、ｎ側電極６上
にＡｕ／Ｎｉからなるパッド電極９を形成する（図２の
ステップＳ６）。
電極５上の保護膜７およびｎ側電極６上の保護膜７を除
去し、真空蒸着法により透光性電極５上にＡｕ／Ｎｉか
らなるパッド電極８を形成するとともに、ｎ側電極６上
にＡｕ／Ｎｉからなるパッド電極９を形成する（図２の
ステップＳ６）。
【００２８】なお、発光ダイオード１０の検査用にｎ型
ＧａＮ層２ａ上にカソード電極およびパッド電極を形成
してもよい。
ＧａＮ層２ａ上にカソード電極およびパッド電極を形成
してもよい。
【００２９】本実施例の半導体発光素子においては、発
光ダイオード１０および抵抗素子２０が同一のサファイ
ヤ基板１上に形成されているので、発光ダイオードに抵
抗素子を外付けする場合に比べて小型化および軽量化が
図られる。また、図３および図４に示したように、サフ
ァイヤ基板１上に発光ダイオード１０および抵抗素子２
０を共通のプロセスで同時に形成することができるの
で、製造が容易になる。
光ダイオード１０および抵抗素子２０が同一のサファイ
ヤ基板１上に形成されているので、発光ダイオードに抵
抗素子を外付けする場合に比べて小型化および軽量化が
図られる。また、図３および図４に示したように、サフ
ァイヤ基板１上に発光ダイオード１０および抵抗素子２
０を共通のプロセスで同時に形成することができるの
で、製造が容易になる。
【００３０】また、絶縁性のサファイヤ基板１が用いら
れているので、発光ダイオード１０と抵抗素子２０との
間の絶縁分離が容易となる。この場合、抵抗素子２０が
サファイヤ基板１上に形成されているので、絶縁性基板
を用いたことによりチャージアップが生じたとしても、
抵抗素子２０により発光ダイオード１０に流れるサージ
電流を抑制することができ、したがって発光ダイオード
１０の破壊を防止することができる。
れているので、発光ダイオード１０と抵抗素子２０との
間の絶縁分離が容易となる。この場合、抵抗素子２０が
サファイヤ基板１上に形成されているので、絶縁性基板
を用いたことによりチャージアップが生じたとしても、
抵抗素子２０により発光ダイオード１０に流れるサージ
電流を抑制することができ、したがって発光ダイオード
１０の破壊を防止することができる。
【００３１】さらに、発光ダイオード１０および抵抗素
子２０が広禁止帯幅を有するＧａＮ系半導体により形成
されているので、耐発熱性が良好である。
子２０が広禁止帯幅を有するＧａＮ系半導体により形成
されているので、耐発熱性が良好である。
【００３２】また、発光ダイオード１０および抵抗素子
２０の上面にそれぞれ電極が形成されているので、半導
体発光素子の実装が容易である。しかも、発光ダイオー
ド１０および抵抗素子２０が共通のｎ型ＧａＮ層２ａ，
２ｂにより電気的に接続されているので、発光ダイオー
ド１０と抵抗素子２０との接続のための配線が必要なく
なる。
２０の上面にそれぞれ電極が形成されているので、半導
体発光素子の実装が容易である。しかも、発光ダイオー
ド１０および抵抗素子２０が共通のｎ型ＧａＮ層２ａ，
２ｂにより電気的に接続されているので、発光ダイオー
ド１０と抵抗素子２０との接続のための配線が必要なく
なる。
【００３３】図５は本発明の第２の実施例における半導
体発光素子を示す図であり、（ａ）は回路図、（ｂ）は
平面図、（ａ）は（ｂ）におけるＹ−Ｙ線断面図であ
る。
体発光素子を示す図であり、（ａ）は回路図、（ｂ）は
平面図、（ａ）は（ｂ）におけるＹ−Ｙ線断面図であ
る。
【００３４】図１に示すように、本実施例の半導体発光
素子は、サファイヤ基板１上に形成された発光ダイオー
ド１０および電流制御用素子となる電界効果トランジス
タ（ＦＥＴ）３０からなる。発光ダイオード１０はアノ
ードＡＮおよびカソードＣＡを有し、カソードＣＡがト
ランジスタ３０のソースＳに接続されている。トランジ
スタ３０のゲートＧおよびドレインＤはそれぞれ外部端
子に接続されている。
素子は、サファイヤ基板１上に形成された発光ダイオー
ド１０および電流制御用素子となる電界効果トランジス
タ（ＦＥＴ）３０からなる。発光ダイオード１０はアノ
ードＡＮおよびカソードＣＡを有し、カソードＣＡがト
ランジスタ３０のソースＳに接続されている。トランジ
スタ３０のゲートＧおよびドレインＤはそれぞれ外部端
子に接続されている。
【００３５】発光ダイオード１０は、サファイヤ基板１
上に順に形成されたｎ型ＧａＮ層２、ＩｎＧａＮ発光層
３およびｐ型ＧａＮ層４からなる。ｐ型ＧａＮ層４上に
は、Ｎｉ／Ａｕ／Ｎｉからなる透光性電極５およびＡｕ
からなるパッド電極８が形成されている。
上に順に形成されたｎ型ＧａＮ層２、ＩｎＧａＮ発光層
３およびｐ型ＧａＮ層４からなる。ｐ型ＧａＮ層４上に
は、Ｎｉ／Ａｕ／Ｎｉからなる透光性電極５およびＡｕ
からなるパッド電極８が形成されている。
【００３６】トランジスタ３０は、発光ダイオード１０
と共通のｎ型ＧａＮ層２、ＳｉＯ2等の絶縁膜４４、ゲ
ート電極４５、ソース電極４６およびドレイン電極４７
からなる。ソース電極４６およびドレイン電極４７はｎ
型ＧａＮ層２上に所定間隔を隔てて形成されている。ソ
ース電極４６とドレイン電極４７との間のｎ型ＧａＮ層
２の領域上に絶縁膜４４が形成され、絶縁膜４４上にゲ
ート電極４５が形成されている。
と共通のｎ型ＧａＮ層２、ＳｉＯ2等の絶縁膜４４、ゲ
ート電極４５、ソース電極４６およびドレイン電極４７
からなる。ソース電極４６およびドレイン電極４７はｎ
型ＧａＮ層２上に所定間隔を隔てて形成されている。ソ
ース電極４６とドレイン電極４７との間のｎ型ＧａＮ層
２の領域上に絶縁膜４４が形成され、絶縁膜４４上にゲ
ート電極４５が形成されている。
【００３７】本実施例の半導体発光素子においては、ゲ
ート電極４５に印加するゲート電圧を制御することによ
り、発光ダイオード１０に供給する電流を制御すること
ができる。これにより、発光ダイオード１０の発光強度
を連続的に変化させることが可能となる。
ート電極４５に印加するゲート電圧を制御することによ
り、発光ダイオード１０に供給する電流を制御すること
ができる。これにより、発光ダイオード１０の発光強度
を連続的に変化させることが可能となる。
【００３８】また、発光ダイオード１０およびトランジ
スタ３０が同一のサファイヤ基板１上に形成されている
ので、発光ダイオードにトランジスタを外付けする場合
に比べて小型化および軽量化が図られる。また、サファ
イヤ基板１上に発光ダイオード１０およびトランジスタ
３０を共通のプロセスで同時に形成することができるの
で、製造が容易になる。
スタ３０が同一のサファイヤ基板１上に形成されている
ので、発光ダイオードにトランジスタを外付けする場合
に比べて小型化および軽量化が図られる。また、サファ
イヤ基板１上に発光ダイオード１０およびトランジスタ
３０を共通のプロセスで同時に形成することができるの
で、製造が容易になる。
【００３９】また、絶縁性のサファイヤ基板１が用いら
れているので、発光ダイオード１０とトランジスタ３０
との間の絶縁分離が容易となる。この場合、トランジス
タ３０がサファイヤ基板１上に形成されているので、絶
縁性基板を用いたことによりチャージアップが生じたと
しても、トランジスタ３０により発光ダイオード１０に
流れるサージ電流を抑制することができ、したがって発
光ダイオード１０の破壊を防止することができる。
れているので、発光ダイオード１０とトランジスタ３０
との間の絶縁分離が容易となる。この場合、トランジス
タ３０がサファイヤ基板１上に形成されているので、絶
縁性基板を用いたことによりチャージアップが生じたと
しても、トランジスタ３０により発光ダイオード１０に
流れるサージ電流を抑制することができ、したがって発
光ダイオード１０の破壊を防止することができる。
【００４０】さらに、発光ダイオード１０およびトラン
ジスタ３０が広禁止帯幅を有するＧａＮ系半導体により
形成されているので、耐発熱性が良好である。
ジスタ３０が広禁止帯幅を有するＧａＮ系半導体により
形成されているので、耐発熱性が良好である。
【００４１】また、発光ダイオード１０およびトランジ
スタ３０の上面にそれぞれ電極が形成されているので、
半導体発光素子の実装が容易である。しかも、発光ダイ
オード１０およびトランジスタ３０が共通のｎ型ＧａＮ
層２により電気的に接続されているので、発光ダイオー
ド１０とトランジスタ３０との接続のための配線が必要
なくなる。
スタ３０の上面にそれぞれ電極が形成されているので、
半導体発光素子の実装が容易である。しかも、発光ダイ
オード１０およびトランジスタ３０が共通のｎ型ＧａＮ
層２により電気的に接続されているので、発光ダイオー
ド１０とトランジスタ３０との接続のための配線が必要
なくなる。
【００４２】図６は本発明の第３の実施例における半導
体発光素子の回路図であり、（ａ）は分離型階調発光素
子、（ｂ）はカソード共通型階調発光素子、（ｃ）はア
ノード・カソード共通型階調発光素子、（ｄ）はＦＥＴ
負荷型階調発光素子を示す。
体発光素子の回路図であり、（ａ）は分離型階調発光素
子、（ｂ）はカソード共通型階調発光素子、（ｃ）はア
ノード・カソード共通型階調発光素子、（ｄ）はＦＥＴ
負荷型階調発光素子を示す。
【００４３】図６（ａ），（ｂ），（ｃ）の階調発光素
子では、サファイヤ基板１上に４組の発光ダイオード１
１，１２，１３，１４および４組の抵抗素子２１，２
２，２３，２４が形成されている。
子では、サファイヤ基板１上に４組の発光ダイオード１
１，１２，１３，１４および４組の抵抗素子２１，２
２，２３，２４が形成されている。
【００４４】図６（ａ）の階調発光素子では、各組の発
光ダイオード１１〜１４のアノードＡＮがそれぞれ独立
しており、かつ各組の抵抗素子２１〜２４もそれぞれ独
立に外部端子ＥＸに接続されている。
光ダイオード１１〜１４のアノードＡＮがそれぞれ独立
しており、かつ各組の抵抗素子２１〜２４もそれぞれ独
立に外部端子ＥＸに接続されている。
【００４５】図６（ｂ）の階調発光素子では、各組の発
光ダイオード１１〜１４のアノードＡＮはそれぞれ独立
しており、４組の抵抗素子２１〜２４は共通の外部端子
ＥＸに接続されている。
光ダイオード１１〜１４のアノードＡＮはそれぞれ独立
しており、４組の抵抗素子２１〜２４は共通の外部端子
ＥＸに接続されている。
【００４６】図６（ｃ）の階調発光素子では、４組の発
光ダイオード１１〜１４のアノードＡＮが共通に接続さ
れており、かつ４組の抵抗素子２１〜２４は共通の外部
端子ＥＸに接続されている。
光ダイオード１１〜１４のアノードＡＮが共通に接続さ
れており、かつ４組の抵抗素子２１〜２４は共通の外部
端子ＥＸに接続されている。
【００４７】図６（ｄ）の階調発光素子では、サファイ
ヤ基板１上に４組の発光ダイオード１１，１２，１３，
１４および４組の電界効果トランジスタ３１，３２，３
３，３４が形成されている。各組の発光ダイオード１１
〜１４のアノードＡＮはそれぞれ独立しており、各組の
トランジスタ３１〜３４のドレインＤもそれぞれ独立し
ている。
ヤ基板１上に４組の発光ダイオード１１，１２，１３，
１４および４組の電界効果トランジスタ３１，３２，３
３，３４が形成されている。各組の発光ダイオード１１
〜１４のアノードＡＮはそれぞれ独立しており、各組の
トランジスタ３１〜３４のドレインＤもそれぞれ独立し
ている。
【００４８】図６の階調発光素子では、サファイヤ基板
１上に複数組の発光ダイオード１１〜１４が形成されて
いるので、高い発光強度が得られる。また、各抵抗素子
２１〜２４または各トランジスタ３１〜３４の抵抗値を
異ならせることにより、発光ダイオード１１〜１４の発
光強度の階調を制御することもできる。このような階調
発光素子は、基準光源として用いることができる。
１上に複数組の発光ダイオード１１〜１４が形成されて
いるので、高い発光強度が得られる。また、各抵抗素子
２１〜２４または各トランジスタ３１〜３４の抵抗値を
異ならせることにより、発光ダイオード１１〜１４の発
光強度の階調を制御することもできる。このような階調
発光素子は、基準光源として用いることができる。
【００４９】各抵抗素子２１〜２４の抵抗値は、ｎ型Ｇ
ａＮ層２ｂの長さまたは幅を変えることにより調整する
ことができる。また、各トランジスタ３１〜３４の抵抗
値は、ゲート長またはゲート幅を変えることにより調整
することができる。
ａＮ層２ｂの長さまたは幅を変えることにより調整する
ことができる。また、各トランジスタ３１〜３４の抵抗
値は、ゲート長またはゲート幅を変えることにより調整
することができる。
【００５０】図６の階調発光素子は表示装置として用い
ることができる。この表示装置では、高い発光強度が得
られるとともに、発光強度を段階的に変化させることが
できる。
ることができる。この表示装置では、高い発光強度が得
られるとともに、発光強度を段階的に変化させることが
できる。
【００５１】上記実施例では、本発明をＧａＮ系発光ダ
イオードに適用した場合を説明したが、本発明は、種々
の基板上に形成された他の材料系の発光ダイオード、半
導体レーザ素子等の発光素子にも適用することができ
る。
イオードに適用した場合を説明したが、本発明は、種々
の基板上に形成された他の材料系の発光ダイオード、半
導体レーザ素子等の発光素子にも適用することができ
る。
【図１】本発明の第１の実施例における半導体発光素子
の回路図、平面図および断面図である。
の回路図、平面図および断面図である。
【図２】図１の半導体発光素子の製造方法を示すフロー
チャートである。
チャートである。
【図３】図１の半導体発光素子の製造方法を示す工程断
面図である。
面図である。
【図４】図１の半導体発光素子の製造方法を示す工程断
面図である。
面図である。
【図５】本発明の第２の実施例における半導体発光素子
の回路図、平面図および断面図である。
の回路図、平面図および断面図である。
【図６】本発明の第３の実施例における半導体発光素子
の回路図である。
の回路図である。
【図７】従来の発光ダイオードの一例を示す模式的断面
図である。
図である。
１ サファイヤ基板 ２，２ａ，２ｂ ｎ型ＧａＮ層 ３ ＩｎＧａＮ発光層 ４ ｐ型ＧａＮ層 ５ 透光性電極 ６ ｎ側電極 ８，９ パッド電極 １０，１１，１２，１３，１４ 発光ダイオード ２０，２１，２２，２３，２４ 抵抗素子 ３０，３１，３２，３３，３４ トランジスタ ４４ 絶縁膜 ４５ ゲート電極 ４６ ソース電極 ４７ ドレイン電極
Claims (9)
- 【請求項１】 基板上の一部領域に発光素子が形成され
るとともに、前記基板上の他の領域に前記発光素子に供
給される駆動電流を制御する電流制御用素子が形成され
たことを特徴とする半導体発光素子。 - 【請求項２】 前記基板は絶縁性基板であることを特徴
とする請求項１記載の半導体発光素子。 - 【請求項３】 前記発光素子は、ガリウムおよび窒素を
含む半導体からなる発光層を含むことを特徴とする請求
項１または２記載の半導体発光素子。 - 【請求項４】 前記電流制御用素子はトランジスタであ
ることを特徴とする請求項１、２または３記載の半導体
発光素子。 - 【請求項５】 前記電流制御用素子は抵抗素子であるこ
とを特徴とする請求項１、２または３記載の半導体発光
素子。 - 【請求項６】 前記発光素子上および前記電流制御用素
子上にそれぞれ電極が形成されたことを特徴とする請求
項１〜５のいずれかに記載の半導体発光素子。 - 【請求項７】 前記発光素子および前記電流制御用素子
は共通の半導体層により電気的に接続されたことを特徴
とする請求項１〜６のいずれかに記載の半導体発光素
子。 - 【請求項８】 前記基板上に複数組の前記発光素子およ
び前記電流制御用素子が形成されたことを特徴とする請
求項１〜７のいずれかに記載の半導体発光素子。 - 【請求項９】 請求項１〜８のいずれかに記載の半導体
発光素子を備えたことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6882497A JPH10270753A (ja) | 1997-03-21 | 1997-03-21 | 半導体発光素子および表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6882497A JPH10270753A (ja) | 1997-03-21 | 1997-03-21 | 半導体発光素子および表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270753A true JPH10270753A (ja) | 1998-10-09 |
Family
ID=13384855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6882497A Pending JPH10270753A (ja) | 1997-03-21 | 1997-03-21 | 半導体発光素子および表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270753A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1787334A2 (en) * | 2004-02-05 | 2007-05-23 | Agilight, Inc. | Light-emitting structures |
| JP2007294981A (ja) * | 2006-04-21 | 2007-11-08 | Philips Lumileds Lightng Co Llc | 集積電子構成要素を有する半導体発光装置 |
| JP2013165252A (ja) * | 2012-01-13 | 2013-08-22 | Sharp Corp | 半導体発光素子及び電極成膜方法 |
| CN103730478A (zh) * | 2012-10-10 | 2014-04-16 | 三垦电气株式会社 | 半导体发光装置 |
| WO2018219868A1 (de) * | 2017-05-29 | 2018-12-06 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes bauelement |
-
1997
- 1997-03-21 JP JP6882497A patent/JPH10270753A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1787334A2 (en) * | 2004-02-05 | 2007-05-23 | Agilight, Inc. | Light-emitting structures |
| EP1787334A4 (en) * | 2004-02-05 | 2009-11-11 | Gen Led Inc | LIGHT-EMITTING STRUCTURES |
| JP2007294981A (ja) * | 2006-04-21 | 2007-11-08 | Philips Lumileds Lightng Co Llc | 集積電子構成要素を有する半導体発光装置 |
| JP2013165252A (ja) * | 2012-01-13 | 2013-08-22 | Sharp Corp | 半導体発光素子及び電極成膜方法 |
| US9065018B2 (en) | 2012-01-13 | 2015-06-23 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device and method of forming electrode |
| US9263644B2 (en) | 2012-01-13 | 2016-02-16 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device and method of forming electrode |
| US9530938B2 (en) | 2012-01-13 | 2016-12-27 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device and method of forming electrode |
| CN103730478A (zh) * | 2012-10-10 | 2014-04-16 | 三垦电气株式会社 | 半导体发光装置 |
| KR101493377B1 (ko) * | 2012-10-10 | 2015-02-13 | 산켄덴키 가부시키가이샤 | 반도체 발광장치 |
| WO2018219868A1 (de) * | 2017-05-29 | 2018-12-06 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes bauelement |
| US11011573B2 (en) | 2017-05-29 | 2021-05-18 | Osram Oled Gmbh | Radiation-emitting component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3505374B2 (ja) | 発光部品 | |
| US8835903B2 (en) | Light-emitting diode display and method of producing the same | |
| US7173288B2 (en) | Nitride semiconductor light emitting device having electrostatic discharge (ESD) protection capacity | |
| KR101473288B1 (ko) | 발광 다이오드 디스플레이 및 그 제조 방법 | |
| JP4884883B2 (ja) | Ｉｉｉ族窒化物半導体装置 | |
| US20050225973A1 (en) | LED with series-connected monolithically integrated mesas | |
| US20050247948A1 (en) | Light-emitting semiconductor device and method of fabrication | |
| US11011571B2 (en) | Nanowire light emitting switch devices and methods thereof | |
| US20060261358A1 (en) | Flip chip light emitting diode and method of manufacturing the same | |
| JPH10163531A (ja) | 周縁に電極を有する発光ダイオード | |
| CN101479861B (zh) | 半导体发光元件及其制造方法 | |
| US20030209723A1 (en) | Gallium nitride-based compound semiconductor device | |
| JP2000077713A (ja) | 半導体発光素子 | |
| JP2004048067A (ja) | 発光部品およびその製造方法 | |
| JPH11233827A (ja) | 半導体発光素子 | |
| JPH10242516A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| Hartensveld | InGaN color tunable full color passive matrix | |
| US20060017060A1 (en) | Vertical conducting nitride diode using an electrically conductive substrate with a metal connection | |
| US20030047743A1 (en) | Semiconductor light emitting device | |
| JP2006148059A (ja) | アレイ型発光ダイオード | |
| JPH10270753A (ja) | 半導体発光素子および表示装置 | |
| US20070108519A1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| JP2001127278A (ja) | 複合半導体装置 | |
| JPH08274369A (ja) | 発光素子及びその製造方法 | |
| JP2000058918A (ja) | 半導体発光素子 |