KR20120038290A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20120038290A
KR20120038290A KR1020100099969A KR20100099969A KR20120038290A KR 20120038290 A KR20120038290 A KR 20120038290A KR 1020100099969 A KR1020100099969 A KR 1020100099969A KR 20100099969 A KR20100099969 A KR 20100099969A KR 20120038290 A KR20120038290 A KR 20120038290A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
region
electrode layer
semiconductor layer
Prior art date
Application number
KR1020100099969A
Other languages
English (en)
Other versions
KR101709992B1 (ko
Inventor
배정혁
박경욱
김현주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100099969A priority Critical patent/KR101709992B1/ko
Publication of KR20120038290A publication Critical patent/KR20120038290A/ko
Application granted granted Critical
Publication of KR101709992B1 publication Critical patent/KR101709992B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는, 전도성 재질의 지지부재와, 지지부재 상에 배치되며, 제1 반도체층, 활성층, 및 제2 반도체층이 순서대로 적층되어 형성되며 제1 영역의 제1 발광구조물과 제2 영역의 제2 발광구조물로 나누어진 발광구조물과, 제1 발광구조물의 제1 반도체층 사이에 형성된 제1 전극층과, 제1 발광구조물의 일측면에 배치된 제1 패시베이션과, 제2 발광구조물의 일측면에 배치된 제2 패시베이션과, 지지부재와 제2 발광구조물의 제1 반도체층 사이에 배치되며 적어도 일 영역이 제1 반도체층의 외측으로 돌출되는 제2 전극층과, 제1 패시베이션의 측면 및 상기 제2 반도체층 상에 형성되며 제2 전극층과 전기적으로 연결되는 제3 전극층과, 제1 및 제2 발광구조물과 지지부재 사이 및 제1 전극층과 상기 제2 전극층 사이에 형성되 관통 홀을 포함하는 절연층과, 관통 홀에 배치되며 제2 발광구조물의 제2 반도체층 및 지지부재에 접촉되는 제4 전극층을 포함하며, 제2 영역의 제1 반도체층의 하부와 제2 전극층 사이에는 절연체가 배치되고, 절연체는 적어도 일 영역이 제1 반도체층의 외측으로 돌출하여 제2 전극층의 적어도 일 영역을 커버한다.

Description

발광소자{Light Emitting device}
실시 예는 발광소자에 관한 것으로서, 더욱 상세하게는 정전기 내전압(ESD) 특성을 갖는 발광소자에 관한 것이다.
발광소자의 대표적인 예로, LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.
또한, 발광소자를 조명장치 등에 적용하기 위해서는 일정 수준 이상의 정전기 내전압(Electrostatic Discharge, ESD)에 대한 내성이 요구되는바, 이를 위해 발광소자는 제너 다이오드와 같은 부재가 실장되는 제2 영역을 포함할 수 있다.
한편, 발광소자를 에칭하여 제1 영역과 제2 영역을 형성할 때, 에칭 과정에서 반사층 및 전극층으로부터 발생한 입자가 확산되어 활성층 및 전극층에 흡착될 수 있다. 이는 쇼트성 불량을 유발하여 발광소자의 수율 및 신뢰성 저하로 이어질 수 있다.
실시예의 목적은, 제너 영역의 반도체층과 전극층 사이에 절연체가 실장되고 상기 절연체가 전극층의 일 영역을 커버함으로써, 발광소자의 에칭 공정 중 발생한 전도성 입자가 확산되고 전극층에 흡착되어 쇼트성 불량이 발생하는 것을 방지하여, 수율이 개선되고 신뢰성이 향상된 발광소자를 제공하는 데 있다.
실시예에 따른 발광소자는, 전도성 재질의 지지부재와, 제1 반도체층, 활성층, 및 제2 반도체층이 상기 지지부재 상에 순서대로 적층되어 형성되며 제1 영역의 제1 발광구조물과 제2 영역의 제2 발광구조물로 나누어진 발광구조물과, 제1 발광구조물의 제1 반도체층 사이에 형성된 제1 전극층과, 제1 발광구조물의 일측면에 배치된 제1 패시베이션과, 제2 발광구조물의 일측면에 배치된 제2 패시베이션과, 지지부재와 제2 발광구조물의 제1 반도체층 사이에 배치되며 적어도 일 영역이 제1 반도체층의 외측으로 돌출되는 제2 전극층과, 제1 패시베이션의 측면 및 상기 제2 반도체층 상에 형성되며 제2 전극층과 전기적으로 연결되는 제3 전극층과, 제1 및 제2 발광구조물과 지지부재 사이 및 제1 전극층과 상기 제2 전극층 사이에 형성되고 관통 홀을 포함하는 절연층과, 관통 홀에 배치되며 제2 발광구조물의 제2 반도체층 및 지지부재에 접촉되는 제4 전극층을 포함하며, 제2 영역의 제1 반도체층의 하부와 제2 전극층 사이에는 절연체가 배치되고, 절연체는 적어도 일 영역이 제1 반도체층의 외측으로 돌출하여 제2전극층의 적어도 일 영역을 커버한다.
실시예에 따른 발광소자는, 제2 영역의 제2 발광구조물에 포함된 제1 반도체층과 전극층 사이에 절연체가 실장됨으로써, 에칭 과정에서 발생한 전도성 입자들에 의한 활성층, 제2 반도체층과 전극층 사이의 쇼트성 불량이 방지될 수 있고, 따라서 발광소자의 수율이 개선되며 신뢰성이 향상될 수 있다.
도 1은 제1 실시예에 따른 발광소자의 단면을 나타내는 단면도이다.
도 2 내지 도 7은 실시예에 따른 발광소자의 제조방법을 나타내는 공정순서도이다.
실시예에 대한 설명에 앞서, 실시 예에서 언급하는 각 층(막), 영역, 패턴, 또는 구조물들의 지지부재, 각 층(막) 영역, 패드, 또는 패턴들의 "위(on)", "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와, "아래(under)"는 직접(directly)", 또는 "다른 층을 개재하여(indirectly)" 형성되는 모든것을 포함한다. 또한, 각 층의 위, 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서, 각 층의 두께나 크기는 설명의 편의, 및 명확성을 위하여 과장되거나, 생략되거나, 또는 개략적으로 도시되었다. 따라서, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
(1)
도 1은 실시예에 따른 발광소자의 단면을 나타내는 단면도이다.
도 1을 참조하면, 발광소자(100)는 지지부재(110) 및 지지부재(110) 상에 발광구조물(160)을 포함할 수 있다.
지지부재(110)는 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지부재(110)는 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
실시 예에서, 지지부재(110)는 전도성을 갖는 것으로 설명하나, 전도성을 갖지 않을 수도 있으며, 이에 한정을 두지 않는다.
즉, 지지부재(110)는 베이스 지지 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 등) 등으로 구현될 수 있다. 또한 전도성 지지부재(110)는 형성하지 않거나, 전도성 시트로 구현될 수 있다.
이와 같은 지지부재(110)는 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.
지지부재(110) 상에는 접착층(111)이 적층될 수 있으며, 이에 접착층(111)은 전류 인가중에 제1 및 제2 전극층(130a, 130b)의 원자가 전기장에 의해 이동하는 일렉트로마이그레이션(electromigration) 현상을 최소화하기 위해 형성한다. 또한, 접착층(111)은 하부 물질과의 접착력이 우수한 금속 물질을 이용하여 형성할 수 있다.
접착층(111)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, 티타늄(Ti), 금(Au), 주석(Sn), 니켈(Ni), 크롬(Cr), 갈륨(Ga), 인듐(In), 비스무스(Bi), 구리(Cu), 은(Ag) 또는 탄탈륨(Ta) 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 접착층(111)은 서로 다른 접착층(미도시)을 접합시켜 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 접착층(111)은 확산 방지층(미도시)를 더 포함할 수 있다. 따라서 접착층(111)과 확산 방지층(미도시)는 하나의 층으로 형성될 수 있다. 또는 접착층(111) 상부 또는 하부에 확산 방지층(미도시)이 형성되어 서로 분리될 수 있으며, 이에 한정하지 아니하며, 적층 순서 또한 한정하지 아니한다. 한편, 지지부재(110) 상에는 접착층(111) 및 확산 방지층(미도시) 중 적어도 하나가 형성될 수 있으며, 이에 한정을 두지 않는다.
접착층(111) 상에는 제1 반도체층(162), 활성층(166), 및 제2 반도체층(164)이 순차적으로 적층되며, 제1 영역(A)의 제1 발광구조물(160a) 및 제2 영역(B)의 제2 발광구조물(160b)을 포함하는 발광구조물(160)이 형성될 수 있다. 한편, 제1 영역(A)는 발광 영역일 수 있으며, 제2 영역(B)은 제너 영역일 수 있다.
또한, 도 1 에서는 접착층(111)의 일 영역이 제1 영역(A)의 반사층(130a)과 접촉하고, 타 영역은 절연층(120)과 접촉하도록 도시되었으나, 이에 한정하지 아니한다.
여기서, 발광구조물(160)은 제1 반도체층(162), 제2 반도체층(164) 및 제1, 2 반도체층(162, 164) 사이에 활성층(166)이 개재된 구성으로 이루어지는 것으로 설명한다.
제1 반도체층(162)은 p형 반도체층으로 구현되어, 활성층(152)에 정공을 주입할 수 있다. 예를 들어 제1 반도체층(162)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제1 반도체층(162)의 상부에는 활성층(166)이 형성될 수 있다.
활성층(166)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(166)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(166)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(166)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.
활성층(166)의 상부에는 제2 반도체층(164)이 형성될 수 있다.
제2 반도체층(164)은 n형 반도체층으로 구현될 수 있다.
제2 반도체층(164)은 예를 들어, InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
여기서, 지지부재(110)와 제1 발광구조물(160a)의 제1 반도체층(162) 사이, 즉 접착층(111) 상에는 절연층(120), 제1 및 제2 반사막(130a, 130b) 및 제1 및 제2 전극층(140, 150)이 형성될 수 있다.
제1 및 제2 반사막(130a, 130b)은 제1 및 제2 발광구조물(160a, 160b)의 활성층(166)에서 발생된 광 중 일부가 지지부재(110) 방향으로 향하는 경우, 발광소자(100)의 상부 방향으로 향하도록 광을 반사시켜 발광소자(100)의 광 추출 효율을 향상시킬 수 있다.
따라서, 제1 및 제2 반사막(130a, 130b)은 은(Ag), 니켈(Ni), 알루미늄(Al), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn), 백금(Pt), 금(Au), 하프늄(Hf) 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있다.
한편, 도 1에 도시된 바와 같이 제1 및 제2 반사막(130a, 103b)은 제1 및 제2 발광구조물(160a, 160b)의 하부에 형성되거나, 또는 제1 영역(A)의 제1 발광구조물(160a)의 하부에만 형성될 수 있으며, 이에 한정하지 아니한다.
제1 전극층(140)은 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd 중 적어도 하나를 포함할 수 있다. 상기 반사층은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 적어도 하나의 층을 포함하는 구조로 형성될 수 있다.
한편, 제1 반사막(130a)과 제1 전극층(140)은 동일한 폭을 가지고 형성될 수 있으며, 후술하는 바와 같이 제1 반사막(130a)과 제1 전극층(140)은 동시 소성 과정을 거쳐 형성되기 때문에 접합력이 우수할 수 있다.
도 1에 나타낸 바와 같이, 제1 반사막(130a) 및 제1 전극층(140)은 폭 및 길이가 동일한 것으로 설명하지만, 폭 및 길이 중 적어도 하나가 상이할 수 있으며, 이에 한정을 두지 않는다.
여기서, 제2 발광구조물(160b)의 제1 반도체층(162)의 하부에는 제1 전극층(140)과 이격되어 제2 전극층(150)이 형성될 수 있다.
제2 전극층(150)은 제1 전극층(140)과 동일한 재질로 이루어지며, 제1 전극층(140)과 동일하게 제1 반도체층(162)으로 전자를 제공할 수 있다.
한편, 제2 반사막(130b)과 제2 전극층(150)은 상술한 제1 반사막(130a)과 제1 전극층(140)와 같이 동일한 폭을 가지거나, 또는 도 1에 도시된 바와 같이 제2 반사막(130b)이 제2 전극층(150)을 포획하게 형성될 수 있으며, 이에 한정하지 아니한다. 또한, 제2 반사막(130b)과 제2 전극층(150)은 동시 소성 과정을 거쳐 형성되어 접합력이 우수할 수 있다.
제1 반사막(130a) 및 제1 전극층(140) 중 적어도 하나의 외주부 측면 및 제2반사막(130b)과 접착층(111) 사이에는 절연층(120)이 형성될 수 있다.
여기서, 절연층(120)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 상기 금속물질인 경우에는 제1 및 제2 전극층(140, 150)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 제1 및 제2 전극층(140, 150)에 인가되는 전원이 발광구조물(160)로 인가되지 않도록 할 수 있다.
절연층(120)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하거나, 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하거나, 또는 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있다.
제1 및 제2 발광구조물(160a, 160b)의 측면에는 제1 및 제2 패시베이션(170, 172)이 형성될 수 있으며, 제1 패시베이션(170)의 측면 및 제1 발광구조물(160a)의 제2 반도체층(164) 상에는 제3 전극층(180)이 형성될 수 있고, 제2 패시베이션(192)의 측면 및 제2 발광구조물(160b)의 제2 반도체층(164) 상에는 제4 전극층(190)이 형성될 수 있다.
제3 전극층(180)은 니켈(Ni) 등으로 형성될 수 있으며, 제3 전극층(180)이 형성되는 제2 반도체층(164)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철패턴을 형성할 수 있으며, 이에 한정을 두지 않는다.
실시예에서는 제2 반도체층(164)의 상부에 요철 패턴이 형성되지 않은 것으로 설명한다.
제2 영역(B)에서, 절연층(120)에는 관통홀(미도시)이 형성되며, 상기 관통홀(미도시)을 통해서 제2 발광구조물(160b)의 제2 반도체층(164)과 접착층(111)을 연결하는 제4 전극층(190)이 형성될 수 있다.
여기서, 제1 패시베이션(170)은 제3 전극층(180)에 의해서 제1 발광구조물(160a)의 제1, 2 반도체층(162, 164) 및 활성층(166) 간에 쇼트가 발생하는 것을 방지할 수 있다. 한편, 제2 패시베이션(172)은 제4 전극층(190)에 의해서 제2 발광구조물(160b)의 제1, 2 반도체층(162, 164) 및 활성층(166) 간에 쇼트가 발생하는 것을 방지할 수 있다.
한편, 제1 및 제2 패시베이션(170, 172)이 형성되지 않은 제1 및 2 발광구조물(160a, 160b)의 타 측면에 별개의 패시베이션(174, 176)이 형성될 수 있으며, 이에 한정하지 아니한다.
실시예에서, 제2 영역(B)의 제 1 반도체층(162)과 제2 전극층(150) 사이에는 절연체(199)가 형성될 수 있으며, 절연체(199)는 도 1 에 도시된 바와 같이 일 영역이 제너 영역(B)의 외측으로 연장되고 제2 전극층(150)을 커버하는 구조를 가질 수 있다.
절연체(199)는 절연층(120)과 같이 전기 전도성이 낮은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하거나, 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하거나, 또는 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있다.
절연체(199)는 발광소자(100)를 에칭하여 제1 영역(A)과 제2 영역(B)을 형성할 때 에칭면과 중첩되고 제2 전극층(150)을 커버함으로써, 제2 전극층(150)이 에칭면에 노출되어 제1 및 제2 반도체층(162, 164), 및 활성층(166)으로부터 발생한 전도성 입자가 제2 전극층(150)에 흡착되지 않도록 할 수 있다.
전기 전도성이 낮은 절연층(199)이 제너 영역(B)의 제1 반도체층(162)과 제2 전극층(150) 사이에 형성되고 절연층(199)의 일 영역이 제너 영역(B)의 외측으로 연장되며 에칭 공정이 이루어지는 영역과 중첩되어 제2 전극층(150)을 커버하는 구조를 가짐으로써, 제2 전극층(150)이 에칭면에 노출되어 제1 및 제2 반도체층(162, 164), 및 활성층(166)으로부터 발생한 전도성 입자가 제2 전극층(150)에 흡착되고 상기 입자로 인해 발생하는 쇼트성 불량을 방지할 수 있으므로, 발광소자(100)의 수율 및 신뢰성 저하를 방지할 수 있다.
(2)
도 2 내지 도 7은 실시 예에 따른 발광소자의 제조방법을 나타내는 공정순서도이다.
도 2를 참조하면, 발광소자(100)는 성장 지지부재(101) 상에 발광구조물(160)을 성장시킬 수 있다.
성장 지지부재(101)는 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도면에 나타내지는 않았으나 성장 지지부재(101)와 발광구조물(160) 사이에는 버퍼층(미도시)이 형성될 수 있다.
상기 버퍼층은 3족과 5족 원소가 결합 된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.
이러한, 성장 지지부재(101) 또는 버퍼층(미도시) 위에는 언도프드 반도체(미도시)층이 형성될 수 있으며, 버퍼층(미도시)과 언도프드 반도체층(미도시) 중 어느 한 층 또는 두 층 모두 형성하거나 형성하지 않을 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.
성장 지지부재(101) 상에는 제1 반도체층(162), 활성층(166) 및 제2 반도체층(164)를 포함하는 발광구조물(160)이 배치될 수 있으며, 제1 반도체층(162), 활성층(166) 및 제2 반도체층(164)은 도 1에서 상술한 바와 동일하므로 생략하도록 한다.
(3)
도 3을 참조하면, 성장 지지부재(101) 상에 성장된 발광구조물(160) 상에 제1, 제2 전극층(140, 150) 및 절연체(199)를 형성할 수 있다.
제1 반도체층(162) 상의 제2 영역(B)의 일 영역에는 절연체(199)가 형성될 수 있으며, 절연체(199)는 도 1에서 상술한 바와 동일하므로 생략하도록 한다.
그리고, 제1 반도체층(162) 상 및 절연체(199) 상에는 제1 및 제2 전극층(140, 150)이 형성될 수 있으며, 제1 및 제2 전극층(140, 150)은 도 1에서 상술한 바와 동일하므로 생략하도록 한다.
또한, 제1 및 제2 전극층(140, 150) 상에는 제1 및 제2 반사막(130a, 130b)이 형성될 수 있으며, 제1 및 제2 반사막(130)은 도 1에서 상술한 바와 동일하므로 생략하도록 한다.
여기서, 제1 및 제2 반사막(130a, 130b)은 제1 및 제2 전극층(140, 150)과 접촉되지 않는 배면이 평탄하게 형성될 수 있으며, 요철(미도시)가 형성될 수 있으며, 이에 한정을 두지 않는다.
한편, 제1 및 제2 반사막(130a, 130b)의 배면에 상기 요철이 형성되는 경우, 발광구조물(160)에서 발생되는 광의 추출 효과를 향상시킬 수 있다.
(4)
도 4를 참조하면, 제1 및 제2 반사막(130a, 130b)의 상면 및 제1 전극층(140)의 외주부 측면에는 절연층(120)이 형성될 수 있다.
여기서, 절연층(120)은 발광구조물(160)의 제1 반도체층(162)이 외부로 노출되는 것을 방지하여, 외부로부터 침투되는 수분을 방지하여, 발광구조물(160)의 부식을 방지할 수 있다.
(5)
도 5를 참조하면, 절연층(120)에 관통홀(195)을 형성한 후, 상기 관통홀(195)에 제4 전극층(미도시)을 형성할 수 있다.
(6)
도 6을 참조하면, 지지부재(110)는 접착층(111)에 의해서 절연층(120) 및 반사층(130) 상에 본딩될 수 있다. 접착층(111)은 절연층(120) 및 반사층(130)상에 접촉하여 지지부재(110)와 발광 구조물(160)이 본딩되도록 확산될 수 있다.
접착층(111)은 확산 방지층(미도시)를 포함할 수 있으며, 확산 방지층(미도시)은 제1 및 제2 전극층(140, 150)에 공급되는 전원에 대한 확산을 방지하여, 제1 반도체층(162)으로 전류가 집중되도록 할 수 있다.
지지부재(110)가 형성되면, 지지부재(110)를 베이스로 위치시킨 후 상술한 성장 지지부재(101)를 제거하게 된다. 여기서, 성장 지지부재(101)는 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.
한편, 도시하지는 않았으나, 성장 지지부재(101)의 제거 후 발광구조물(160)의 위에 배치된 버퍼층(미도시)을 제거해 줄 수 있다. 이때 버퍼층(미도시)은 건식 또는 습식 식각 방법, 또는 연마 공정을 통해 제거할 수 있다.
(7)
도 7을 참조하면, 지지부재(110)에 본딩된 발광구조물(160)은 제1 영역(A)의 제1 발광구조물(160a) 및 제2 영역(B)의 제2 발광구조물(160b)로 나누어지도록, 식각 공정을 할 수 있다.
한편, 전기 전도성이 낮은 절연층(199)이 제너 영역(B)의 제1 반도체층(162)과 제2 전극층(150) 사이에 형성되고 일 영역이 제너 영역(B)의 외측으로 연장되어 에칭면과 중첩되고 절연체(199)가 전극층의 일 영역을 커버함으로써, 발광소자(100)의 에칭 공정 중 발생한 전도성 입자가 확산되어 2 전극층(150)의 상면에 흡착되고 상기 입자로 인해 발생하는 쇼트성 불량을 방지할 수 있으므로, 발광소자(100)의 수율 및 신뢰성 저하를 방지할 수 있다.
식각 공정 이후, 제1 및 제2 발광구조물(160a, 160b)은 서로 분리 이격되며, 제1 및 제2 발광구조물(160a, 160b)의 측면에는 제1 및 제2 발광구조물(160a, 160b)을 보호하는 패시베이션(170)이 형성될 수 있다.
한편, 제1 및 제2 패시베이션(170, 172)이 형성되지 않은 제1 및 2 발광구조물(160a, 160b)의 측면에 별개의 패시베이션(174, 176)이 형성될 수 있으며, 이에 한정하지 아니한다.
실시예에서, 제1 및 제2 패시베이션(170)은 제1 및 제2 발광구조물(160a, 160b)의 제2 반도체층(164) 상부까지 형성된 것으로 설명하지만, 제2 반도체층(164)의 상부에 형성되지 않을 수 있으며, 이에 한정을 두지 않는다.
이후, 제1 발광구조물(160a)의 제1 패시베이션(170) 상에는 제3 전극층(180)이 형성될 수 있다.
제3 전극층(180)은 제1 발광구조물(160a)의 제2 반도체층(164) 상에 배치되며, 제3 전극층(180)은 제2 발광구조물(160b)의 제1 반도체층(162) 상에 형성된 제3 전극층(150)과 접촉될 수 있다.
이때, 제2 전극층(150)의 노출된 상면에는 절연부재(미도시)가 형성될 수 있으며, 이에 한정을 두지 않는다.
한편, 실시예에서는 수직형 발광 소자를 중심으로 설명하고 있으나, 이에 대해 한정하는 것은 아니며 수평형 발광 소자에 대해서도 적용될 수 있다.
또한, 도 2 내지 도 7에 나타낸 공정 순서에서 적어도 하나의 공정은 순서가 바뀔 수 있으며 이에 한정을 두지 않는다.
실시예에 따른 발광소자(100)는 패키지 내에 실장될 수 있으며, 발광 다이오드가 실장된 발광소자 패키지는 복수개가 지지부재 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
이러한 발광 소자 패키지, 지지부재, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 다이오드 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 발광 소자 110 : 지지부재
111 : 접착층 120 : 절연층
130a, 130b : 제1 , 제2 반사막 140 : 제1 전극층
150 : 제2 전극층 160 : 발광 구조물
162 : 제1 반도체층 164 : 제2 반도체층
166 : 활성층 170 : 제1 패시베이션
180 : 제3 전극층 190 : 제4 전극층
199 : 절연체

Claims (10)

  1. 전도성 지지부재;
    제1 반도체층, 활성층, 및 제2 반도체층이 순서대로 상기 지지부재 상에 적층되어 형성되고, 제1 영역의 제1 발광구조물과 제2 영역의 제2 발광구조물을 포함하는 발광구조물;
    상기 지지부재와 상기 제1 발광구조물의 상기 제1 반도체층 사이에 형성된 제1 전극층;
    상기 제1 발광구조물의 일측면에 배치된 제1 패시베이션;
    상기 제2 발광구조물의 일측면에 배치된 제2 패시베이션;
    상기 지지부재와 상기 제2 발광구조물의 상기 제1 반도체층 사이에 배치되며 적어도 일 영역이 상기 제1 반도체층의 외측으로 돌출되는 제2 전극층;
    상기 패시베이션의 측면 및 상기 제2 반도체층 상에 형성되며, 상기 제2 전극층과 전기적으로 연결되는 제3 전극층;
    상기 제1 및 제2 발광구조물과 상기 지지부재 사이 및 상기 제1 전극층과 상기 제2 전극층 사이에 형성되고 관통 홀을 포함하는 절연층;
    상기 관통 홀에 배치되며, 상기 제2 발광구조물의 상기 제2 반도체층 및 상기 지지부재에 접촉되는 제4 전극층;을 포함하며,
    상기 제2 영역의 상기 제1 반도체층의 하부와 상기 제2 전극층 사이에는 절연체가 배치되고, 상기 절연체는 적어도 일 영역이 상기 제1 반도체층의 외측으로 돌출하여 상기 제2 전극층의 적어도 일 영역을 커버하는 발광소자.
  2. 제 1 항에 있어서,
    상기 절연체는 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4), 산화티탄(TiOx), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함하는 발광소자.
  3. 제1항에 있어서,
    상기 절연체의 일 단부는 상기 제1 전극층과 접촉하는 발광소자.
  4. 제 1 항에 있어서,
    제 1 항에 있어서, 상기 제1 내지 제4 전극층 중 적어도 하나는,
    ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd 중 적어도 하나를 포함하는 발광소자.
  5. 제1항에 있어서,
    상기 지지부재와 상기 제1 및 제2 전극층 사이에 형성된 반사막; 더 포함하는 발광소자.
  6. 제1항에 있어서.
    상기 제1 및 2 발광구조물의 타측면에 형성된 패시베이션; 더 포함하는 발광소자.
  7. 제1항에 있어서,
    상기 지지부재와 상기 발광구조물 사이에 형성된 접착층;을 더 포함하며,
    상기 접착층은 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Au), 구리(Cu) 중 적어도 하나 이상을 포함하는 발광소자.
  8. 제1항에 있어서,
    상기 지지부재와 상기 발광구조물 사이에 형성된 확산방지층;을 더 포함하며,
    상기 확산방지층은 백금(Pt), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 하프늄(Hf), 지르코늄(Zr), 니오브(Nb), 바나듐(V) 중 적어도 하나를 포함하는 발광소자.
  9. 제1항에 있어서,
    상기 제1 영역은 발광영역인 발광소자.
  10. 제1항에 있어서,
    상기 제2 영역은 제너영역인 발광소자.
KR1020100099969A 2010-10-13 2010-10-13 발광소자 KR101709992B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100099969A KR101709992B1 (ko) 2010-10-13 2010-10-13 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100099969A KR101709992B1 (ko) 2010-10-13 2010-10-13 발광소자

Publications (2)

Publication Number Publication Date
KR20120038290A true KR20120038290A (ko) 2012-04-23
KR101709992B1 KR101709992B1 (ko) 2017-02-24

Family

ID=46139123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100099969A KR101709992B1 (ko) 2010-10-13 2010-10-13 발광소자

Country Status (1)

Country Link
KR (1) KR101709992B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100011116A (ko) * 2008-07-24 2010-02-03 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2010087515A (ja) * 2008-09-30 2010-04-15 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
KR20100042987A (ko) * 2008-10-17 2010-04-27 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100011116A (ko) * 2008-07-24 2010-02-03 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2010087515A (ja) * 2008-09-30 2010-04-15 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
KR20100042987A (ko) * 2008-10-17 2010-04-27 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치

Also Published As

Publication number Publication date
KR101709992B1 (ko) 2017-02-24

Similar Documents

Publication Publication Date Title
JP6697039B2 (ja) 発光素子及び発光素子パッケージ
KR100999733B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN102088054B (zh) 发光设备
KR101756333B1 (ko) 발광 소자 및 발광 소자 패키지
EP2355177A2 (en) Light emitting device, method of manufacturing the same
TWI514625B (zh) 半導體發光裝置及其封裝結構
KR101182920B1 (ko) 발광 소자 및 그 제조방법
JP5736479B2 (ja) 発光素子、発光素子製造方法
WO2008156294A2 (en) Semiconductor light emitting device and method of fabricating the same
KR102413447B1 (ko) 발광소자
KR102212666B1 (ko) 발광소자
KR101690508B1 (ko) 발광소자
KR101659738B1 (ko) 발광 소자 제조방법
KR101722630B1 (ko) 발광소자
KR101689164B1 (ko) 발광소자
KR20120019750A (ko) 발광 소자
KR101709992B1 (ko) 발광소자
KR102474301B1 (ko) 발광 소자
KR20120059910A (ko) 발광소자 및 그 제조방법
KR101710359B1 (ko) 발광소자
KR102531520B1 (ko) 발광 소자
KR20120058350A (ko) 발광 소자
KR20120020599A (ko) 발광 소자 및 발광 소자 패키지
KR20170039387A (ko) 발광 소자
KR20120107029A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 4