KR101710359B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR101710359B1
KR101710359B1 KR1020100080901A KR20100080901A KR101710359B1 KR 101710359 B1 KR101710359 B1 KR 101710359B1 KR 1020100080901 A KR1020100080901 A KR 1020100080901A KR 20100080901 A KR20100080901 A KR 20100080901A KR 101710359 B1 KR101710359 B1 KR 101710359B1
Authority
KR
South Korea
Prior art keywords
layer
channel layer
channel
light emitting
region
Prior art date
Application number
KR1020100080901A
Other languages
English (en)
Other versions
KR20120017935A (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100080901A priority Critical patent/KR101710359B1/ko
Publication of KR20120017935A publication Critical patent/KR20120017935A/ko
Application granted granted Critical
Publication of KR101710359B1 publication Critical patent/KR101710359B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

실시 예에 따른 발광소자는, 발광구조물과 채널층 사이의 결합력을 증가시키기 용이한 구조를 갖도록, 실시 예는, 지지기판, 상기 지지기판 상에 배치된 반사막, 상기 반사막 상에 배치된 전극층, 상기 반사막 및 상기 전극층 중 적어도 하나의 외주부 측면과 접하도록 배치된 채널층 및 상기 전극층 및 상기 채널층 상에 배치되며, 제1, 2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물을 포함하고, 상기 제2 반도체층은, 상기 전극층과 접하는 제1 영역 및 상기 제1 영역의 둘레를 감싸며, 상기 채널층과 접하는 제2 영역을 포함하고, 상기 채널층은, 상기 제2 영역 중 제1 소정 영역 상 배치되는 제1 채널층, 상기 제1 채널층 하부에 배치되는 제2 채널층 및 상기 제2 채널층 하부에 배치되며, 상기 제1, 2 채널층의 측면을 감싸고 상기 제2 영역 중 제2 소정 영역 상에 배치되는 제3 채널층을 포함하는 발광소자를 제공한다.

Description

발광소자{Light emitting device}
실시 예는 발광소자에 관한 것으로서, 더욱 상세하게는 발광구조물과 채널층 사이의 결합력을 증가시키기 용이한 구조를 갖는 발광소자에 관한 것이다.
발광소자의 대표적인 LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.
실시 예의 목적은, 발광구조물과 채널층 사이의 결합력을 증가시키기 용이한 구조를 갖는 발광소자를 제공함에 있다.
실시 예에 따른 발광소자는, 지지기판, 상기 지지기판 상에 배치된 반사막;
상기 반사막 상에 배치된 전극층, 상기 반사막 및 상기 전극층 중 적어도 하나의 외주부 측면과 접하도록 배치된 채널층 및 상기 전극층 및 상기 채널층 상에 배치되며, 제1, 2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물을 포함하고, 상기 제2 반도체층은, 상기 전극층과 접하는 제1 영역 및 상기 제1 영역의 둘레를 감싸며, 상기 채널층과 접하는 제2 영역을 포함하고, 상기 채널층은, 상기 제2 영역 중 제1 소정 영역 상 배치되는 제1 채널층, 상기 제1 채널층 하부에 배치되는 제2 채널층 및 상기 제2 채널층 하부에 배치되며, 상기 제1, 2 채널층의 측면을 감싸고 상기 제2 영역 중 제2 소정 영역 상에 배치되는 제3 채널층을 포함한다.
실시 예에 따른 발광소자는, 발광구조물과 지지기판 상에 적층된 버퍼층 사이에 채널층을 형성하여, 발광구조물 및 버퍼층 사이의 결합력을 증가시킬 수 있는 이점이 있다.
또한, 실시 예에 따른 발광소자는, 채널층 상에 반사막(Reflector)가 형성되는 경우, 반사막에서 발생되는 전하 확산을 방지하기 위한 확산 방지층을 형성함하고, 반사막과 발광구조물의 접촉을 방지를 위한 채널층을 형성할 수 있어, 결합력이 상승하여 신뢰성 확보가 용이하다.
도 1은 실시 예에 따른 발광소자의 구조를 나타내는 단면도이다.
도 2는 도 1에 나타낸 채널층에 대한 복수의 실시 예를 나타내는 단면도이다.
도 3 내지 도 8은 도 1에 나타낸 발광소자의 제조방법을 나타낸 순서도이다.
실시 예에 대한 설명에 앞서, 실시 예에서 언급하는 각 층(막), 영역, 패턴, 또는 구조물들의 기판, 각 층(막) 영역, 패드, 또는 패턴들의 "위(on)", "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와, "아래(under)"는 직접(directly)", 또는 "다른 층을 개재하여(indirectly)" 형성되는 모든것을 포함한다. 또한, 각 층의 위, 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서, 각 층의 두께나 크기는 설명의 편의, 및 명확성을 위하여 과장되거나, 생략되거나, 또는 개략적으로 도시되었다. 따라서, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1은 실시 예에 따른 발광소자의 구조를 나타내는 단면도이다.
도 1을 참조하면, 발광소자(100)는 지지기판(110), 지지기판(110) 상에 배치되는 반사막(120), 반사막(120) 상에 배치되는 전극층(130), 반사막(120)과 전극층(130) 중 적어도 하나의 외주부 측면에 접하는 채널층(140) 및 채널층(140)과 전극층(130) 상에 배치되는 발광구조물(150)을 포함할 수 있다.
지지기판(110)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지기판(110)은 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
실시 예에서, 지지기판(110)은 전도성을 갖는 것으로 설명하나, 전도성을 갖지 않을 수도 있으며, 이에 한정을 두지 않는다.
즉, 지지기판(110)은 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈(Ta), 은(Ag), 백금(Pt), 크롬(Cr) 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.
이와 같은 지지기판(110)은 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.
지지기판(110) 상에는 버퍼층(111)이 적층될 수 있으며, 이에 버퍼층(111)은 전극층(130)과 채널층(140)이 대기중에 노출되는 것을 방지하고, 전류 인가중에 전극층(130)의 원자가 전기장에 의해 이동하는 일렉트로마이그레이션(electromigration) 현상을 최소화하기 위해 형성한다. 또한, 버퍼층(111)은 하부 물질과의 접착력이 우수한 금속 물질을 이용하여 형성하고, 버퍼층(111) 상부에 확산 방지막(미도시)을 더 형성할 수 있다.
버퍼층(111)으로 이용되는 접착력이 우수한 금속 물질로는 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Au), 구리(Cu) 중 적어도 하나이며, 상기 확산 방지막은 백금(Pt), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 하프늄(Hf), 지르코늄(Zr), 니오브(Nb), 바나듐(V) 중 적어도 하나 또는 둘 이상의 합금을 이용할 수 있다. 따라서, 버퍼층(111)은 단층 또는 다층 구조로 형성할 수 있다.
전극층(130)은 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 어느 하나 또는 이들의 합금 형태로 이용할 수 있다.
한편, 반사막(120)과 전극층(130)은 동일한 폭을 가지고 형성될 수 있으며, 후술하는 바와 같이 반사막(120)과 전극층(130)은 동시 소성 과정을 거쳐 형성되기 때문에 접합력이 우수할 수 있다.
도 1에 나타낸 바와 같이, 반사막(120)과 전극층(130)은 폭 및 길이가 동일한 것으로 설명하지만, 폭 및 길이 중 적어도 하나가 상이할 수 있으며 이에 한정을 두지 않는다.
이때, 반사막(120) 및 전극층(130)의 외주부 측면에는 채널층(140)이 접하게 형성될 수 있으며, 채널층(140)은 동시 소성되어 형성된 반사막(120)과 전극층(130)을 드라이에칭(Dry etching)하는 경우 발광구조물(150)까지 에칭되는 것을 방지하는 역할을 한다.
여기서, 채널층(140)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 상기 금속물질인 경우에는 전극층(130)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 전극층(130)에 인가되는 전원이 채널층(140)으로 인가되지 않도록 할 수 있다.
이러한, 채널층(140)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하거나, 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하거나, 또는 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있다.
발광구조물(150)은 전극층(130) 및 채널층(140)에 접하며, 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)을 포함할 수 있고, 제1 반도체층(151)과 제2 반도체층(153) 사이에 활성층(152)이 개재된 구성으로 이루어질 수 있다.
제1 반도체층(151)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 GaN층, AlGaN층, InGAN층 등과 같은 GaN계 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트가 도핑될 수 있다.
한편, 제1 반도체층(151) 상부에는 니켈(Ni) 등으로 전극패드(160)가 형성될 수 있고, 전극패드(160)가 형성되지 않은 제1 반도체층(151)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철(158)을 형성해 줄 수 있다.
여기서, 전극패드(160)는 요철(158)이 형성되지 않는 평탄한 면에 형성된 것으로 설명하나, 요철(158)이 형성된 상부면에 형성될 수 있으며 이에 한정을 두지 않는다.
제1 반도체층(151)의 아래에는 활성층(152)이 형성될 수 있다. 활성층(152)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(152)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있다.
따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
활성층(152) 아래에는 제2 반도체층(153)이 형성될 수 있다. 제2 반도체층(153)은 p형 반도체층으로 구현되어, 활성층(152)에 정공을 주입할 수 있다. 예를 들어 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
이때, 제2 반도체층(153)은 전극층(130)과 접하는 제1 영역(미도시) 및 상기 제1 영역의 둘레를 감싸며, 채널층(140)과 접하는 제2 영역(미도시)으로 구분될 수 있다.
또한 제2 반도체층(153)의 아래에는 제3 반도체층(미도시)을 형성할 수도 있다. 여기서 제3 반도체층은 n형 반도체층으로 구현될 수 있다.
한편, 상술한 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상술한 바와는 달리 실시예에서 제1 반도체층(151)이 p형 반도체층으로 구현되고, 제2 반도체층(153)이 n형 반도체층으로 구현될 수 있으며, 이에 한정하지 않는다.
발광 구조물(150)의 측면에는 보호층(170)이 형성될 수 있다. 보호층(170)은 산화 실리콘(SiO2), 질화 실리콘(Si3N4) 등의 절연성 물질을 이용하여 형성할 수 있으며, 발광 구조물(150)과 수직적으로 중첩되지 않는 채널층(140)의 상부로부터 발광 구조물(150)의 측면을 따라 제1 반도체층(151)의 상부 일부까지 형성될 수 있다.
여기서, 채널층(140)을 다시 설명하면, 채널층(140)는 제2 반도체층(153)의 상기 제2 영역 중 제1 소정 영역(미도시) 상 배치되는 제1 채널층(141), 제1 채널층(141) 하부에 배치되는 제2 채널층(142) 및 제1, 2 채널층(141, 142)의 측면을 감싸며 상기 제2 영역 중 상기 제1 소정 영역을 제외한 제2 소정 영역(미도시) 상에 배치되는 제3 채널층(143)을 포함할 수 있다.
도 2는 도 1에 나타낸 채널층에 대한 복수의 실시 예를 나타내는 단면도이다.
도 2(a)를 참조하면, 채널층(140)은 제1, 2, 3 채널층(141, 142, 143)의 순서로 제2 반도체층(153)에 배치된다.
여기서, 제1 채널층(141)은 제1 길이(d1) 및 제1 선폭(b1)을 가지며, 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하거나, 또는 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있다.
제1 채널층(141)은 제2 채널층(142)에 의해 발생되는 전화의 확산을 방지하는 확산방지층(미도시)의 역할 및 제2 반도체층(153)과 채널층(140) 사이 및 제2 채널층(142)과의 결합력을 향상시킬 수 있다.
제2 채널층(142)은 제2 길이(d2) 및 제2 선폭(b2)을 가지고 제1 채널층(141)의 하부에 배칠될 수 있다.
여기서, 제2 채널층(142)는 은(Ag), 알루미늄(Al), 백금(Pt), 로듐(Rh) 중 적어도 하나를 포함할 수 있으며, 활성층(152)에서 방출되는 광을 반사하는 반사층의 역할을 할 수 있으며, 이에 따라 광의 추출 효율을 향상시킬 수 있다.
또한, 제2 채널층(142)은 두 개 이상의 금속 물질이 서로 층을 이룰 수 있으며, 실시 예에서는 하나의 금속 물질이 각각 제2 길이(d2) 및 제2 선폭(b2)이 동일할 수 있다.
여기서, 제1 채널층(141)의 제1 길이(d1) 및 제1 선폭(b1)은 제2 채널층(142)의 제2 길이(d2) 및 제2 선폭(b2) 중 적어도 하나가 동일할 수 있으며, 실시 예에서는 서로 동일 길이 및 선폭을 갖는 것으로 설명한다.
실시 예에서, 제1, 2 채널층(141, 142)는 동일한 직사각형 형상을 갖는 것으로 설명하나, 서로 다른 형상을 갖을 수 있으며, 이에 한정을 두지 않는다.
제3 채널층(143)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하며, 제2 채널층(142)의 하부에 배치되는 채널(L1) 및 제1, 2 채널(141, 142)의 측면을 감싸며, 제2 반도체층(153)의 상기 제2 소정 영역에 배치되도록 돌출된 돌출돌기(L2)를 포함할 수 있다.
여기서, 돌출돌기(L2)는 적어도 하나로 형성될 수 있으며, 반사층(120) 및 전극층(130) 중 적어도 하나의 외주부 측면에 배치될 수 있다.
즉, 돌출돌기(L2)의 개수는 제1, 2 채널층(141, 142)의 개수와 동일하거나, 또는 많은 개수로 형성될 수 있다.
돌출돌기(L2)의 길이(d3)는 제1, 2 채널층(141, 142)의 제1, 2 길이(d1, d2) 합과 동일하게 형성될 수 있다.
실시 예에서는, 3개의 돌출돌기(L2)의 선폭은 서로 동일한 것으로 설명하였으나, 3개의 돌출돌기(L2) 중 적어도 하나는 선폭이 상이할 수 있으며, 이에 한정을 두지 않는다.
도 2(b)를 참조하면, 제1 채널층(141)의 제1 길이(d1) 및 제1 선폭(b1)은 제2 채널층(142)의 제2 길이(d2) 및 제2 선폭(b2)과 서로 다르게 형성될 수 있다.
즉, 도 2(a)는 제1, 2 채널층(141, 142)의 길이 및 선폭은 서로 동일한 것으로 설명하였으나, 도 2(b)에서는, 제1, 2 채널층(141, 142)의 길이 및 선폭은 서로 다른 것으로 설명한다.
이때, 제2 채널층(142)의 제2 선폭(b2)는 제1 채널층(141)의 제1 선폭(b1)보다 작게 형성되는 것이 바람직할 것이다.
즉, 제1 채널층(141)은 제2 채널층(142)에서 발생되는 전하의 확산을 방지하기 위하기 때문에 제2 채널층(142)의 제2 선폭(b2)보다 길게 형성된다.
또한, 제3 채널층(143)은 채널(L1) 및 돌출돌기(L2)를 포함할 수 있으며, 이때 돌출돌기(L2)는 제1, 2 돌출돌기(L2_1, L2_2) 및 제1, 2 돌출돌기(L2_1, L2_2) 사이의 제3 돌출돌기(L2_3)를 포함할 수 있다.
실시 예에서, 돌출돌기(L2)는 3개인 것으로 설명하며, 개수에 한정을 두지 않는다.
여기서, 제1, 2, 3 돌출돌기(L2_1, L2_2, L2_3)는 제2 반도체층(153)에 배치되는 상단 선폭(b3_1) 및 채널(L1)과 접촉되는 하단 선폭(b3_2) 각각이 서로 동일하거나, 적어도 하나가 상이하게 형성될 수 있다.
즉, 제3 돌출돌기(L2_3)의 하단 선폭(b3_2)은 제1, 2 돌출돌기(L2_1, L2_2)의 하단 선폭(b3_2)보다 크게 형성될 것이다.
돌출돌기(L2)의 길이(d3)는 제1, 2 채널층(122, 124)의 제1, 2 길이(d1, d2)와 동일하게 형성된다.
도 3 내지 도 8은 도 1에 나타낸 발광소자의 제조방법을 나타낸 순서도이다.
도 3을 참조하면, 분리용 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도면에 나타내지는 않았으나 분리용 기판(101)과 발광구조물(150) 사이에는 버퍼층(미도시)이 형성될 수 있다.
버퍼층(미도시)은 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.
이러한 분리용 기판(101) 또는 버퍼층(미도시) 위에는 언도프드 반도체(미도시)층이 형성될 수 있으며, 버퍼층(미도시)과 언도프드 반도체층(미도시) 중 어느 한 층 또는 두 층 모두 형성하거나 형성하지 않을 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.
발광구조물(150)은 제1 반도체층(151), 활성층(152) 및 제2 반도체층(153)을 포함할 수 있으며, 이는 도 1에서 상술한 바와 동일하므로 자세한 설명은 생략한다.
여기서, 제2 반도체층(153)은 전극층(130) 및 반사막(120)이 배치되는 제1 영역(s1) 및 제1 영역(s1) 둘레를 감싸며 채널층(140)이 배치되는 제2 영역(s2)을 포함할 수 있다.
도 4를 참조하면, 제1 반도체층(153) 상에 전극층(130) 및 반사막(120)을 동시에 형성하는 것으로 나타내었으나, 이에 한정을 두지 않는다.
즉, 전극층(130)과 반사막(120)은 스퍼터링 등의 방법으로 연속적으로 동시 소성하여 형성할 수 있다.
전극층(130)과 반사막(120)의 외곽부 영역에 대해 에칭을 수행하게 된다. 메사 에칭은 드라이 에칭(Dry etching)에 의할 수 있으며, 전극층(130)과 반사막(120)이 동시에 에칭되므로 전극층(130)과 반사막(120)은 동일한 폭을 가지고 형성될 수 있다.
또한, 반사막(120)이 전극층(130) 보다 넓은 면적을 가질 수 있으며, 반사막(120)의 반사 특성을 극대화할 수 있게 하여, 발광소자(100)의 외부 발광효율을 개선시켜 줄 수 있다.
또한, 전극층(130)과 반사막(120)의 메사에칭에 의해, 반사막(120)과 채널층(140)은 수직적으로 일부 중첩되거나, 중첩되지 않을 수 있으며 이에 한정을 두지 않는다.
이와 같이, 전극층(130)과 반사막(120)을 동시에 소성하여 형성하면, 전극층(130)과 반사막(120)의 접착력이 향상될 수 있다.
그리고, 제2 반도체층(153)의 제2 영역(s2)에는 스퍼터링 등의 방법을 사용하여 채널층(140)을 형성할 수 있으며, 이외에 다른 방법에 따라 형성될 수 있을 것이다.
도 4에서 나타낸 바와 같이, 전극층(130), 반사막(120) 및 채널층(140)은 각각 그 배치 순서가 변경될 수 있으며, 이에 한정을 두지 않는다.
여기서, 채널층(140)은 제2 반도체층(153)에 배치되는 제1 채널층(141), 제1 채널층(141) 상에 배치되는 제2 채널층(142) 및 제1, 2 채널층(141, 142)의 둘레를 감싸는 제3 채널층(143)을 포함할 수 있다. 채널층(140)에 대한 자세한 설명은 도 1 및 도 2에서 자세하게 기술한 바 생략하기로 한다.
도 5를 참조하면, 반사막(120) 및 채널층(130)과 버퍼층(111)이 배치된 지지기판(110)이 본딩 접착되며, 이때 제1 반도체층(151) 상에 배치된 분리용 기판(101)을 분리시킬 수 있다.
이때, 분리용 기판(101)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.
도 6 및 도 7을 참조하면, 발광 구조물(150)의 외곽부 영역에 대해 에칭을 수행한 후, 보호층(170)을 형성할 수 있다.
보호층(170)은 절연성 물질로 형성될 수 있고, 발광구조물(150)과 수직적으로 중첩되지 않는 채널층(140)의 상부로부터 발광 구조물(150)의 측면을 따라 발광 구조물(150)의 상부 일부까지 형성될 수 있다.
도 8을 참조하면, 발광구조물(150)의 제1 반도체층(151)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 요철(158)을 형성해 줄 수 있으며, 이러한 제1 반도체층(151)의 표면에 전극패드(160)를 형성해 준다.
여기서, 요철(158) 구조는 형성하지 않을 수도 있으나, 형성하는 경우는 도 8에서 도시한 구조로 한정하지는 않는다.
또한, 도 3 내지 도 8에 나타낸 공정 순서에서 적어도 하나의 공정은 순서가 바뀔 수 있으며 이에 한정을 두지 않는다.
실시 예에 따른 발광소자(100)는 패키지 내에 실장될 수 있으며, 발광 다이오드가 실장된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 다이오드 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 지지기판;
    상기 지지기판 상에 배치된 반사막;
    상기 반사막 상에 배치된 전극층;
    상기 반사막 및 상기 전극층 중 적어도 하나의 외주부 측면과 접하도록 배치된 채널층; 및
    상기 전극층 및 상기 채널층 상에 배치되며, 제1, 2 반도체층 및 상기 제1, 2 반도체층 사이에 활성층을 포함하는 발광구조물;을 포함하고,
    상기 제2 반도체층은, 상기 전극층과 접하는 제1 영역; 및 상기 제1 영역의 둘레를 감싸며, 상기 채널층과 접하는 제2 영역;을 포함하고,
    상기 채널층은,
    상기 제2 영역에 배치되는 제1 채널층;
    상기 제1 채널층 하부에 배치되는 제2 채널층; 및
    상기 제2 영역에서 상기 제1 채널층과 상기 제2 채널층 하부 및 측변에 배치되는 제3 채널층;을 포함하는 발광소자.
  2. 제 1 항에 있어서, 상기 제1 채널층은,
    산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함하는 발광소자.
  3. 제 1 항에 있어서, 상기 제1 채널층은,
    산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하는 발광소자.
  4. 제 1 항에 있어서, 상기 제2 채널층은,
    은(Ag), 알루미늄(Al), 백금(Pt), 로듐(Rh) 중 적어도 하나를 포함하는 발광소자.
  5. 제 1 항에 있어서, 상기 제3 채널층은,
    티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하는 발광소자.
  6. 제 1 항에 있어서, 상기 제1, 2, 3 채널층 중 적어도 하나는,
    금속물질 및 절연물질 중 적어도 하나를 포함하는 발광소자.
  7. 제 1 항에 있어서, 상기 제1 채널층의 폭은,
    상기 제2 채널층의 폭과 동일하거나,
    또는 상기 제2 채널층의 폭보다 작은 발광소자.
  8. 제 1 항에 있어서, 상기 제3 채널층은,
    상기 제2 채널층 하부에 배치되는 채널; 및
    상기 채널에서 상기 제1, 2 채널층의 측면을 감싸고 상기 제2 영역 방향으로 돌출되는 돌출돌기;를 포함하는 발광소자.
  9. 제 8 항에 있어서, 상기 돌출돌기는,
    적어도 하나인 발광소자.
  10. 제 8 항에 있어서,
    상기 돌출돌기는, 상기 제1, 2 채널층 중 적어도 하나의 양 측면을 접촉하는 제1, 2 돌출돌기;를 포함하고,
    상기 제1, 2 돌출돌기는,
    길이 및 선폭 중 적어도 하나가 동일한 발광소자.
  11. 제 8 항에 있어서,
    상기 돌출돌기는, 상기 제1, 2 채널층 중 적어도 하나의 양 측면을 접촉하는 제1, 2 돌출돌기;를 포함하고,
    상기 제1, 2 돌출돌기는,
    길이 및 선폭 중 적어도 하나가 상이한 발광소자.
  12. 제 8 항에 있어서, 상기 채널의 두께는,
    상기 전극층의 두께와 동일하거나,
    또는 상기 전극층의 두께보다 작은 발광소자.
  13. 제 8 항에 있어서, 상기 채널의 두께는,
    상기 제1, 2 채널층 중 어느 하나의 두께와 상이한 발광소자.

KR1020100080901A 2010-08-20 2010-08-20 발광소자 KR101710359B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100080901A KR101710359B1 (ko) 2010-08-20 2010-08-20 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100080901A KR101710359B1 (ko) 2010-08-20 2010-08-20 발광소자

Publications (2)

Publication Number Publication Date
KR20120017935A KR20120017935A (ko) 2012-02-29
KR101710359B1 true KR101710359B1 (ko) 2017-02-27

Family

ID=45839762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100080901A KR101710359B1 (ko) 2010-08-20 2010-08-20 발광소자

Country Status (1)

Country Link
KR (1) KR101710359B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044849A (ja) 2003-07-23 2005-02-17 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2007142345A (ja) 2005-11-22 2007-06-07 Rohm Co Ltd 窒化物半導体発光素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4946195B2 (ja) * 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法
KR100975659B1 (ko) * 2007-12-18 2010-08-17 포항공과대학교 산학협력단 발광 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044849A (ja) 2003-07-23 2005-02-17 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2007142345A (ja) 2005-11-22 2007-06-07 Rohm Co Ltd 窒化物半導体発光素子

Also Published As

Publication number Publication date
KR20120017935A (ko) 2012-02-29

Similar Documents

Publication Publication Date Title
US8637888B2 (en) Semiconductor light emitting element, light emitting device using semiconductor light emitting element, and electronic apparatus
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100999733B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US20190273186A1 (en) Light-emitting device
KR101182920B1 (ko) 발광 소자 및 그 제조방법
US20180006207A1 (en) Light emitting device, manufacturing method for the light emitting device, and lighting module having the light emitting device
JP5736479B2 (ja) 発光素子、発光素子製造方法
JP2012069909A (ja) 発光素子
KR101690508B1 (ko) 발광소자
KR101722630B1 (ko) 발광소자
KR101864195B1 (ko) 발광 소자
KR101659738B1 (ko) 발광 소자 제조방법
KR101689164B1 (ko) 발광소자
KR20120055332A (ko) 발광소자 및 발광소자 패키지
KR101710359B1 (ko) 발광소자
KR101873556B1 (ko) 발광소자 및 그 제조방법
KR20120019750A (ko) 발광 소자
JP2011071340A (ja) 発光素子
KR101746011B1 (ko) 발광소자
KR101722633B1 (ko) 발광소자의 제조방법
KR101714049B1 (ko) 발광 소자 패키지
KR20120059910A (ko) 발광소자 및 그 제조방법
KR20120088985A (ko) 발광소자
KR101709992B1 (ko) 발광소자
KR20120049694A (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 4