KR20120060727A - 계단형으로 형성한 ｔｓｖ와 다수의 능동 칩을 구비하는 적층형 마이크로전자 조립체 - Google Patents

Abstract

제1 및 제2 마이크로전자 요소의 앞면에 노출된 제1 및 제2 전기 전도성 패드가 서로 병치하고, 제1 및 제2 마이크로전자 요소가 능동의 반도체 소자를 포함하는 마이크로전자 조립체를 제공한다. 전기 전도성 요소는, 제1 마이크로전자 요소의 뒷면으로부터 제1 마이크로전자 요소의 앞면을 향해 연장하는 제1 개구와, 제1 개구로부터 제1 마이크로전자 요소의 앞면을 향해 연장하는 제2 개구와, 제1 패드와 제2 패드를 접촉시키도록 제1 패드 및 제2 패드 중의 하나 이상의 패드를 통해 연장하는 제3 개구 내에서 연장할 수 있다. 제1 개구의 안쪽 면과 제2 개구의 안쪽 면은 제1 마이크로전자 요소의 앞면에 대하여 각각 제1 방향 및 제2 방향으로 연장되어 실질적으로 경사진 각도를 형성할 수 있다.

Description

계단형으로 형성한 ＴＳＶ와 다수의 능동 칩을 구비하는 적층형 마이크로전자 조립체{STACKED MICROELECTRONIC ASSEMBLY WITH TSVS FORMED IN STAGES WITH PLURAL ACTIVE CHIPS}

본 발명은 마이크로전자 소자의 패키징에 관한 것으로서, 특히 반도체 소자의 패키징에 관한 것이다.

마이크로전자 소자(microelectronic device)는 실리콘이나 갈륨 비소 등의 반도체 재료로 구성된, 일반적으로 다이(die) 또는 반도체 칩이라고 부르는 얇은 슬래브(slab)로 이루어진다. 반도체 칩은 개별의 패키지화된 유닛으로서 제공되는 것이 일반적이다. 일부 유닛의 설계에서는, 반도체 칩을 기판 또는 칩 캐리어에 실장하고, 이것을 인쇄 회로 기판 등의 회로판 위에 장착한다.

반도체 칩의 제1 면(예를 들어, 앞면)에 능동 회로(active circuitry)를 제조한다. 능동 회로에의 전기적 접속을 가능하도록 하기 위해, 반도체 칩의 해당 면에 본딩 패드(bond pad)를 제공한다. 본딩 패드는 다이의 에지부 주변에 또는 많은 메모리 소자에서와 같이, 다이의 중심에 규칙적인 배열로 배치되는 것이 전형적이다. 본딩 패드는 구리나 알루미늄 등의 전도성 금속(conductive metal)을 대략 0.5 미크론(㎛)의 두께로 해서 구성하는 것이 일반적이다. 본딩 패드는 단일 금속 층 또는 다수의 금속 층을 포함할 수 있다. 본딩 패드의 크기는 소자의 타입에 따라 달라지지만, 통상적으로는 한 변이 수십 내지 수백 미크론이 될 것이다.

반도체 칩의 본딩 패드가 배치되는 앞면과 이 앞면에 대하여 반대 방향을 향하는 반도체 칩의 뒷면을 전기적으로 연결하기 위해 실리콘 관통 전극(through-silicon via: 이하 간단히 "TSV"라 한다)를 사용한다. 종래의 TSV 홀은 제1 면 중에서 능동 회로를 포함하는 데에 사용될 수 있는 부분을 감소시킬 수 있다. 이러한 제1 면에서 능동 회로에 사용할 수 있는 유효 공간의 감소는 반도체 칩을 생산하는 데에 요구되는 실리콘 함량을 증가시킬 수 있기 때문에, 결국 반도체 칩의 비용을 증가시키게 된다.

반도체 칩의 물리적인 배치에서는 크기가 중요한 고려 사항이다. 휴대형 전자 장치가 급격히 진보함에 따라 반도체 칩의 보다 콤팩트한 물리적 배치를 위한 요구가 더욱 많아지고 있다. 예를 들어, 일반적으로 "스마트 폰"이라고 부르는 장치는 강력한 데이터 처리기, 메모리, 및 고해상도 디스플레이와 관련 이미지 처리용 칩을 가진, 지구 위치 확인 시스템 수신기(global positioning system receiver), 전자 카메라 및 근거리 통신망 접속과 같은 보조 장치를 집적한 것이다. 이러한 장치는 포켓 크기의 장치에, 풀 해상도 비디오(full-resolution video), 내비게이션, 전자 금융 등의 엔터테인먼트와 풀 인터넷 접속(full internet connectivity)과 같은 능력을 제공할 수 있다. 복합의 휴대형 장치는 수많은 칩을 작은 공간에 포함시켜야 한다. 또한, 일부의 칩은 많은 입력 및 출력 접속, 일반적으로 "I/O"라 부르는 접속을 갖는다. 이들 I/O는 다른 칩의 I/O와 상호접속되어야 한다. 이러한 상호접속(interconnection)은 거리가 짧고 낮은 임피던스를 유지하여야 신호 전파 지연을 최소로 할 수 있다. 상호접속을 형성하는 구성요소는 마이크로전자 조립체의 크기를 크게 증가시키지 않아야 한다. 인터넷 검색 엔진에서 사용되는 것과 같은 데이터 서버와 같은 다른 애플리케이션에서도 유사한 요구가 있다. 예를 들어, 복합 칩들 사이에 상호접속이 거리가 짧고 낮은 임피던스를 갖는 상호접속 구조를 갖는 구조체는 검색 엔진의 대역폭을 증가시키고 전력 소모를 감소시킬 수 있다.

반도체 비아(semiconductor via)의 형성 및 상호접속에 대하여 기술적 진보가 이루어졌지만, 반도체 칩의 앞면과 뒷면을 연결시키기 위한 프로세스를 강화하고 이러한 프로세스에 의해 생길 수 있는 구조에 대하여 추가의 개선이 이루어질 수 있다.

본 발명의 하나의 측면에 의하면, 마이크로전자 조립체(microelectronic assembly)는, 앞면(front surface) 및 상기 앞면에 노출된 전기 전도성의 제1 패드(pad)를 구비하는 제1 마이크로전자 요소(microelectronic element), 앞면 및 상기 앞면에 노출된 전기 전도성의 제2 패드를 구비하는 제2 마이크로전자 요소, 및 상기 제1 마이크로전자 요소의 뒷면(rear surface)으로부터 상기 제1 마이크로전자 요소의 앞면을 향해 연장된 제1 개구(opening)와, 상기 제1 개구로부터 상기 제1 마이크로전자 요소의 앞면을 향해 연장된 제2 개구와, 상기 제1 패드 및 상기 제2 패드 중의 하나 이상의 패드를 통해 연장된 제3 개구 내에서 연장하는 전기 전도성 요소(electrically conductive element)를 포함할 수 있다. 상기 제1 마이크로전자 요소의 앞면과 상기 제2 마이크로전자 요소의 앞면은 서로 대면할 수 있다. 상기 제1 패드와 상기 제2 패드는 서로 병치될 수 있다. 상기 제1 마이크로전자 요소와 상기 제2 마이크로전자 요소는 능동의 반도체 소자(active semiconductor device)를 포함할 수 있다. 상기 제1 개구의 안쪽 면(interior surface)과 상기 제2 개구의 안쪽 면은 상기 제1 마이크로전자 요소의 앞면에 대하여 각각 제1 방향 및 제2 방향으로 연장되어 실질적으로 경사진 각도를 형성할 수 있다. 상기 전기 전도성 요소는 상기 제1 패드 및 상기 제2 패드와 접촉될 수 있다.

본 발명의 실시예에서, 상기 제3 개구는 상기 제2 개구로부터 상기 제1 마이크로전자 요소의 적어도 제1 패드를 통해 연장될 수 있다. 본 발명의 실시예에서, 상기 제3 개구는 상기 제1 패드 및 상기 제2 패드를 통해 연장될 수 있다. 본 발명의 실시예에서, 상기 제3 개구는 상기 제2 마이크로전자 요소의 제2 면으로부터 상기 제2 마이크로전자 요소의 적어도 제2 패드를 통해 연장될 수 있다. 본 발명의 실시예에서, 상기 전기 전도성 요소는 상기 병치된 제1 패드 및 제2 패드의 이웃하는 면 사이에 금속 또는 전도성의 금속 화합물 중의 하나 이상을 포함할 수 있다. 본 발명의 실시예에서, 상기 전기 전도성 요소는 상기 제1 개구 및 상기 제2 개구 중의 하나 이상의 개구의 안쪽 면의 적어도 일부의 윤곽(contour)과 일치할 수 있다.

본 발명의 실시예에서, 상기 전기 전도성 요소는 상기 제1 개구 및 상기 제2 개구 중의 하나 이상의 개구의 안쪽 면의 적어도 일부의 윤곽과 일치하지 않도록 될 수 있다. 본 발명의 실시예에서, 상기 전기 전도성 요소는 상기 제3 개구의 안쪽 면의 적어도 일부의 윤곽과 일치하도록 될 수 있다. 본 발명의 실시예에서, 상기 전기 전도성 요소는 상기 제3 개구의 안쪽 면의 적어도 일부의 윤곽과 일치하지 않도록 될 수 있다. 본 발명의 실시예에서, 상기 제1 마이크로전자 요소에 있는 제1 개구와 상기 제2 마이크로전자 요소에 있는 개구는 서로 반대 방향에서 폭이 더 좁아지도록 테이퍼링 처리될 수 있다.

본 발명의 다른 측면에 의하면, 마이크로전자 조립체는, 제1 면 및 상기 제1 면에 노출된 전기 전도성 패드를 구비하는 제1 마이크로전자 요소, 상기 제1 마이크로전자 요소의 제1 면과 대면하는 제1 면 및 상기 제1 면에 노출되고 상기 제1 마이크로전자 요소의 상기 전기 전도성 패드와 병치된 전기 전도성 패드를 구비하는 제2 마이크로전자 요소, 및 상기 제1 마이크로전자 요소의 뒷면으로부터 상기 제1 마이크로전자 요소의 제1 면을 향해 연장하는 제1 개구와, 상기 병치된 전기 전도성 패드 중의 하나 이상의 패드를 통해 연장하는 제2 개구 내에서 연장하는 전기 전도성 요소를 포함할 수 있다. 상기 제1 및 제2 마이크로전자 요소는 능동의 반도체 소자를 포함할 수 있다. 상기 전기 전도성 요소는 상기 병치된 전기 전도성 패드의 이웃하는 면 사이에 금속 및 전도성의 금속 화합물 중의 하나 이상을 포함할 수 있다.

본 발명의 실시예에서, 상기 제1 개구는, 상기 제1 마이크로전자 요소의 뒷면으로부터 상기 제1 마이크로전자 요소의 제1 면을 향해 연장된 제3 개구와, 상기 제3 개구로부터 상기 제1 마이크로전자 요소의 제1 면을 향하는 방향으로 연장된 제4 개구를 포함할 수 있다. 상기 제3 개구의 안쪽 면과 상기 제4 개구의 안쪽 면은 상기 제1 면에 대하여 각각 제1 방향 및 제2 방향으로 연장되어 실질적으로 경사진 각도를 형성할 수 있다. 본 발명의 실시예에서, 상기 제2 개구는 상기 제1 마이크로전자 요소의 전기 전도성 패드를 통해 연장될 수 있다. 본 발명의 실시예에서, 상기 제2 개구는 상기 제2 마이크로전자 요소의 뒷면으로부터 상기 제2 마이크로전자 요소의 제1 면을 향해 연장된 제3 개구를 포함할 수 있다. 상기 제2 개구는 상기 제2 마이크로전자 요소의 전기 전도성 패드를 통해 연장될 수 있다.

본 발명의 다른 측면에 의하면, 마이크로전자 조립체는, 앞면 및 상기 앞면에 노출된 전기 전도성 패드를 구비하는 제1 마이크로전자 요소, 상기 제1 마이크로전자 요소의 앞면과 대면하는 앞면 및 상기 앞면에 노출되고 상기 제1 마이크로전자 요소의 상기 전기 전도성 패드와 병치된 전기 전도성 패드를 구비하는 제2 마이크로전자 요소, 및 상기 제1 마이크로전자 요소의 뒷면으로부터 상기 제1 마이크로전자 요소의 앞면을 향해 연장하는 제1 개구와, 상기 제2 마이크로전자 요소의 뒷면으로부터 상기 제2 마이크로전자 요소의 앞면을 향해 연장된 제2 개구 내에서 연장하는 전기 전도성 요소를 포함할 수 있다. 상기 제1 및 제2 마이크로전자 요소는 능동의 반도체 소자를 포함할 수 있다. 상기 제1 개구의 안쪽 면(interior surface)과 상기 제2 개구의 안쪽 면은 상기 앞면에 대하여 각각 제1 방향 및 제2 방향으로 연장되어 실질적으로 경사진 각도를 형성할 수 있다. 상기 전기 전도성 요소는 상기 병치된 제1 패드 및 상기 제2 패드 중의 하나 이상의 패드를 통해 연장되고, 상기 제1 및 제2 패드와 접촉될 수 있다.

본 발명의 또 다른 측면에 의하면, 마이크로전자 조립체는, 앞면, 상기 앞면에 노출된 제1 전기 전도성 패드, 및 상기 앞면을 따라 연장하는 제1 전기 전도성 요소를 구비하는 제1 마이크로전자 요소, 상기 제1 마이크로전자 요소의 앞면과 대면하는 앞면 및 상기 앞면에 노출되고 상기 제1 마이크로전자 요소의 일부와 병치된 제2 전기 전도성 패드를 구비하는 제2 마이크로전자 요소, 상기 제1 마이크로전자 요소의 뒷면으로부터 상기 제1 마이크로전자 요소의 앞면을 향해 연장하는 개구 내에서 연장하며 상기 제1 전기 전도성 패드와 접촉하는 제2 전기 전도성 요소, 및 상기 제2 마이크로전자 요소의 뒷면으로부터 상기 제2 마이크로전자 요소의 앞면을 향해 연장하는 개구 내에서 연장하는 제3 전기 전도성 요소를 포함할 수 있다. 상기 제1 전기 전도성 요소는 상기 제1 마이크로전자 요소로부터 멀어지는 방향으로 상기 제1 마이크로전자 요소의 앞면을 따라 연장할 수 있다. 상기 제1 마이크로전자 요소 및 상기 제2 마이크로전자 요소는 능동의 반도체 소자를 포함할 수 있다. 상기 제2 전기 전도성 요소는 상기 제1 전기 전도성 패드와 접촉할 수 있다. 상기 제3 전기 전도성 요소는 상기 제2 전기 전도성 패드 내의 개구를 통해 연장하며, 상기 제2 전기 전도성 패드 및 상기 제1 전기 전도성 패드와 접촉할 수 있다.

본 발명의 실시예에서, 상기 제1 마이크로전자 요소에 있는 개구는 상기 제1 마이크로전자 요소의 뒷면으로부터 상기 제1 마이크로전자 요소의 앞면을 향해 연장하는 제1 개구와, 상기 제1 개구로부터 상기 제1 마이크로전자 요소의 앞면을 향해 연장하는 제2 개구를 포함할 수 있다. 상기 제1 개구의 안쪽 면과 상기 제2 개구의 안쪽 면은 상기 앞면에 대하여 각각 제1 방향 및 제2 방향으로 연장되어 실질적으로 경사진 각도를 형성할 수 있다. 상기 제2 전도성 요소는 상기 제1 패드 및 상기 제2 패드와 접촉할 수 있다. 본 발명의 실시예에서, 상기 제2 마이크로전자 요소에 있는 개구는 상기 제2 마이크로전자 요소의 뒷면으로부터 상기 제2 마이크로전자 요소의 앞면을 향해 연장되는 제1 개구와, 상기 제1 개구로부터 상기 제2 마이크로전자 요소의 앞면을 향해 연장되는 제2 개구를 포함할 수 있다. 상기 제1 개구의 안쪽 면과 상기 제2 개구의 안쪽 면은 상기 앞면에 대하여 각각 제1 방향 및 제2 방향으로 연장되어 실질적으로 경사진 각도를 형성할 수 있다. 상기 제2 전도성 요소는 상기 제1 패드 및 상기 제2 패드와 접촉할 수 있다.

본 발명의 실시예에서, 상기 제2 전도성 요소 및 상기 제3 전도성 요소는 상기 마이크로전자 요소의 앞면에 따른 방향에서 서로 떨어져 있게 구성될 수 있다. 본 발명의 실시예에서, 상기 제1 전도성 요소는 상기 제2 마이크로전자 요소의 앞면에 노출된 상면(upper surface)을 구비하며, 상기 제2 전도성 요소는 상기 상면의 적어도 일부와 접촉할 수 있다. 본 발명의 실시예에서, 상기 제1 전도성 요소의 적어도 일부는 전기 전도성 트레이스(electrically conductive trace)가 될 수 있다. 본 발명의 실시예에서, 상기 마이크로전자 조립체는, 상기 제2 마이크로전자 요소의 뒷면과 대면하는 앞면을 갖는 제3 마이크로전자 요소, 및 상기 제3 마이크로전자 요소의 뒷면으로부터 연장하는 개구 내에서 연장하는 제4 전기 전도성 요소를 더 포함할 수 있다. 상기 제3 전도성 요소는 상기 제3 마이크로전자 요소의 전도성 패드를 통해 연장하며 상기 제2 전도성 요소와 접촉할 수 있다.

본 발명의 실시예에서, 상기 마이크로전자 조립체는 상기 제3 마이크로전자 요소의 뒷면 상에 배치되도록 적층되며 상기 제3 마이크로전자 요소의 제3 전도성 요소와 전기적으로 연결된 하나 이상의 제4 마이크로전자 요소를 더 포함할 수 있다. 상기 제4 마이크로전자 요소는 인접한 제3 또는 제4 마이크로전자 요소의 뒷면과 대면하는 앞면과, 상기 제4 마이크로전자 요소의 뒷면으로부터 연장하는 하나 이상의 개구 내에서 연장하고, 상기 제4 마이크로전자 요소의 전도성 패드를 통해 연장하며, 인접한 상기 마이크로전자 요소를 통해 연장하는 전도성 요소와 접촉하는 제5 전기 전도성 요소를 포함할 수 있다.

본 발명의 다른 측면은 본 발명의 앞서 설명한 특징에 의한 마이크로전자 구조체와 이러한 구조체에 전기적으로 접속된 하나 이상의 다른 전자 부품을 사용하는 시스템을 제공한다. 예를 들어, 시스템은 하우징을 포함할 수 있으며, 상기 전자 부품과 상기 구조체가 하우징에 설치될 수 있다. 이러한 본 발명의 특징에서의 바람직한 실시예에 의한 시스템은 종래의 시스템보다 더 소형화할 수 있다.

본 발명의 다른 측면에 의하면, 마이크로전자 조립체를 제조하는 방법은, (a) 제1 마이크로전자 요소를 제2 마이크로전자 요소와 조립하는 조립 단계로서, 상기 제1 마이크로전자 요소의 제1 면이 상기 제2 마이크로전자 요소의 제1 면과 대면하도록 하고, 상기 제1 및 제2 마이크로전자 요소가 각각 능동의 반도체 소자를 포함하며, 상기 제1 및 제2 마이크로전자 요소의 제1 면에 노출된 전기 전도성 패드가 서로 병치되도록 조립하는 조립 단계; 및 (b) 상기 제1 마이크로전자 요소의 뒷면으로부터 상기 제1 마이크로전자 요소의 제1 면을 향해 연장하는 제1 개구와, 상기 제1 개구로부터 상기 제1 마이크로전자 요소의 제1 면을 향해 연장된 제2 개구와, 상기 병치된 전기 전도성 패드 중의 하나 이상의 패드를 통해 연장된 제3 개구 내에서 연장하는 전기 전도성 요소(electrically conductive element)를 형성하는 단계를 포함할 수 있다. 상기 제1 개구의 안쪽 면과 상기 제2 개구의 안쪽 면은 상기 제1 면에 대하여 각각 제1 방향 및 제2 방향으로 연장되어 실질적으로 경사진 각도를 형성할 수 있다. 상기 전기 전도성 요소는 상기 병치된 전기 전도성 패드와 접촉될 수 있다.

본 발명의 실시예에서, 상기 전기 전도성 요소를 형성하는 단계는 상기 병치된 전기 전도성 패드의 이웃하는 면상에 금속 또는 전도성의 금속 화합물 중의 하나 이상을 증착하는 단계를 포함할 수 있다. 본 발명의 실시예에서, 상기 전기 전도성 요소를 형성하는 단계는 상기 병치된 전기 전도성 패드의 이웃하는 면 사이에 언더컷(undercut)을 형성하는 단계를 포함할 수 있다. 상기 증착하는 단계는 상기 언더컷 내에 금속 또는 전도성의 금속 화합물 중의 하나 이상을 증착하는 단계를 포함할 수 있다. 본 발명의 실시예에서, 상기 제3 개구는 상기 제2 마이크로전자 요소의 제2 면으로부터 상기 제1 마이크로전자 요소의 상기 병치된 패드를 통해 연장될 수 있다.

본 발명의 실시예에서, 상기 제3 개구는 상기 제2 마이크로전자 요소의 상기 병치된 패드를 통해 연장될 수 있다. 본 발명의 실시예에서, 상기 전기 전도성 요소를 형성하는 단계는 상기 제1 개구를 형성하는 단계와 상기 제3 개구를 형성하는 단계를 포함하는데, 상기 제1 개구를 형성하는 단계와 상기 제3 개구를 형성하는 단계는 상이한 공정에 의해 수행될 수 있다. 본 발명의 실시예에서, 상기 전기 전도성 요소는 상기 제1 개구 및 상기 제2 개구 중의 하나 이상의 개구의 안쪽 면의 윤곽에 일치하도록 될 수 있다. 상기 전기 전도성 요소는 상기 제1 개구 및 상기 제2 개구 중의 하나 이상의 개구의 안쪽 면의 윤곽에 일치하지 않도록 될 수 있다.

본 발명의 또 다른 측면에 의하면, 마이크로전자 조립체를 제조하는 방법은, (a) 제1 마이크로전자 요소를 제2 마이크로전자 요소와 조립하는 조립 단계로서, 상기 제1 마이크로전자 요소의 제1 면이 상기 제2 마이크로전자 요소의 제1 면과 대면하도록 하고, 상기 제1 및 제2 마이크로전자 요소가 각각 능동의 반도체 소자를 포함하며, 상기 제1 및 제2 마이크로전자 요소의 제1 면에 노출된 전기 전도성 패드가 서로 병치되도록 조립하는 조립 단계; 및 (b) 상기 제1 마이크로전자 요소의 뒷면으로부터 상기 제1 마이크로전자 요소의 제1 면을 향해 연장하는 제1 개구와 상기 병치된 전기 전도성 패드 중의 하나 이상의 패드를 통해 연장하는 제2 개구 내에서 연장하는 전기 전도성 요소를 형성하는 단계를 포함할 수 있다. 상기 전기 전도성 요소를 형성하는 단계는 상기 병치된 전기 전도성 패드의 이웃하는 면상에 금속 또는 전도성 금속 화합물 중의 하나 이상을 증착하는 단계를 포함할 수 있다.

본 발명의 실시예에서, 상기 전기 전도성 요소를 형성하는 단계는 상기 병치된 전기 전도성 패드의 이웃하는 면 사이에 언더컷(undercut)을 형성하는 단계를 포함할 수 있다. 상기 증착하는 단계는 상기 언더컷 내에 금속 또는 전도성의 금속 화합물 중의 하나 이상을 증착하는 단계를 포함할 수 있다. 본 발명의 실시예에서, 상기 제1 개구는, 상기 제1 마이크로전자 요소의 뒷면으로부터 상기 제1 마이크로전자 요소의 제1 면을 향해 연장된 제3 개구와, 상기 개구로부터 상기 제2 개구까지 연장하는 제4 개구를 포함할 수 있다. 상기 제1 개구의 안쪽 면과 상기 제2 개구의 안쪽 면은 상기 제1 면에 대하여 각각 제1 방향 및 제2 방향으로 연장되어 실질적으로 경사진 각도를 형성할 수 있다. 상기 제2 개구는 상기 제1 마이크로전자 요소의 전기 전도성 패드를 통해 연장될 수 있다. 본 발명의 실시예에서, 상기 제2 개구는 상기 제1 마이크로전자 요소의 뒷면으로부터 상기 제1 마이크로전자 요소의 제1 면을 향해 연장하는 제3 개구와, 상기 제3 개구로부터 상기 제2 마이크로전자 요소의 패드를 통해 연장하는 제4 개구를 포함할 수 있다.

본 발명의 또 다른 측면에 의하면, 마이크로전자 조립체를 제조하는 방법은, (a) 제1 마이크로전자 요소를 제2 마이크로전자 요소와 조립하는 조립 단계로서, 상기 제1 마이크로전자 요소의 제1 면이 상기 제2 마이크로전자 요소의 제1 면과 대면하도록 하고, 상기 제1 및 제2 마이크로전자 요소가 각각 능동의 반도체 소자를 포함하며, 상기 제1 및 제2 마이크로전자 요소의 제1 면에 노출된 전기 전도성 패드가 서로 병치되도록 조립하는 조립 단계; 및 (b) 상기 제1 마이크로전자 요소의 제2 면으로부터 상기 제1 마이크로전자 요소의 제1 면을 향해 연장하는 제1 개구와 상기 제2 마이크로전자 요소의 제2 면으로부터 상기 제2 마이크로전자 요소의 제1 면을 향해 연장하는 제2 개구 내에서 연장하는 전기 전도성 요소를 형성하는 단계를 포함할 수 있다. 상기 제1 개구의 안쪽 면과 상기 제2 개구의 안쪽 면은 상기 제1 면에 대하여 각각 제1 방향 및 제2 방향으로 연장되어 실질적으로 경사진 각도를 형성할 수 있다. 상기 전기 전도성 요소는 상기 병치된 전기 전도성 패드 중의 하나 이상의 패드를 통해 연장하며, 상기 제1 및 제2 패드와 접촉될 수 있다.

본 발명의 다른 측면에 의하면, 마이크로전자 조립체를 제조하는 방법은, (a) 제1 마이크로전자 요소를 제2 마이크로전자 요소와 조립하는 조립 단계로서, 상기 제1 마이크로전자 요소의 제1 면이 상기 제2 마이크로전자 요소의 제1 면과 대면하도록 하고, 상기 제1 및 제2 마이크로전자 요소가 각각 능동의 반도체 소자를 포함하며, 상기 제1 및 제2 마이크로전자 요소 중의 하나의 마이크로전자 요소의 제1 면에 노출된 전기 전도성 패드가 다른 마이크로전자 요소의 제1 면에 노출된 제1 전도성 요소와 병치되도록 하여 조립하는 조립 단계; 및 (b) 상기 제1 마이크로전자 요소의 뒷면으로부터 상기 제1 마이크로전자 요소의 제1 면을 향해 연장하는 제1 개구와, 상기 제1 개구로부터 상기 제1 마이크로전자 요소의 제1 면을 향해 연장된 제2 개구와, 상기 제1 전기 전도성 요소 또는 상기 전기 전도성 패드 중의 하나 이상을 통해 연장하는 제3 개구 내에서 연장하는 전기 전도성 요소(electrically conductive element)를 형성하는 단계를 포함할 수 있다. 상기 제1 개구의 안쪽 면과 상기 제2 개구의 안쪽 면은 상기 제1 면에 대하여 각각 제1 방향 및 제2 방향으로 연장되어 실질적으로 경사진 각도를 형성할 수 있다. 상기 제2 전도성 요소는 상기 전기 전도성 패드 및 상기 제1 전기 전도성 요소와 접촉될 수 있다.

본 발명의 실시예에서, 상기 전기 전도성 패드는 상기 제1 마이크로전자 요소의 제1 면에 노출된 제1 패드가 될 수 있으며, 상기 제2 마이크로전자 요소는 상기 제1 패드로부터 상기 제2 마이크로전자 요소의 제1 면에 따른 방향으로 이격된 제2 전기 전도성 패드를 포함할 수 있다. 상기 제1 전도성 요소는 상기 제2 마이크로전자 요소의 제1 면을 따라 연장하고, 상기 제2 패드와 전기적으로 연결될 수 있다. 본 발명의 실시예에서, 상기 전기 전도성 패드는 상기 제2 마이크로전자 요소의 제1 면에 노출된 제1 패드가 될 수 있으며, 상기 제1 마이크로전자 요소는 상기 제1 패드로부터 상기 제1 마이크로전자 요소의 제1 면에 따른 방향으로 이격된 제2 전기 전도성 패드를 포함할 수 있다. 상기 제1 전도성 요소는 상기 제1 마이크로전자 요소의 제1 면을 따라 연장하고, 상기 제2 패드와 전기적으로 연결될 수 있다. 본 발명의 실시예에서, 상기 제2 전도성 요소는 상기 제1 패드를 통해 연장될 수 있다.

본 발명의 실시예에서, 상기 제2 패드는 상기 제2 마이크로전자 요소로부터 멀어지는 제1 방향으로 향하는 상면을 구비하며, 상기 제1 전도성 요소는 상기 제2 패드의 상면의 적어도 일부에 접촉될 수 있다. 본 발명의 실시예에서, 본 방법은 상기 단계 (a)를 수행하기 전에, 상기 제1 전도성 요소가 상기 제2 패드의 상면 중의 적어도 일부와 접촉하도록 상기 제1 전도성 요소를 형성하는 단계를 더 포함할 수 있다. 본 발명의 실시예에서, 상기 제1 전도성 요소의 적어도 일부는 상기 제1 패드와 병치된 상기 제1 마이크로전자 요소의 위치 및 제2 패드 사이의 방향으로 상기 제1 마이크로전자 요소의 표면을 따라 연장하는 전기 전도성 트레이스가 될 수 있다.

본 발명의 실시예에서, 상기 제3 개구는 상기 제1 패드를 통해 연장하며, 상기 제2 전도성 요소의 일부는 상기 제3 개구 내에서 연장하고 상기 제1 패드와 접촉될 수 있다. 본 발명의 실시예에서, 상기 제2 전도성 요소의 일부는 상기 제2 마이크로전자 요소의 뒷면으로부터 상기 제2 패드를 통해 연장하는 개구 내에서 추가로 연장될 수 있다. 본 발명의 실시예에서, 본 방법은 상기 제1 및 제2 마이크로전자 요소를 제3 마이크로전자 요소에 조립하는 조립 단계로서, 상기 제3 마이크로전자 요소의 제1 면이 상기 제2 마이크로전자 요소의 제2 면과 대면하도록 조립하는 조립 단계; 및 상기 제3 마이크로전자 요소의 제2 면으로부터 연장하는 개구 내에서 연장된 제3 전기 전도성 요소를 형성하는 단계로서, 상기 제3 전도성 요소가 상기 제3 마이크로전자 요소의 전도성 패드를 통해 연장하고, 상기 제2 전도성 요소와 접촉되도록, 상기 제3 전기 전도성 요소를 형성하는 단계를 더 포함할 수 있다.

도 1은 회로판에 부착되는 본 발명의 실시예에 의한 마이크로전자 조립체를 나타내는 단면도이다.
도 1a는 본 발명의 실시예에 의한 마이크로전자 조립체의 전도성 요소를 확대해서 상세하게 나타낸 부분 단면도이다.
도 2는 회로판에 장착된, 본 발명의 실시예에 의한 마이크로전자 조립체를 나타내는 단면도이다.
도 3은 본 발명의 실시예에 의한 마이크로전자 조립체를 나타내는 평면도이다.
도 4는 도 1에 나타낸 본 발명의 실시예의 변형예에 의한 마이크로전자 조립체의 단면도이다.
도 5 및 도 6은 본 발명의 실시예에 의한 마이크로전자 조립체를 제조하는 방법의 단계들을 나타내는 단면도이다.
도 7~도 10은 본 발명의 실시예에 의한 마이크로전자 조립체를 제조하는 방법에서, 도 6에 나타낸 단계에 후속하는 단계를 나타내는 부분 단면도이다.
도 11은 도 7~도 10에 나타낸 제조 단계 이후 또는 이전에 행해질 수 있는, 본 발명의 실시예에 의한 마이크로전자 조립체를 제조하는 단계를 나타내는 부분 단면도이다.
도 12는 도 11에 나타낸 본 발명의 실시예의 변형예에 의한 마이크로전자 조립체를 나타내는 부분 단면도이다.
도 13은 도 11에 나타낸 본 발명의 실시예의 다른 변형예에 의한 마이크로전자 조립체를 나타내는 부분 단면도이다.
도 14는 도 11에 나타낸 본 발명의 실시예의 다른 변형예에 의한 마이크로전자 조립체를 나타내는 부분 단면도이다.
도 15는 도 11에 나타낸 본 발명의 실시예의 다른 변형예에 의한 마이크로전자 조립체를 나타내는 부분 단면도이다.
도 16~도 19는 도 7~도 10에 나타낸 본 발명의 실시예의 변형예에 의한 마이크로전자 조립체를 제조하는 방법에서, 도 6에 나타낸 단계에 후속하는 단계를 나타내는 부분 단면도이다.
도 20은 본 발명의 다른 실시예에 의한 마이크로전자 조립체를 나타내는 부분 단면도이다.
도 21은 도 20에 나타낸 본 발명의 실시예의 변형예에 의한 마이크로전자 조립체를 나타내는 부분 단면도이다.
도 22는 본 발명의 다른 실시예에 의한 마이크로전자 조립체를 나타내는 부분 단면도이다.
도 23은 도 22에 나타낸 본 발명의 실시예의 변형예에 의한 마이크로전자 조립체를 나타내는 부분 단면도이다.
도 24는 본 발명의 다른 실시예에 의한 마이크로전자 조립체를 나타내는 부분 단면도이다.
도 25는 도 24에 나타낸 본 발명의 실시예의 변형예에 의한 마이크로전자 조립체를 나타내는 부분 단면도이다.
도 26은 본 발명의 실시예에 의한 시스템을 개략적으로 나타낸다.

도 1은 본 발명의 실시예에 의한 마이크로전자 조립체(microelectronic assembly: 100)를 나타낸다. 이 마이크로전자 조립체는 마이크로전자 요소(102), 예를 들어 반도체 칩에 내장된 집적회로를 포함하는데, 이러한 마이크로전자 요소는 실리콘(silicon), 실리콘 합금, 또는 III-V족 반도체 물질이나 II-VI족 반도체 물질과 같은 다른 반도체 물질을 포함할 수 있다. 확대 도면인 도 1a를 보면, 마이크로전자 요소(102)는 콘택이 있는 면(contact-bearing face)이라고도 부르는 앞면(front surface)(104)을 포함하는데, 이 앞면은 마이크로전자 요소의 주 면(major surface)이며, 이 앞면에 반도체 칩의 제1 영역(105)이 있다. 제1 영역(105)은 유전 영역(dielectric region)으로서, 배선층(wiring layer) 사이 및 주변에 배치된 유전층을 갖는 다수의 배선층을 포함하는 것이 일반적이다. 일례로, 유전 영역은 낮은 유전 상수(dielectric constant) k를 갖는, 즉 저유전(low-k)의 유전층을 구비하는 하나 이상의 유전체 재료 층을 포함할 수 있다. 저유전의 유전체 재료에는 다공성의 실리콘 이산화물(porous silicon dioxide), 탄소 도핑된 실리콘 이산화물(carbon-doped silicon dioxide), 폴리머 유전체(polymeric dielectric) 및 다공성의 폴리머 유전체 등이 있다. 다공성의 저유전 유전층에서, 유전층은 동일 물질의 비공질(nonporous)의 층에 비해 유전체 재료의 유전 상수를 감소시킨 실질적인 다공성(porosity)을 가질 수 있다. 유전체 재료는 통상적으로 1.0을 크게 초과하는 유전 상수를 갖지만, 다공성 유전 재료 내의 자유 공간을 차지하는 공기는 대략 1.0의 유전 상수를 갖는다. 이에 의하면, 일부 유전체 재료는 실질적인 다공성을 가짐으로써 유전체 상수를 감소시킬 수 있다.

그러나, 폴리머 유전체 재료 및 다공질의 유전체 재료와 같은 일부 저유전의 유전체 재료는 통상적인 유전체 재료에 비해 기계적 응력(mechanical stress)에 대한 내성이 훨씬 작다. 특정의 동작 환경과 마이크로전자 요소를 검사하는 과정에서는 저유전의 유전체 재료가 견딜 수 있는 한계 또는 그 부근에 응력(stress)이 존재할 수 있다. 본 발명에 의한 마이크로전자 조립체는, 응력이 마이크로전자 요소에 가해지는 위치를 제1 영역(105) 내의 저유전 유전층으로부터 멀어지게 이동시킴으로써, 마이크로전자 요소의 저유전 유전층에 대한 보호 기능을 향상시킬 수 있다. 이러한 구성에 의하면, 제조, 동작 및 검사 과정에서 저유전의 유전층에 가해지는 응력을 훨씬 감소시킬 수 있어서, 저유전의 유전층을 보호할 수 있다.

제1 영역(105)은 앞면에서 다수의 전기 전도성 패드(106)와 배선층에 의해 연결되는 능동의 반도체 소자(예를 들어, 트랜지스터, 다이오드, 또는 다른 능동 소자)를 포함한다. 반도체 칩이 실리콘-온-인슐레이터("SOI") 타입의 칩인 경우에, 제1 영역(105)은 능동 반도체 소자의 하부에 위치한 매립된 유전층을 포함할 수 있다. 제1 영역(105)은 마이크로전자 요소의 제2 영역(107)을 앞면(104)으로부터 분리시킬 수 있다. 제1 영역은 통상적으로 0.1 미크론 내지 5 미크론의 두께를 가지며, 통상적으로 박막화하지 않아도 된다. 제2 영역(107)은 전형적으로 반도체 재료(통상적으로 단결정 또는 다결정 중 하나)로 이루어지며, 20 미크론 이하의 두께를 갖는데, 이 두께는 최초의 반도체 웨이퍼가 처리 과정 중에 박막화되는 정도까지로 정해진다. 일례로, 마이크로전자 요소는 제1 영역(105)만을 가질 수 있으며, 제2 영역(107)을 구비하지 않아도 된다.

도 1에 나타낸 바와 같이, 다른 마이크로전자 요소(110), 즉 능동의 반도체 소자가 내장된 반도체 칩은 마이크로전자 요소의 앞면(103, 104)이 서로 마주보도록 마이크로전자 요소(102)와 함께 실장된다. 도 1에 나타낸 바와 같이, 마이크로전자 요소(110)의 다수의 전기 전도성 패드(108)는 마이크로전자 요소(102)의 전도성 패드(106)와 병치될 수 있다. 마이크로전자 요소는 통상적으로 접착제(10) 등을 사용해서 서로 접착된다. 그외의 접착 재료로는, 유리(glass)가 가능한데, 일례로 도핑이 가능하며 500℃ 이하의 유리 전이 온도(glass transition temperature)를 가진 유리가 가능하다. 마이크로전자 요소(110)는 다른 마이크로전자 요소(102)와 실질적으로 동일한 반도체 재료로 이루어질 수 있다. 도 1에 나타낸 바와 같이, 마이크로전자 요소(110)는 전도성 패드(108, 106)와의 전기적 접속을 위해 마이크로전자 요소 내의 개구를 통해 연장하는 다수의 전도성 비아 요소를 포함할 수 있다.

비아(via)는 마이크로전자 요소 중의 하나의 마이크로전자 요소의 뒷면과 마이크로전자 요소의 하나 이상의 전도성 패드 사이에 다수의 계단부를 갖는 "계단형 비아"(staged via) 또는 단일의 계단형 비아가 될 수 있다. 일례로, 마이크로전자 요소(110)는 바깥쪽을 향하는 노출된 면(118)으로부터 반도체 칩의 앞면(104)을 향해 연장된 다수의 제1 개구(111)를 포함할 수 있다. 다수의 제2 개구(113)는 제1 개구(111)로부터 반도체 칩의 전도성 패드(106)까지 연장될 수 있다. 도 1a에 나타낸 바와 같이, 제1 개구와 제2 개구가 만나는 지점에서, 제1 개구의 안쪽 면(121)과 제2 개구의 안쪽 면(123)은 앞면(104)에 의해 규정된 평면에 대하여 상이한 각도(140, 142)로 연장되는데, 다시 말하면 주 표면에 평행한 임의의 평면(135)에 대한 각도(140, 142)와 동일한 각도가 된다. 따라서, 제1 및 제2 개구의 안쪽 면은 각각 실질적인 각도를 이루면서 제1 방향과 제2 방향으로 연장된다.

다수의 전도성 요소(114)는 제1 및 제2 개구 내에서 연장되고, 전도성 패드(106, 108)에 전기적으로 연결된다. 이 전도성 요소(114)는 제1 및 제2 개구의 안쪽 면(121, 123)을 피복할 수 있는 절연층(125)에 의해 마이크로전자 요소(110)의 다른 부분으로부터 절연된다. 전도성 요소(114)는 마이크로전자 요소(110)의 바깥쪽을 향하는 노출된 면(118)에 노출된다. 일례로, 전도성 요소(114)는 전도성 패드(106, 108)의 노출된 면과 접촉하도록 금속을 증착함으로써 형성되는 금속 부재를 포함할 수 있다. 전도성 요소를 형성하기 위한 다양한 금속 증착 공정을 사용할 수 있으며, 이에 대해서는 나중에 상세하게 설명한다.

도 1에 나타낸 바와 같이, 전도성 요소(114)는 플립칩(flip-chip) 방식과 유사하게, 솔더, 주석, 인듐, 또는 이들의 조합 등의 본딩 금속(bond metal)의 부재(128)를 사용해서 유전체 요소(126)의 표면에 노출된 콘택(124)에 전도가능하게 부착될 수 있다. 이에 따라, 유전체 요소는 유전체 요소(126)로부터 멀어지는 방향으로 돌출하는 솔더 볼(solder ball)과 같은 전도성의 부재(132)를 사용해서, 마이크로전자 조립체(100)를 회로판(134)의 대응하는 콘택(136)에 전기적으로 연결하기 위한 다수의 단자(130)를 구비할 수 있다. 도 1은 회로판(134)을 마이크로전자 조립체(100)에 접합하기 이전의 마이크로전자 조립체(100)를 나타낸다. 도 2는 마이크로전자 조립체(100)와 조립체에 접합된 회로판(134)을 포함하는 마이크로전자 조립체를 나타낸다.

마이크로전자 요소(102)의 뒷면(137)에는, 열 전도성 그리스(thermally conductive grease)나 열 전도성 접착제 등의 열 전도성 재료(148) 또한, 솔더, 주석, 인듐, 금 등의 비교적 낮은 융점의 접합 금속을 사용해서 방열부(heat spreader)(146)가 열 전도가능하게 연결된다. 열 전도성 재료(148)는 금속 또는 전도성의 금속 화합물 등과 같이 전기 전도성을 가지며, 유전층(도시 안 됨)은 마이크로전자 요소(102)의 뒷면(137)을 이러한 열 및 전기 전도성 재료(148)로부터 분리시킬 수 있다.

도 3은 격자 배열(area array)로 배치된, 마이크로전자 요소의 마이크로전자 요소(110)의 뒷면(118)을 봤을 때, 뒷면에 노출된 전도성 요소(114)를 나타낸다. 도 3에 나타낸 바와 같이, 전도성 요소(114)는 제2 개구(123) 내에서 연장하며, 마이크로전자 요소(110)의 앞면(103; 도 1 참조)에 노출되고 마찬가지로 격자 배열로 배치된 전도성 패드(108)에 연결된다. 이와 달리, 마이크로전자 요소의 전도성 패드(108)가 주변 에지(peripheral edge)(115)에 인접해서 배치되거나 앞면의 중심에 배치되는 것과 같이 상이한 배치 구성을 갖는 경우, 전도성 요소(114)는 매칭 패턴(matching pattern)을 갖는 것이 일반적이다.

도 4는 본 발명의 다른 실시예에 따른 마이크로전자 조립체(150)를 나타낸다. 도 4에 나타낸 바와 같이, 마이크로전자 요소(102)는 마이크로전자 요소(102)의 뒷면(154)으로부터 연장하는 개구(153) 내에서 연장하는 전도성 요소(152)를 더 포함할 수 있으며, 전도성 요소(152)는 전도성 패드(106)와 접촉한다. 도 4에 나타낸 바와 같이, 전도성 패드(106a) 중 일부는 마이크로전자 요소의 개구(153) 내에서 연장하는 전도성 요소(152)와 접촉하지 않도록 해도 된다. 하나 이상의 전도성 요소(152b)는 전기 및 열 전도성 재료(148)를 통해 금속성의 방열부(146) 또는 접지면에 전기적으로 연결될 수 있다. 그러나, 다른 전도성 요소(152a)는 유전층(144)에 의해 방열부 또는 접지면으로부터 전기적으로 절연될 수 있다.

도 5를 참조해서, 마이크로전자 조립체를 제조하는 방법에 대하여 설명한다. 도 5에 도시된 바와 같이, 다이싱 레인(dicing lane)(164)에서 서로 부착된 다수의 마이크로전자 요소(102)를 구비하는 반도체 웨이퍼(160) 또는 웨이퍼의 일부는, 마이크로전자 요소의 앞면(104)이 다이싱 레인(164)에서 서로 부착된 다수의 마이크로전자 요소(110)를 갖는 다른 웨이퍼(162)의 앞면(103)과 마주보도록 배치된다. 웨이퍼(160, 162)는 각 웨이퍼의 다수 쌍의 또는 모든 전도성 패드(106, 108)가 서로 병치되도록 배치될 수 있다. 이후, 도 6에 나타낸 바와 같이, 웨이퍼(160, 162)는 유전성 본딩 재료(101) 등을 사용해서 서로 접합된다. 이어서, 웨이퍼(160)의 두께는 그라인딩, 래핑, 또는 폴리싱 등에 의해 감소시킬 수 있다.

도 7은 마이크로전자 요소(110)를 포함하는 웨이퍼(162)에 계단형 개구(166)를 형성하는 처리 과정의 단계를 나타내는 부분 단면도이다. 도 7은 계단형 개구(166)를 형성한 후의 처리 과정의 단계를 나타낸다. 구체적으로, 계단형 개구(166)는 마이크로전자 요소(110)의 뒷면(118)으로부터 마이크로전자 요소(110)의 앞면(103)으로 연장하는 제1 개구(168)를 포함한다. 제2 개구(170)는 제1 개구로부터 앞면 쪽으로 연장된다. 마이크로전자 요소는 전도성 요소(114)가 내부에 형성될 수 있는 이러한 계단형 개구(166)를 많이 포함할 수 있다. 일례로, 계단형 개구는 에칭, 레이저 패터닝, 기계적 밀링, "샌드 블라스팅"(sandblasting)이라고도 하는 입자 흐름을 이용하는 미세 입자 연마, 이들 단계의 조합 등을 포함하는 일련의 단계로 형성될 수 있다. 개구의 안쪽 면(121, 123)은 도 1a를 참조해서 앞서 설명한 것과 같은 구성을 가질 수 있다. 제1 및 제2 개구를 형성하는 공정은 미국특허 공개번호 20080246136A1 또는 2010년 7월 23일 출원된 미국출원 12/842,717; 12/842,612; 12/842,669; 12/842,692; 12/842,587 중의 하나 이상에 개시되어 있으며, 이들 문헌의 내용을 본 명세서에서 참조에 의해 원용한다.

계단형 개구를 형성하는 공정은 반도체 영역(174)과 패드(108) 사이에 배치된 웨이퍼(162)의 유전 영역(172)에 대하여, 개구가 유전 영역(172)을 통과하지 않도록 해서 선택적으로 수행될 수 있다. 유전 영역(172)은 패시베이션 층, 웨이퍼의 배선층이 배치될 수 있는 하나 이상의 유전층, 또는 패시베이션 층과 이러한 유전층 모두를 포함할 수 있다. 설명을 용이하게 하기 위해, 이들 중 임의의 것 또는 모두를 "패시베이션 층"(passivation layer)(172)이라고 해서 설명한다. 이하, 도 8에 나타낸 바와 같이, 패시베이션 층(172)을 통해 연장하는 개구(176)를 형성할 수 있다.

패시베이션 층(172)에 개구(176)를 형성하기 이전 또는 이후에, 계단형 개구의 안쪽 면(121, 123)을 따라 연장하며 웨이퍼의 뒷면(118)과 접촉하는 유전층(178)(도 9 참조)을 형성할 수 있다. 일례로, 개구의 안쪽 면(121, 123) 및 뒷면(118)에 대하여 일치하도록 유전 코팅(dielectric coating)을 형성하기 위해 전착(electrophoretic deposition) 기술이 사용될 수 있다. 이에 의하면, 표면에 일치하는[이하, 간단히 "컨포멀"(conformal)이라고 함] 유전 코팅은 조립체의 노출된 전도성 및 반전도성 표면에만 증착해도 된다. 증착 과정 중에, 반도체 소자 웨이퍼는 바람직한 전기 전위로 유지되며, 전극을 배스(bath)에 담가서 배스를 다른 바람직한 전위로 유지한다. 조립체는 전도성 또는 반전도성인 소자 웨이퍼의 노출된 면상에, 컨포멀한 유전층(178)을 전착되도록 형성하기에 충분한 시간 동안 적절한 조건하에서 배스 내에 유지된다. 전착(electrophoretic deposition)은 코팅할 표면과 배스 사이에 충분히 강력한 전계가 유지되는 동안에 이루어진다. 전착 코팅은 이러한 코팅이 증착부, 증착 중단부의 전압이나 농도 등의 파라미터에 의해 좌우되는 소정의 두께에 도달할 때까지 행해진다는 점에서 자기 제한적(self-limit)이다.

전착은 연속적이며 균일한 두께의 컨포멀 코팅(conformal coating)을 조립체의 전도성 및/또는 반전도성 외면상에 형성한다. 또한, 이러한 전착 코팅을 형성할 때에, 전도성 패드(108)의 바닥면(192) 상에 위치하는 잔여의 유전층 상에는, 그 유전 특성(비전도성)에 의해, 이러한 전착 코팅이 형성되지 않도록 증착해도 된다. 달리 말하면, 전착의 특성은 유전체 재료로 이루어진 층이 충분한 두께를 가지며 유전 특성을 갖는 경우에, 전도체 위의 유전체 재료로 이루어진 층상에는 형성하지 않는 것이다. 전형적으로, 대략 10 미크론 내지 수십 미크론을 넘는 두께를 갖는 유전층 상에서는 전착이 이루어지지 않을 것이다. 컨포멀한 유전층(178)은 음극 에폭시 증착 전구체(cathodic epoxy deposition precursor)로 형성해도 된다. 이와 달리, 폴리우레탄 또는 아크릴 증착 전구체를 사용해도 된다.

추가의 공정에서는, 접착제 등과 같은 유전성 본딩 재료(101)에 대하여 선택적으로 수행되는 방식으로 전도성 패드(108)를 통한 에칭에 의해 패드(108)에 개구(180)를 형성할 수 있으며, 이후 이러한 개구(180) 내에 노출된 본딩 재료를 제거해서 웨이퍼(160)의 하부의 전도성 패드(106)를 노출시킨다.

이후, 도 10에 나타낸 바와 같이, 금속 등의 전도성 재료로 된 하나 이상의 층(182)이 패드(106)의 노출된 부분에 패드(108) 및 유전층(178)과 접촉하도록 증착될 수 있다. 이 금속 재료는 스퍼터링, 플라즈마를 이용하는 것에 관계없는 물리적 또는 화학적 증착, 원자 층 증착(atomic layer deposition), 도금(plating), 또는 이들의 조합 등과 같은 다양한 방식으로 증착될 수 있다. 유전층(184)은 금속층(182) 상에 증착될 수 있으며, 패드 금속층(186)이 유전층의 하나 이상의 노출된 면상에 증착 등의 방식으로 형성되어, 도 10에 나타낸 전도성 요소(114)를 형성할 수 있다.

이후, 도 11을 참조하면, 마이크로전자 요소(102)의 뒷면(154)으로부터 연장하는 개구(153)를 형성해서 마이크로전자 요소(102)의 뒷면(154)을 향해 대면하는 패드(106)의 하면(189)을 노출시키는 공정을 수행할 수 있다. 이러한 개구(153)는 유전층(188)(도 11 참조)으로 피복되고, 상기 설명한 바와 같이, 유전층(188) 상에 하나 이상의 금속층을 증착하는 등에 의해 내부에 전도성 요소(152)가 형성된다. 도 11에 나타낸 바와 같이, 마이크로전자 요소의 하나 이상의 개구를 테이퍼링 처리할 수 있는데, 예를 들어 개구(153, 121)에 대하여, 폭(157, 158)이 반대 방향(155, 156)에서 더 좁아지도록 해서 테이퍼링 처리를 행한다. 마찬가지로, 개구(153, 123)에 대해서도 반대 방향(155, 156)으로 테이퍼링 처리된다.

도 11은 전도성 요소(114, 152)가 각 개구 내의 공간을 실질적으로 채워서 속이 비어있지 않은 예를 나타내는데, 이들 전도성 요소는 비금속 재료로 된 내부 캐비티를 포함하지 않는다. 그러나, 도 10 및 도 12에 나타낸 바와 같이, 전도성 요소(114b, 152c)는 중공의 형태가 될 수 있다.

도 12는 마이크로전자 요소(102)를 통해 연장하는 전도성 요소(152c)가 전도성 패드(106)와 대면하는 패드(108)의 상면(190)과 접촉하도록 전도성 패드(106)를 통해 연장된 예를 나타낸다. 도 12에 나타낸 구조는 도 8에 나타낸 계단형 개구를 따라 패드(108)의 하면(192) 상에 전도성 요소(114b)가 형성되는 상기 설명한 공정의 변형예에 의해 이루어질 수 있다. 여기서 개구는 패드(108)의 상면까지 연장하는 패드(106) 내에 형성되는데, 패드(108) 내에 개구를 형성하는 상기 설명한 공정(도 9 및 도 10 참조)과 유사한 방식으로 형성된다.

도 13에 나타낸 바와 같이, 웨이퍼(162)의 전도성 요소는 반드시 중공이 아닌(non-hollow) 구조로 할 필요는 없다. 예를 들어, 전도성 요소는 구멍(153)을 피복하는 유전층(188)을 따라 연장하는 하나 이상의 부분(152d, 152e)을 포함할 수 있다. 일례로, 부분(152d, 152e)은 개구(153)의 안쪽 면을 완전히 피복하는 연속 층의 일부가 될 수 있다. 다른 예로서, 부분(152d, 152e)은 안쪽 면(153)을 따라 함께 연결되지 않아도 되지만 패드(106, 108) 중의 하나 이상의 표면에 연결될 수 있는 별개의 부재일 수 있다.

도 1, 2, 4 및 도 10~13에 나타낸 실시예에서, 전도성 요소는 마이크로전자 요소(102, 110)의 개구의 안쪽 면(121, 123, 153)의 윤곽과 일치한다. 그러나, 다른 예에서, 전도성 요소는 개구의 안쪽 면의 윤곽과 일치할 필요는 없다. 예를 들어, 도 14는 전도성 요소(214)가 마이크로전자 요소(110)의 개구의 안쪽 면(123, 121) 중의 하나의 윤곽에 일치하지 않는 실시예를 나타낸다. 이러한 전도성 요소는, 예를 들어 개구 내의 공간을 채우는 유전 영역(216)을 형성하고, 유전 영역을 통해 연장하는 구멍을 형성하며, 구멍 내에 금속을 증착해서 마이크로전자 요소(102)의 패드(106)로부터 연장하는 금속 기둥(metal column)을 형성함으로써, 형성될 수 있다. 이어서, 유전 영역(216) 위에 위치하도록 전도성 패드(218)를 형성할 수 있다. 변형예로서, 개구(121, 123)를 피복하는 유전층(178)을 형성하지 않아도 되는데, 유전 영역(216)이 개구의 안쪽 면(121, 123)에 노출된 반도체 재료로부터 전도성 요소(214)를 적절하게 절연시키기 때문이다.

도 15는 마이크로전자 요소(102)의 개구(253)를 통해 연장하는 전도성 요소(252)를 추가로 포함하는 도 14의 변형예를 나타낸다. 전도성 요소(214)와 마찬가지로, 전도성 요소(252)는 이 전도성 요소가 연장하는 개구(253)의 안쪽 면의 윤곽에 일치하지 않는다. 전도성 요소는 다양한 조합을 가질 수 있는데, 하나 이상의 전도성 요소 중의 적어도 일부가 연장하는 개구의 안쪽 면의 윤곽에 상기 일부가 일치하지만, 마이크로전자 요소의 다른 부분 또는 다른 개구의 안쪽 면에는 일치하지 않는다.

도 16~도 19를 보면, 개구, 예를 들어 도 16에 나타낸 것과 같은 계단형 개구를 형성한 이후의 다른 변형예에서, 전도성 패드의 병치된 면(206, 208) 사이에서 본딩 재료 등의 재료를 제거하는 공정이 행해진다. 예를 들어, 패드의 병치된 면 사이에서 본딩 재료를 제거하기 위해 에칭제를 사용할 수 있다. 도 18에 나타낸 바와 같이, 전도성 요소(314)를 형성할 때에, 금속 또는 금속 화합물이 전도성 패드의 병치된 면(206, 208) 사이의 영역에 증착된다. 도 19는 추가의 전도성 요소(352)를 형성한 이후에, 도 18에 나타낸 것과 같은 구조체를 나타낸다. 상기 설명한 실시예에서와 같이, 마이크로전자 요소(110)를 통해 연장하는 비아는 단일 계단형의 비아 또는 도 18에 나타낸 것과 같은 다중 계단형의 비아가 될 수 있다.

도 20은 마이크로전자 요소(302)의 전도성 패드(306)가 마이크로전자 요소(302)의 앞면(304)을 따라 마이크로전자 요소로부터 멀어지는 방향으로 연장하는 전도성 요소(312)를 포함하는 변형예를 나타낸다. 예를 들어, 전도성 요소(312)는 영역(312a)에 전기 전도성 패드를 포함하며, 패드(306)에 패드(312a)를 연결시키는 전기 전도성 트레이스(312b)를 포함한다. 전도성 요소(312)는 다른 마이크로전자 요소(310)의 전도성 패드(308)와 병치된다. 제2 전도성 요소는 다른 마이크로전자 요소(310)의 앞면(303)에서 전기 전도성 패드(308)를 통해 연장하며, 전도성 요소(312)와 접촉할 수 있다. 도 20에 나타낸 바와 같이, 추가의 전기 전도성 요소(334)가 마이크로전자 요소(302)의 두께를 통해 연장하고 패드(306)와 접촉할 수 있다. 이러한 전도성 요소(312, 324, 334)는, 앞면(303, 304)에 배치된 유전층과 전도성 요소(324, 334)가 연장하는 개구 내에 배치된 유전층에 의해, 예를 들어 패드 또는 다른 트레이스 등의 다른 전도성 부재로부터, 또는 마이크로전자 요소 본체로부터 각각 전기적으로 절연될 수 있다.

일례로, 전도성 요소(312)는 후방 배선 공정(Back-end-of-line: "BEOL") 또는 후속하는 공정 동안 웨이퍼에 형성된 재분배 층(redistribution layer)의 부재로서 사용될 수 있다. 마이크로전자 요소의 전도성 패드(306) 중의 적어도 하나의 위치가 다른 마이크로전자 요소의 하나 이상의 다른 전도성 패드(308)의 위치와 매칭되지 않는 경우에, 도 20에 나타낸 구성을 채택할 수 있다. 이에 의하면, 마이크로전자 요소 상의 본딩 패드의 위치가 본딩 패드가 병치되도록 하는 방식에서 매칭되지 않더라도, 마이크로전자 요소(302, 310) 사이에 전기적 접속이 이루어질 수 있다. 일례로, 하나의 마이크로전자 요소는 프로세서 등의 논리 칩(logic chip)이 될 수 있으며, 다른 마이크로전자 요소는 메모리 기억 요소를 내부에 갖는 메모리 칩이 될 수 있다. 메모리 기억 요소는 다수의 메모리 셀을 포함하며, 메모리 셀에 대하여 판독 및 기록을 위한 회로도 같이 포함한다.

도 21은 도 20에 나타낸 실시예의 변형예이며, 본 변형예는 전도성 요소(412)가 마이크로전자 요소(410)의 전도성 패드(408)로부터 멀어지는 방향으로 연장하고, 이러한 전도성 요소가 다른 마이크로전자 요소(402)의 전도성 패드(406)와 병치된 구성을 나타낸다. 이 경우, 전도성 요소(434)가 전도성 패드(406)를 통해 연장하며 전도성 요소(412)와 접촉한다. 도 20 및 도 21은 전도성 요소(324, 334, 424, 434) 중의 일부 또는 모두가 도 20에 나타낸 것처럼 중공의 구성을 갖거나, 도 21에 나타낸 것처럼 중공이 아닌 구성을 가질 수 있는 변형예를 나타낸다.

도 22는 추가의 마이크로전자 요소(502)가 도 1에 나타낸 것과 유사한 마이크로전자 요소(102, 110)와 함께 적층 및 접합된 예를 나타낸다. 본 예에서, 이러한 적층 및 접합은 마이크로전자 조립체(500) 내에서 이루어지는데, 이 조립체는 마이크로전자 요소(502)의 두께를 통해 연장하는 전도성 요소(552)가 추가의 마이크로전자 요소(502)의 패드(506) 내의 개구를 통해 전기적으로 접속된다. 본 예에서, 전도성 요소(514)는 패드(108)를 통해 연장된다.

도 23은 전도성 요소(614)는 패드(108)와 접촉하고, 다른 전도성 요소(652)는 패드(106)를 통해 연장하고 패드(108)와 접촉하는 변형예를 나타낸다. 도 23은 전도성 요소(614)가 중공의 구성을 갖는 변형예를 나타낸다.

도 24는 마이크로전자 요소(710)의 개구(712)가 마이크로전자 요소의 뒷면(718)으로부터 패드(708)를 통해 연장하며 전도성 패드(706)의 일부를 노출시키는 단일 계단형의 개구인 변형예를 나타낸다. 이러한 개구는 도 24에 나타낸 바와 같이, 뒷면(718)과 패드(708) 사이가 균일하게 테이퍼링되어 있다. 도 24는 전도성 요소(714)가 패드(706)의 상면(716)과 접촉하고, 전도성 요소(752)가 패드(706)의 하면(726)과 접촉하는 실시예를 나타낸다.

도 25는 도 24의 변형예로서, 전도성 요소(714)가 전도성 패드(706, 708)를 포함하는 마이크로전자 요소(170, 701)의 개구를 통해 연장하는 예를 나타낸다.

마이크로전자 조립체의 구조 및 제조와 마이크로전자 조립체를 상위 레벨의 조립체로 구성하는 것은, 2010년 12월 2일에 출원된 동일 양수인의 미국 가출원 제61/419,033호, 미국출원 제12/958,866호, 및 2010년 7월 23일에 출원된 미국 가출원 제12/842,717호, 제12/842,651호, 제12/842,612호, 제12/842,669호, 제12/842,692호, 및 제12/842,587호 중의 하나 이상에 개시된 구조 및 제조 단계를 포함할 수 있으며, 이들 문헌의 내용을 본 명세서에서 참조에 의해 원용한다.

상기 설명한 구조는 특별한 3차원 상호접속 능력을 제공한다. 이들 능력은 어떠한 타입의 칩에도 사용할 수 있다. 일례로, 다음의 칩의 조합은 상기 설명한 것과 같은 구조에 포함될 수 있다: (i) 프로세서 및 프로세서와 함께 사용되는 메모리; (ii) 동일 타입의 다수의 메모리 칩; (iii) DRAM 및 SRAM 등의 다양한 타입의 다수의 메모리 칩; (iv) 이미지 센서 및 이미지 센서로부터의 이미지를 처리하는 데에 사용되는 이미지 프로세서; (v) 주문형 집적회로("ASIC") 및 메모리. 상기 설명한 구조는 다양한 전자 시스템의 구성에 사용될 수 있다. 예를 들어, 본 발명의 추가의 실시예에 따른 시스템(1300)(도 26 참조)은 다른 전자 부품(1308, 1310)과 함께 상기 설명한 것과 같은 구조체(1306)를 포함한다. 도시한 예에서, 부품(1308)은 반도체 칩이며, 부품(1310)은 디스플레이 스크린이지만, 임의의 다른 부품을 사용해도 된다. 물론, 도 26에는 간단히 나타내기 위해 2개의 부품만을 도시했지만, 본 시스템은 이러한 부품을 임의의 개수만큼 포함하는 구성이 가능하다. 앞서 설명한 구조체(1306)는 도 1, 2, 4, 20, 및 21과 관련해서 앞서 설명한 마이크로전자 조립체(100)가 될 수 있다. 또 다른 예로서, 이들 모두를 설치하는 것도 가능하고, 이러한 구조체를 임의의 개수만큼 사용해도 된다. 구조체(1306)와 부품(1308, 1310)은 점선으로 개략적으로 나타낸 공통의 하우징(1301)에 설치하고, 필요에 따라 서로 전기적으로 상호접속해서 원하는 회로를 구성할 수 있다. 도시한 시스템은 유연성을 갖는 인쇄회로기판 등의 회로판(1302)을 포함하는데, 이러한 회로판은 부품들을 서로 연결하는 다수의 전도체(1304)를 포함하지만, 도 26은 이들 중 하나만 도시하고 있다. 이러한 구성은 예에 불과하고, 전기적 접속을 구성하기 위한 어떠한 적절한 구조체도 사용할 수 있다. 하우징(1301)은 셀폰(celluar telephone) 또는 휴대정보단말기(PDA)에서 사용할 수 있는 휴대형 하우징인 것으로 도시되어 있으며, 부품(1310)은 하우징의 표면에 노출되어 있다. 구조체(1306)는 이미징 칩과 같은 감광성(light-sensitive) 요소를 포함하며, 광을 구조체로 향하게 하기 위한 렌즈(1311) 등의 광학 소자를 설치해도 된다. 도 26에 간단히 나타낸 시스템은 일례에 불과하며, 데스크톱 컴퓨터, 라우터 등과 같은 고정형 구조체로서 일반적으로 고려되는 시스템도 앞서 설명한 구조체를 사용해서 만들 수 있다.

상기 설명한 특징들 및 다른 변형예 또는 조합등은 본 발명의 범위를 벗어남이 없이 사용할 수 있으며, 이상의 설명은 본 발명의 범위를 제한하기 위한 것이 아니라 예로서 설명하기 위한 것임을 알아야 한다.

본 발명을 특정의 실시예를 들어 설명하였지만, 이들 실시예는 본 발명의 원리와 응용을 나타내는 예에 불과하다는 것을 이해하여야 한다. 따라서, 당업자라면 예시한 실시예에 대해 많은 변형이 가능하고, 청구범위에 의해 정의되는 본 발명의 범위를 벗어남이 없이 다른 구성을 실시할 수 있다.

Claims (1)

1. 마이크로전자 조립체(microelectronic assembly)에 있어서,
   앞면(front surface) 및 상기 앞면에 노출된 전기 전도성의 제1 패드(pad)를 구비하는 제1 마이크로전자 요소(microelectronic element);
   앞면 및 상기 앞면에 노출된 전기 전도성의 제2 패드를 구비하는 제2 마이크로전자 요소; 및
   상기 제1 마이크로전자 요소의 뒷면(rear surface)으로부터 상기 제1 마이크로전자 요소의 앞면을 향해 연장된 제1 개구(opening)와, 상기 제1 개구로부터 상기 제1 마이크로전자 요소의 앞면을 향해 연장된 제2 개구와, 상기 제1 패드 및 상기 제2 패드 중의 하나 이상의 패드를 통해 연장된 제3 개구 내에서 연장하는 전기 전도성 요소(electrically conductive element)
   를 포함하며,
   상기 제1 마이크로전자 요소의 앞면과 상기 제2 마이크로전자 요소의 앞면은 서로 대면하고 있으며,
   상기 제1 패드와 상기 제2 패드는 서로 병치되어 있고,
   상기 제1 마이크로전자 요소와 상기 제2 마이크로전자 요소는 능동의 반도체 소자(active semiconductor device)를 포함하며,
   상기 제1 개구의 안쪽 면(interior surface)과 상기 제2 개구의 안쪽 면은 상기 제1 마이크로전자 요소의 앞면에 대하여 각각 제1 방향 및 제2 방향으로 연장되어 실질적으로 경사진 각도를 형성하고,
   상기 전기 전도성 요소는 상기 제1 패드 및 상기 제2 패드와 접촉되고,
   상기 제3 개구는 상기 제2 개구로부터 상기 제1 마이크로전자 요소의 적어도 제1 패드를 통해 연장되며,
   상기 전기 전도성 요소는 상기 제1 개구 및 상기 제2 개구 중의 하나 이상의 개구의 안쪽 면의 적어도 일부의 윤곽(contour)과 일치하도록 된,
   마이크로전자 조립체.

Images