DE102009015749B3

DE102009015749B3 - Erhöhen der Haftung von dielektrischen Zwischenschichtmaterialien von Halbleiterbauelementen durch Unterdrücken der Silizidbildung am Substratrand

Info

Publication number: DE102009015749B3
Application number: DE200910015749
Authority: DE
Inventors: Tobias Letz; Frank Feustel; Kai Frohberg
Original assignee: GlobalFoundries Dresden Module One LLC and Co KG; GlobalFoundries Inc
Current assignee: GlobalFoundries Dresden Module One LLC and Co KG; GlobalFoundries Inc
Priority date: 2009-03-31
Filing date: 2009-03-31
Publication date: 2011-01-20
Anticipated expiration: 2029-04-01
Also published as: US20100248463A1; US8859398B2

Abstract

Die Haftung dielektrischer Schichtstapel, die nach dem Fertigstellen der grundlegenden Konfiguration von Transistorelementen zu bilden sind, wird erhöht, indem die Ausbildung eines Metallsilizids im Randgebiet des Substrats vermieden wird. Zu diesem Zweck wird eine dielektrische Schutzschicht selektiv im Randgebiet vor einem entsprechenden Vorreinigungsprozess oder unmittelbar vor dem Abscheiden des hoch schmelzenden Metalls gebildet. Somit kann nicht reagiertes Metall effizient vom Randgebiet abgetragen werden, ohne dass ein nicht erwünschtes Metallsilizid gebildet wird. Die weitere Bearbeitung kann somit auf der Grundlage besserer Prozessbedingungen für das Herstellen dielektrischer Zwischenschichtmaterialien fortgesetzt werden.

Description

Gebiet der vorliegenden Offenbarung
Im Allgemeinen betrifft die vorliegende Offenbarung die Herstellung integrierter Schaltungen und betrifft insbesondere Bauteilstrukturen, etwa Kontaktebenen und Metallisierungsschichten.
Beschreibung des Stands der Technik
Halbleiterbauelemente werden typischerweise auf im Wesentlichen scheibenförmigen Substraten hergestellt, die aus einem geeigneten Material aufgebaut sind. Die Mehrheit der Halbleiterbauelemente mit sehr komplexen elektronischen Schaltungen wird gegenwärtig und in der vorhersehbaren Zukunft auf der Grundlage von Silizium hergestellt, wodurch Siliziumsubstrate und siliziumenthaltende Substrate, etwa SOI-(Silizium-auf-Isolator-)Substrate zu geeigneten Trägermaterialien werden, um Halbleiterbauelemente herzustellen, etwa Mikroprozessoren, SRAM's, ASIC's (anwendungsspezifische IC's) und dergleichen. Die einzelnen integrierten Schaltungen sind in Feldform angeordnet, wobei die meisten Bearbeitungsschritte, die sich auf 500 bis 1000 und mehr einzelne Prozessschritte in komplexen integrierten Schaltungen belaufen können, gleichzeitig für alle Chipbereiche auf dem Substart ausgeführt werden, mit Ausnahme von Photolithographieprozessen, gewissen Messprozessen und dem Einbringen der einzelnen Bauelemente in ein Gehäuse nach dem Zerteilen des Substrats. Daher zwingen ökonomische Rahmenbedingungen die Halbleiterhersteller dazu, die Substratabmessungen ständig zu vergrößern, wodurch ebenfalls die verfügbare Fläche zur Herstellung der eigentlichen Halbleiterbauelemente vergrößert wird.
Zusätzlich zur Vergrößerung der Substratfläche ist es wichtig, die Ausnutzung der Substratfläche bei einer vorgegebenen Substratgröße zu optimieren, um damit tatsächlich möglichst viel Substratfläche für Halbleiterbauelemente und/oder Teststrukturen auszunutzen, die zur Prozesssteuerung verwendet werden. In dem Versuch, die nutzbare Oberfläche bei einer vorgegebenen Substratgröße zu optimieren, werden die peripheren Chipgebiete möglichst nahe an dem Substrat angeordnet, so dass dies noch kompatibel ist mit den Substrathandhabungsaktivitäten. Im Allgemeinen werden die meisten Fertigungsprozesse in einer automatisierten Weise ausgeführt, wobei die Substrathandhabung an der Rückseite des Substrats und/oder an dem Substratrand ausgeführt wird, der typischerweise eine Abschrägung zumindest an der Vorderseite des Substrats enthält.
Auf Grund der immer mehr vorhandenen Anforderung zum Verringern der Strukturgrößen aufwendiger Halbleiterbauelemente werden sehr komplexe und empfindliche Materialschichtsysteme während der Herstellung der Halbleiterbauelemente eingesetzt. Beispielsweise sind Kupfer und Legierungen davon in Verbindung mit dielektrischen Materialien mit kleinem ε und dielektrische Materialien mit sehr kleinem ε, d. h. dielektrische Materialien mit einer Dielektrizitätskonstante von ungefähr 3,0 oder deutlich darunter, eine häufig verwendete Alternative für die Herstellung von Metallisierungsschichten, Metallleitungen und Kontaktdurchführungen aufweisen, die die einzelnen Schaltungselemente mittels einer entsprechenden Kontaktebene miteinander verbinden, die ebenfalls aus komplexen dielektrischen Zwischenschichtmaterialien in Verbindung mit Kontaktelementen aufgebaut ist. Obwohl Kupfer deutliche Vorteile im Vergleich zu Aluminium besitzen, d. h. im Vergleich zu einem typischen Metallisierungsmaterial für Metallsysteme mit geringerer Komplexität, ergibt sich aber auch eine Vielzahl an Herausforderungen durch die Verwendung von Kupfer und komplexen dielektrischen Zwischenschichtmaterialien. Beispielsweise diffundiert Kupfer gut in Silizium, Siliziumdioxid und einer Vielzahl vor dielektrischen Materialien mit kleinem ε, was problematisch ist auf Grund der Tatsache, dass Kupfer dielektrischen Eigenschaften von Silizium und damit das Verhalten von Schaltungselementen, etwa von Transistoren und dergleichen, wesentlich modifiziert, selbst wenn Kupfer in nur sehr geringer Menge vorhanden ist. Es ist daher wichtig, das Kupfermaterial in den Metallleitungen und Kontaktdurchführungen durch Verwenden geeigneter isolierender und leitender Barrierenmaterialien einzuschließen, die die Diffusion von Kupfer in empfindliche Bauteilbereiche stark unterdrücken und auch die Diffusion von reaktiven Komponenten, etwa von Sauerstoff, Fluor und dergleichen, in die Kupfermetallgebiete reduzieren. Des weiteren ist eine Kontamination von Prozessanlagen, etwa von Transportsystemen, Robotern, Scheibenauflagen und dergleichen effizient zu beschränken, da selbst geringste Mengen an Kupfer, die auf der Rückseite eines Substrats abgeschieden sind, zu einer Diffusion des Kupfers in empfindliche Bauteilbereiche führen kann. Auf Grund der Verwendung von dielektrischen Materialien mit kleinem ε in Verbindung mit Kupfer müssen weitere Probleme berücksichtigt werden auf Grund der geringeren mechanischen Stabilität der Dielektrika mit kleinem ε. Da zumindest einige der Abscheideprozesse, die bei der Herstellung von Halbleiterbauelementen eingesetzt werden, nicht in effizienter Weise auf die „aktive” Substratfläche beschränkt werden können, kann auch ein Schichtstapel aus Materialresten am Substratrandgebiet einschließlich der Abschrägung gebildet werden, wodurch ein mechanisch instabiler Schichtstapel auf Grund von Prozessungleichmäßigkeiten am Substratrand insbesondere an der Abschrägung des Substrats erzeugt wird. Während der Bearbeitung der Halbleitersubstrate und deren Handhabung wird somit eine zunehmende Wahrscheinlichkeit des Erzeugens von Materialablösungen oder Materialpartikeln hervorgerufen, wobei diese Materialkontaminationsstoffe in dem zentralen Gebiet des Substrats und/oder auf der Rückseite von Substraten und Substrathandhabungsanlagen abgeschieden werden, wodurch zu einer Kontamination weiterer Halbleitersubstrate beigetragen wird. Obwohl die Verwendung von Halbleitersubstraten mit großem Durchmesser allgemein zu einem insgesamt größeren Durchsatz führt, resultiert die Kontamination der Substrate in einer sehr späten Fertigungsphase, d. h. nach der Fertigstellung der grundlegenden Konfiguration von Schaltungselementen, etwa von Transistoren, dennoch in einem beträchtlichen Ausbeuteverlust, der durch die unzureichende Haftung komplexer Materialsysteme im Randgebiet der Halbleitersubstrate hervorgerufen wird.
Angesichts dieser Situation wurden bessere Prozesstechniken entwickelt, wenn das Randgebiet der Halbleitersubstrate speziellen Reinigungsrezepten unterzogen wird, beispielsweise auf der Grundlage nasschemischer Chemien oder plasmaunterstützter Atmosphären, wobei das Randgebiet selektiv behandelt wird, während eine Einwirkung auf das zentrale Gebiet, das die Schaltungselementen enthält, durch die jeweiligen Reinigungsprozesse im Wesentlichen vermieden wird. Wenn beispielsweise Schaltungselemente, etwa Transistoren und dergleichen, in und über einer siliziumenthaltenden Halbleiterschicht hergestellt werden, sind viele Abscheideprozesse während der komplexen Fertigungssequenz erforderlich und diese werden im Wesentlichen durch das zentrale Gebiet der Halbleiterschicht beschränkt, und es werden dazwischen räumlich selektive Reinigungsprozesse ausgeführt, wodurch eine im Wesentlichen nicht modifizierte Oberfläche beibehalten wird, die somit für bessere Prozessbedingungen im Hinblick auf die Kontamination des zentralen Substratsgebiets, das die Schaltungselemente enthält, in einer mehr oder minder fortgeschrittenen Fertigungsphase bietet. Es zeigt sich jedoch, dass nach der Fertigstellung der grundlegenden Schaltungskonfiguration, d. h. nach dem Herstellen einer Kontaktstruktur, die dielektrische Zwischenschichtmaterialien und Kontaktelemente aufweist, ein geringerer Grad an Materialhaftung in dem Randgebiet beobachtet wird, insbesondere wenn komplexe dielektrische Zwischenschichtmaterialien in Form von Dielektrika mit kleinem ε zunehmend abgeschieden werden, da diese Materialien vorzugsweise am Randgebiet anhaften. Aus diesem Grund kann die gesamte Materialdicke beim weiteren Fortgang des Fertigungsprozesses zunehmen, während gleichzeitig die geringere mechanische Stabilität und die insgesamt geringere Haftung und dann zu einem höheren Grad an Kontamination auf Grund der Ablösung von Materialteilen und dergleichen führen kann.
In der US 2007/0264822 A1 wird ein Verfahren zur Behandlung einer Waferperipherie beschrieben, in dem eine Oxidschicht in der Peripherie unter Verwendung einer chemischen Lösung ausgebildet wird. In der US 6 483 154 B1 wird eine Plasmabehandlung zur Ausbildung eines Silizids an SiO₂/SiN-Seitenwänden von Gateelektroden beschrieben. In der DE 10 2005 035 728 B3 wird ein nasschemischer Ätzprozess in einem Randgebiet eines Halbleitersubstrats beschrieben.
Im Hinblick auf diese Situation betrifft die vorliegende Offenbarung Techniken zur Herstellung komplexer Halbleiterbauelemente auf der Grundlage aufwendiger dielektrischer Zwischenschichtmaterialsysteme, wobei eines oder mehrere der oben erkannten Probleme vermieden oder deren Auswirkungen reduziert werden.
Überblick über die Offenbarung
Im Allgemeinen betrifft die vorliegende Offenbarung Techniken, die eine deutliche Verringerung des Ausbeuteverlustes während der Herstellung einer Kontaktstruktur und von Metallisierungsschichten von Halbleiterbauelementen ermöglichen, in denen ein erhöhter Grad an Kontamination und Defekten beobachtet wird, die durch die unzureichende Haftung komplexer Materialien im Randgebiet der Halbleitersubstrate hervorgerufen werden. In diesem Zusammenhang wurde der Silizidierungsprozess als wesentlicher Beitrag erkannt, der für gewöhnlich nach der Fertigstellung der grundlegenden Transistorstrukturen, d. h. nach dem Bilden der Drain- und Sourcegebiete, ausgeführt wird, um die Gesamtleitfähigkeit siliziumenthaltender Halbleiterbereiche zu verbessern. Da typischerweise das siliziumenthaltende Halbleitermaterial am Randgebiet während des Silizidierungsprozesses freigelegt ist, kann eine entsprechende chemische Reaktion auch im Randgebiet stattfinden, was zu einem Silizidmaterial führt, das schließlich zu einer ausgeprägten Anhaftung von Materialien führt, die in späteren Fertigungsphasen abgeschieden werden. In einigen Fällen führen Änderungen bestehender Materialsysteme in Kontaktstrukturen und Metallisierungsschichten, die häufig auf Grund von Änderungen in der Gestaltung und/oder Funktionsweise von Halbleiterbauelementen und dergleichen erforderlich sind, zu einem gewissen Grad an Unvorhersagbarkeit im Hinblick auf das schließlich erreichte Leistungsverhalten der Kontaktstruktur und des Metallisierungsschichtstapels im Hinblick auf Materialablösung und die Kontamination. Folglich stellen die hierin offenbarten Techniken effiziente Fertigungsstrategien bereit, in denen die Herstellung eines Metallsilizids in dem Halbleitermaterial des Randgebiets effizient unterdrückt wird, wodurch bessere Oberflächenbedingungen für das Abscheiden nachfolgender dielektrischer Zwischenschichtmaterialien, leitender Barrierenmaterialien und dergleichen geschaffen werden. Zu diesem Zweck wird ein geeignetes Maskierungsschema in einer späten Fertigungsphase bereitgestellt, d. h. vor und während des Silizidierungsprozesses, um die Ausbildung von Metallsilizid im Wesentlichen zu vermeiden, ohne deutlich den gesamten Fertigungsablauf zu beeinflussen. In einigen anschaulichen Ausführungsformen wird eine Schutzschicht selektiv im Randgebiet des Substrats, beispielsweise auf der Grundlage einer Oberflächenbehandlung und dergleichen erzeugt, um damit einen dielektrischen Oberflächenbereich bereitzustellen, der eine chemische Reaktion mit einem hoch schmelzenden Metall unterbindet, so dass das nicht reagierte hoch schmelzende Metall effizient auf der Grundlage gut etablierter Ätzrezepte entfernt werden kann.
Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer dielektrischen Schutzschicht in einem Randgebiet einer siliziumenthaltenden Halbleiterschicht, die über einem Substrat gebildet ist und ein zentrales Gebiet mit mehreren Chipgebieten aufweist, Bilden einer hoch schmelzenden Metallschicht über dem Randgebiet und dem zentralen Gebiet, Ausführen einer Wärmebehandlung, um die Bildung von Metallsilizid in den Chipgebieten zu initiieren und Entfernen der hoch schmelzenden Metallschicht von dem Randgebiet und dielektrischen Bereichen in den Chipgebieten, wobei das Bilden der dielektrischen Schutzschicht plasmaunterstütztes Behandeln einer Oberfläche der siliziumenthaltenden Halbleiterschicht selektiv in dem Randgebiet umfasst.
Kurze Beschreibung der Zeichnungen
Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
1a schematisch eine Draufsicht eines Substrats mit einem zentralen Gebiet und einem Randgebiet, das eine Abschrägung aufweist, zeigt, wobei das zentrale Gebiet mehrere Chipgebiete enthält;
1b schematisch eine Querschnittsansicht eines Teils eines Substrats mit einem Teil des zentralen Gebiets und des Randgebiets mit der Abschrägung in einer fortgeschrittenen Fertigungsphase zeigt, d. h. nach der Herstellung von Gateelektrodenstrukturen und vor dem Ausführen eines Silizidierungsprozesses;
1c und 1d schematisch Querschnittsansichten des Halbleiterbauelements während diverser Strategien zur selektiven Herstellung einer elektrischen Schutzschicht im Randgebiet und an der Abschrägung des Substrats auf der Grundlage einer Oberflächenbehandlung gemäß einem vergleichenden Beispiel und einer anschaulichen Ausführungsform zeigen;
1e bis 1g schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen beim selektiven Herstellen eines Metallsilizids in dem zentralen Gebiet zeigen, während die Erzeugung des Metallsilizids im Randgebiet gemäß anschaulicher Ausführungsformen effizient unterdrückt wird;
1h bis 1l schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zur Herstellung einer dielektrischen Schutzschicht selektiv im Randgebiet des Substrats zeigen, bevor ein Vorreinigungsprozess zum Vorbereiten der Oberflächenbereiche für das Abscheiden eines hoch schmelzenden Metalls gemäß noch weiterer anschaulicher Ausführungsformen ausgeführt wird;
1m und 1n schematisch Querschnittsansichten eines Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zeigen, in denen eine dielektrische Schutzschicht auf dem gesamten Substrat hergestellt und anschließend selektiv in dem zentralen Gebiet auf der Grundlage eines effizienten Vorreinigungsprozesses entfernt wird, um freiliegende Oberflächenbereiche für das Abscheiden eines hoch schmelzenden Metalls noch weiterer anschaulicher Ausführungsformen vorzubereiten; und
1o schematisch das Halbleiterbauelement in einer weiter fortgeschrittenen Fertigungsphase zeigt, in der ein oder mehrere dielektrische Zwischenschichtmaterialien in dem zentralen Gebiet und dem Randgebiet mit erhöhter Haftung gemäß anschaulicher Ausführungsformen gebildet werden.
Detaillierte Beschreibung
Im Allgemeinen betrifft die vorliegende Offenbarung eine Technik, die eine bessere Produktionsausbeute und/oder eine erhöhte Gleichmäßigkeit des Produktverhaltens bietet, indem die Wahrscheinlichkeit der Materialablösung und der Kontamination deutlich verringert wird, die durch eine nicht ausreichende Haftung dielektrischer Materialien im Randgebiet und an der Abschrägung des Substrats hervorgerufen werden. Das Metallsilizid, das typischerweise in den Schaltungselementen in einer fortgeschrittenen Fertigungsphase zur Verbesserung der Leitfähigkeit siliziumenthaltender Halbleitermaterialien gebildet wird, wird auf der Grundlage eines hoch schmelzenden Metalls, etwa von Nickel, aufgebracht, in dem ein geeigneter Reinigungsprozess auf der Grundlage plasmaunterstützter Rezepte ausgeführt wird, um freiliegende Oberflächenbereiche für das Abscheiden des hoch schmelzenden Metalls vorzubereiten. Wie zuvor angegeben ist, ist in vielen Fertigungsstrategien das Randgebiet aus einer im Wesentlichen blanken Halbleiteroberfläche aufgebaut, wobei zusätzliche Materialien effizient während des entsprechenden Vorreinigungsprozesses entfernt werden, so dass nach dem Abscheiden des hoch schmelzenden Metalls, etwa des Nickels und dergleichen, eine effiziente Umwandlung von Siliziummaterial in Metallsilizid auftritt. Es erweist sich jedoch, dass das Metallsilizid, etwa Nickelsilizid, eine geringere Haftung für eine Vielzahl von elektrischen Materialien hervorruft, insbesondere von Silizidnitridmaterialien, Siliziumdioxidmaterialien und dergleichen, die typischerweise in einer nachfolgenden Reinigungsphase durch Herstellung von Kontaminationsstrukturen verwendet werden. Auf Grund der geringeren Haftung an dem Randgebiet des Substrats wird somit die Wahrscheinlichkeit der Kontamination und der Materialablösung vermutlich während der weiteren Bearbeitung zur Herstellung aufwendiger Metallisierungsstapel erhöht, wie dies auch zuvor beschrieben ist. Aus diesem Grunde stellt die vorliegende Offenbarung eine effiziente Fertigungsstrategie bereit, in der eine dielektrische Schutzschicht selektiv im Randgebiet gebildet wird, um wirksam die Ausbildung von Metallsilizid zu unterdrücken, ohne wesentlich die Prozesskomplexität zu erhöhen. Zu diesem Zweck wird ein dielektrisches Material, etwa eine stickstoffenthaltende Siliziumverbindung, die auch als Siliziumnitridmaterial bezeichnet wird, eine sauerstoffenthaltende Siliziumverbindung, die auch als Siliziumnitridmaterial bezeichnet wird, und dergleichen in dem Randgebiet hergestellt, wodurch eine chemische Reaktion mit einem hoch schmelzendem Metall effizient unterdrückt wird, das somit in einem nachfolgenden Prozessschritt auf der Grundlage gut etablierter Ätztechniken entfernt werden kann. In einigen anschaulichen Ausführungsformen wird die dielektrische Schutzschicht effizient auf der Grundlage gut etablierter plasmaunterstützter Prozessanlagen, entfernt, die selektiv auf das Randgebiet des Substrats einwirken. Durch Auswählen geeigneter Rezepte kann somit eine effiziente Oberflächenbehandlung bewerkstelligt werden, in welcher ein dielektrisches Material in und auf den frei liegenden Oberflächen des siliziumenthaltenden Halbleitermaterials im Randgebiet des Substrats gebildet wird. In einigen anschaulichen Ausführungsformen wird die dielektrische Schutzschicht selektiv im Randgebiet unmittelbar vor dem Abscheiden des hoch schmelzenden Metalls oder unmittelbar vor dem Ausführen eines entsprechenden Reinigungsprozesses zum Konditionieret der freiliegenden Oberflächenbereiche für das Abscheiden des hoch schmelzenden Metalls gebildet. Folglich können vorhergehende Fertigungsprozesse im Wesentlichen unbeeinflusst durch die Ausbildung der dielektrischen Schutzschicht bleiben, wodurch für ein hohes Maß an Kompatibilität zu konventionellen Prozesstechniken gesorgt ist.
Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
1a zeigt schematisch ein Substrat 100 mit einer Vorderseite 101, auf der eine Vielzahl von Chipgebieten 110 ausgebildet sind, wovon jedes ein Halbleiterbauelement repräsentiert, in welchem Schaltungselemente, etwa Transistoren und dergleichen gebildet sind. Das Substrat 100 umfasst ferner eine Rückseite 102, die häufig mit einer beliebigen Art an Substrathalterung während des Transports und der Bearbeitung des Substrats 100 in Kontakt ist. Die Vorderseite 101 des Substrats 100 enthält ein aktives oder ein zentrales Gebiet 104, das somit die Vielzahl der Chipgebiete 110 repräsentiert, während ein Randgebiet 103, das auch als ein Ausschlussgebiet bezeichnet wird, für die Herstellung der Schaltungselemente nicht verwendet wird auf Grund von Prozessungleichmäßigkeiten, Substrathandhabungserfordernissen und dergleichen. Die Größe des Randgebiets 103 und damit des zentralen Gebiets 104 hängt von der Steuerbarkeit der Prozesse ab, die bei der Ausbildung von Schaltungselementen in und auf dem zentralen Gebiet 104 beteiligt sind, der Fähigkeit der Transportsysteme, die zum Halten und Transportieren des Substrats 101 zwischen aufeinanderfolgenden Prozessen beteiligt sind, und dergleichen ab. Im Hinblick auf eine maximale Flächenausnutzung des Substrats 100 wird die Größe des Randgebiets 103 möglichst gering gewählt, um möglichst viel Substratfläche für die Chipgebiete 110 zu bewahren. Aktuell sind 200 mm oder 300 mm typische Durchmesser der Substrate, wie sie in modernen Halbleiterfertigungsstätten verwendet werden, wobei eine Breite D des Randgebiets 103 im Bereich von ungefähr 1 bis 5 mm liegt. Somit nimmt ein großer Oberflächenbereich typischerweise am Silizidierungsprozess teil und kann zu ausgeprägten Ausbeuteverlusten beim Ausbilden von Kontaktstrukturen und Metallisierungsschichten auf Grund der unzureichenden Haftung einer Vielzahl von dielektrischen Materialien auf Metallsilizid, etwa Nickelsilizid, führen, wie dies zuvor erläutert ist.
1b zeigt schematisch eine Querschnittsansicht des Substrats 100, wobei ein Teil des zentralen Gebiets 104 benachbart zu einem Randgebiet 103 dargestellt ist. Wie gezeigt, enthalten das zentrale Gebiet 104 und das Randgebiet 103, das ferne eine Abschrägung 103b enthält, eine siliziumenthaltende Halbleiterschicht 120, die als ein oberer Bereich eines siliziumbasierten Substratmaterials verstanden werden kann, während in anderen Fällen die Halbleiterschicht 100 auf einer vergrabenen isolierenden Schicht 122 gebildet ist, wenn eine SOI-(Silizium-auf-Isolator-)Konfiguration betrachtet wird. In der in 1b gezeigten Fertigungsphase sind eine Vielzahl von Schaltungselementen 121 in und über der Halbleiterschicht 120 in dem zentralen Gebiet 104 gebildet, während das Randgebiet 103 die Schicht 120 in einem im Wesentlichen freiliegenden Zustand aufweist. Die Schaltungselemente 121 umfassen Transistoren, Widerstände und dergleichen, wobei dies von dem Gesamtaufbau der Halbleiterbauelemente abhängt, die von dem zentralen Gebiet 104 zu bilden sind. In dem gezeigten Beispiel repräsentieren die Schaltungselemente 121 Feldeffekttransistoren mit Gateelektrodenstrukturen 121g und dotierten Bereichen in Form von Drain- und Sourcegebieten 121d. Es sollte beachtet werden, dass eine Vielzahl dielektrischer Bereiche in der Halbleiterschicht 120 vorgesehen sind, beispielsweise in Form von Isolationsstrukturen (nicht gezeigt), und in ähnlicher Weise können Schaltungselemente 121 dielektrische Materialien aufweisen, etwa in Form von Seitenwandabstandshaltern und dergleichen.
Die Schaltungselemente 121 in dem zentralen Gebiet 104 können auf der Grundlage einer beliebigen geeigneten Fertigungsstrategie hergestellt werden, wozu aufwendige Strukturierungsschemata gehören, etwa das Herstellen der Gateelektrodenstrukturen 121g mit den erforderlichen kritischen Abmessungen. Z. B. trägt eine Gatelänge der Strukturen 121g ungefähr 50 nm und weniger, wenn komplexe Halbleiterbauelemente betrachtet werden, die auf der Grundlage von MOS-Technologien hergestellt werden. Wie zuvor erläutert ist, erhalten die Schaltungselemente 121 in leitenden Bereichen eine Metallkomponente in Form eines Metallsilizids, um den Reihenwiderstand und den Kontaktwiderstand der Schaltungselemente zu verringern. Beispielsweise wird in vielen MOS-Technologien oder auch in anderen Prozesstechniken der Kontaktwiderstand von Schaltungsbereichen, etwa von den Drain- und Sourcegebieten 121d, verringert, indem ein Metallsilizid auf einen Oberflächenbereich dieser Gebiete hergestellt wird. Zu diesem Zweck werden eine Vielzahl von hoch schmelzenden Metallen, etwa Nickel, Platin, und dergleichen eingesetzt. Gemäß den hierin offenbarten Prinzipien wird die Metallsilizidherstellung auf das zentrale Gebiet 104 beschränkt, wodurch die Haftung dielektrischer Materialien in dem Randgebiet 103 während der weiteren Bearbeitung des Bauelements verbessert wird, wie dies zuvor erläutert ist. Ferner unterliegt das Substrat 100 einem Reinigungsprozess 105, der auf der Grundlage eines beliebigen geeigneten Reinigungsrezepts ausgeführt wird, um den freiliegenden Oberflächenbereich des Substrats 100 für das Abscheiden eines hoch schmelzenden Metalls, etwa von Nickel und dergleichen, vorzubereiten. Beispielsweise wird der Reinigungsprozess 105 auf Basis einer geeigneten nasschemischen Rezeptur ausgeführt, um damit Kontaminationsstoffe, organische Reste und dergleichen von freiliegenden Bereichen der Halbleiterschicht 120 zu entfernen, während in anderen Fällen plasmaunterstützte Reinigungsrezepte eingesetzt werden. Z. B. umfasst der Reinigungsprozess 105 einen Schritt zum Entfernen von Oxidresten und dergleichen von freiliegenden Bereichen der Halbleiterschicht 120, um damit eine kontinuierliche Silizidbildung in einer nachfolgenden Fertigungsphase sicherzustellen.
1c zeigt gemäß einem vergleichenden Beispiel des Stands der Technik schematisch eine Querschnittsansicht des Substrats 100, wenn dieses der Einwirkung einer räumlich beschränkten Prozessumgebung 130 ausgesetzt wird, die in geeigneter Weise ausgebildet ist, eine dielektrische Schutzschicht in dem Randgebiet 103 zu bilden. Beispielsweise sind eine Vielzahl gut etablierter Prozessanlagen mit einem geeigneten Düsensystem verfügbar, die zum Behandeln des Randgebiets 103 des Substrats 100 während diverser Fertigungsphasen verwendet werden können. In der in 1c gezeigten Ausführungsform wird eine entsprechende Prozessanlage, die zum Zuführen von nasschemischen Mitteln ausgebildet ist, effizient eingesetzt, um die Prozessumgebung 120 zu errichten. Z. B. wird in der Umgebung 130 eine räumlich beschränkte Einwirkung gut etablierter Reinigungsmittel in Gang gesetzt, um damit eine effiziente Oberflächenbehandlung der Halbleiterschicht 120 in dem Randgebiet 103 auszuführen. In einigen anschaulichen Ausführungsformen werden nasschemische Mittel eingesetzt, die eine Oxidation der Halbleiterschicht 120 hervorrufen, beispielsweise in Form von Wasserstoffperoxid in Verbindung mit schwefliger Säure, Ammoniumhydroxid, HCL und dergleichen. D. h., beim Aufbringen einer oder mehrerer dieser Mittel wird ein siliziumoxidbasiertes Material in einem Oberflächenbereich gebildet, der der Einwirkung der Prozessumgebung 130 ausgesetzt ist, wodurch dielektrische Schutzschicht 123 gebildet wird, während gleichzeitig Kontaminationsstoffe, etwa Lackreste und dergleichen wirksam entfernt werden.
1d zeigt schematisch das Substrat 100 gemäß weiterer anschaulicher Ausführungsformen, in denen die räumlich beschränkte dielektrische Schutzschicht 123 auf der Grundlage einer Prozessumgebung 131 gebildet wird, die unter Anwendung einer Plasmaatmosphäre eingerichtet wird. Beispielsweise wird eine sauerstoff- oder stickstoffenthaltende Umgebung eingerichtet, so dass die Einwirkung des Plasmas im Wesentlichen auf das Randgebiet 103 beschränkt ist, was bewerkstelligt werden kann durch spezielle Prozessanlagen, die beispielsweise ein entsprechendes Maskenelement 132 aufweisen, das in effizienter Weise das zentrale Gebiet 104 abschirmt. Folglich kann eine stickstoffenthaltende Verbindung der Schutzschicht 123 auf der Grundlage eines stickstoffenthaltenden Plasmas gebildet werden, während in anderen Fällen eine sauerstoffenthaltende Verbindung, d. h. ein Siliziumoxidmaterial, in dem freiliegenden Bereich der Halbleiterschicht 120 hergestellt wird. Auch in diesem Falle kann somit ein dielektrischer Oberflächenbereich in Form der Schutzschicht 123 in einer räumlich sehr selektiven Weise auf der Grundlage des plasmaunterstützten Prozesses 131 geschaffen werden.
1e zeigt schematisch das Substrat 100 nach dem Abscheiden einer Schicht aus hoch schmelzendem Metall 106, das ein beliebiges geeignetes Metall aufweist, wie Nickel, Platin und dergleichen, wie es zum Erreichen eines gewünschten Kontaktwiderstands für die Schaltungselemente 121 erforderlich ist. Wie gezeigt, wird typischerweise ein großer Teil des Metalls 106 auch über dem Randgebiet 103 und der Abschrägung 103b abgeschieden, da das Abscheiden nicht effizient auf das zentrale Gebiet 104 beschränkt werden kann. Somit wird im Randgebiet 103 das Metall 106 auf der dielektrischen Schutzschicht 123 gebildet, die somit in effizienter Weise eine chemische Reaktion in der nachfolgenden Fertigungsphase unterdrücken kann.
1f zeigt schematisch das Substrat 100, wenn eines einer Wärmebehandlung 107 unterzogen wird, die in geeigneter Weise gestaltet ist, um eine chemische Reaktion zwischen dem Metall 106 und freiliegenden Oberflächenbereichen der Halbleiterschicht 120 in Gang zu setzen. Wie gezeigt, werden während der Wärmebehandlung 107 Metallsilizidgebiete 121s, beispielsweise in Gateelektrodenstrukturen 121g, wenn diese aus einem siliziumenthaltenden Material aufgebaut sind, und in den Drain- und Sourcegebieten 121d gebildet, während über dielektrischen Bereichen der Schaltungselemente 121 das Metall 106 im Wesentlichen nicht an einer entsprechenden chemischen Reaktion teilnimmt. in ähnlicher Weise wird das Metall 106 auf der dielektrischen Schutzschicht 123 in dem Randgebiet 103 beibehalten.
1g zeigt schematisch das Substrat 100 während eines nachfolgenden selektiven Ätzprozesses 108, der auf der Grundlage gut etablierter nasschemischer Rezepte ausgeführt wird, um nicht reagiertes Metall selektiv zu den Metallsilizidgebieten 121s und zu den dielektrischen Oberflächenbereichen, etwa der Schutzschicht 123 abzutragen. Folglich kann die weitere Bearbeitung des Substrats 100 ohne ein Metallsilizid in dem Randgebiet 103fortgesetzt werden, wodurch die Haftung dielektrischer Materialien, die in einer speziellen Fertigungsphase hergestellt werden, verbessert wird, wie dies nachfolgend detaillierter beschrieben ist.
1h zeigt schematisch das Substrat 100 gemäß weiterer anschaulicher Ausführungsformen, in denen die Schutzschicht 123 vor dem Ausführen eines Reinigungsprozesses zum Vorbereiten freiliegender Halbleiteroberflächen für das Abscheiden eines hoch schmelzenden Metalls gebildet wird. Wie gezeigt, umfasst das Substrat 100 die dielektrische Schutzschicht 123 in dem Randgebiet 103, was bewerkstelligt werden kann, indem eine geeignete räumlich beschränkte Behandlung ausgeführt wird, etwa die Prozesse 130, 131, wie dies mit Bezug zu den 1c und 1d beschrieben ist. Während des entsprechenden Prozesses zur Herstellung der Schutzschicht 123 wird deren Dicke 123t in geeigneter Weise so gewählt, dass ein Materialabtrag während eines nachfolgenden Wärmeprozesses nicht zu einem Freilegen der Halbleiterschicht 120 führt. Zu diesem Zweck werden die Prozessparameter zur Herstellung der Schicht 123 in geeigneter Weise ausgewählt, beispielsweise durch Auswählen einer entsprechenden Prozesszeit für ein vorgegebenes Rezept, um damit die Dicke 123 zu erreichen. Z. B. ist die Dicke 123t im Bereich von ungefähr 5 nm bis ungefähr 50 nm und darüber, wobei dies von dem Materialverbrauch des nachfolgenden Reinigungsprozesses abhängt.
1i zeigt schematisch das Substrat 100, wenn es der Einwirkung der Reinigungsumgebung ausgesetzt ist, in der organische Reste, Teilchen, Oxidreste und dergleichen effizient abgetragen werden, wie dies auch zuvor mit Bezug zu 1b erläutert ist. Während des Reinigungsprozesses 105 wird somit auch eine Oberflächenschicht der Schutzschicht 123 abgetragen, wie dies durch 123r angegeben ist, ohne dass jedoch vollständig durch die Schicht 123 geätzt wird. Folglich verbleibt ein Bereich 123a zuverlässig so, dass die Halbleiterschicht 120 in dem Randgebiet 103 abgedeckt ist.
1j zeigt schematisch das Substrat 100 in einer weiter fortgeschrittenen Fertigungsphase, in der die Schicht aus hoch schmelzendem Metall 106 über dem zentralen Gebiet 104 und dem Randgebiet 103 abgeschieden wird, das die dielektrische Schicht 123a aufweist. Da der Reinigungsprozess 105 (siehe 1i) unmittelbar vor dem Abscheiden der Schicht 106 ausgeführt wird, ergeben sich bessere Oberflächenbedingungen, unabhängig von Einflüssen, die in dem zentralen Gebiet 104 in der Nähe des Randgebiets 103 während der Herstellung der dielektrischen Schutzschicht 123 (siehe 1h) hervorgerufen werden.
1k zeigt schematisch das Substrat 100 während der Wärmebehandlung 107 zur Herstellung der Metallsilizidgebiete 121s in dem zentralen Gebiet 104, während die dielektrische Schutzschicht 123a zuverlässig die Ausbildung von Metallsilizid an dem Randgebiet 103 unterdrückt, wie dies zuvor erläutert ist.
1l zeigt schematisch das Substrat 100, wenn es der Einwirkung der selektiven Ätzumgebung 108 zum Entfernen des nicht reagierten Teils des Metalls 106 ausgesetzt wird.
Mit Bezug zu den 1m und 1n werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen die Schutzschicht anfänglich in dem zentralen Gebiet und in dem Randgebiet hergestellt wird und nachfolgend von zentralen Gebiet abgetragen wird, beispielsweise während eines Reinigungsprozesses zum Aufbereiten der Halbleiterschicht für die nachfolgende Abscheidung eines hoch schmelzenden Metalls.
1m zeigt schematisch das Substrat 100, wenn es einer geeigneten Prozessumgebung ausgesetzt ist, um ein dielektrisches Material 123 zu bilden, d. h. zumindest auf freiliegenden Oberflächenbereichen der Halbleiterschicht 120. Beispielsweise werden in einigen anschaulichen Ausführungsformen die Behandlungen 130 oder 131, wie sie zuvor mit Bezug zu den 1c und 1d beschrieben sind, angewendet, um eine oxidbasierte oder nitridbasierte Schutzschicht 123 in den Gebieten 104 und 103 zu bilden. In diesem Falle wird die Schicht 123 selektiv in dem Halbleitermaterial gebildet, ohne dass andere dielektrische Bereiche in dem zentralen Gebiet 104 wesentlich beeinflusst werden, wodurch für ein hohes Maß an Prozesskompatibilität zu konventionellen Strategien gesorgt ist. In anderen Fällen wird die Schicht 123 beispielsweise durch Abscheiden und dergleichen so gebildet, dass die Schutzschicht 123 auch über dielektrischen Bereichen in dem zentralen Gebiet 104 erzeugt wird. Z. B. wird eine Siliziumoxidschicht, eine Siliziumnitridschicht und dergleichen auf der Grundlage gut etablierter CVD-(chemische Dampfabscheide-)Techniken hergestellt. In noch anderen Fällen wird ein thermisch aktivierter Oxidationsprozess ausgeführt, um die Schicht 123 selektiv in freiliegenden Oberflächenbereichen der Halbleiterschicht 120 herzustellen.
1n zeigt schematisch das Substrat 100, wenn es der Einwirkung einer Reinigungsumgebung 105 ausgesetzt wird, um damit die Halbleiterschicht 120 in dem zentralen Gebiet 104 für das Abscheiden eines hoch schmelzenden Metalls vorzubereiten. In der gezeigten Ausführungsform wird die Reinigungsumgebung 105a auf der Grundlage einer Plasmaatmosphäre unter Anwendung gut etablierter Rezepte eingerichtet, beispielsweise um oxidierte Bereiche und dergleichen abzutragen. Des weiteren eine Abschirmung 105b in der plasmaunterstützten Atmosphäre 105a vorgesehen, um die Umgebung 105a im Wesentlichen auf das zentrale Gebiet 104 zu beschränken, wodurch die dielektrische Schutzschicht 123 im Randgebiet 103 im Wesentlichen vollständig erhalten bleibt. Nach dem Reinigungsprozess 105a kann somit das hoch schmelzende Metall abgeschieden werden, wie dies auch zuvor beschrieben ist. Daraufhin wird die Umwandlung des Metalls in Metallsilizid auf das zentrale Gebiet 104 auf Grund der Schutzschicht 123 beschränkt, wie dies auch zuvor erläutert ist.
1o zeigt schematisch das Substrat 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird eine Kontaktebene 140 in dem zentralen Gebiet 104 hergestellt und umfasst ein oder mehrere dielektrische Zwischenschichtmaterialien 141, 142, beispielsweise in Form von Siliziumnitrid, Siliziumdioxid, und dergleichen. Ferner ist ein Kontaktelement 143 in den dielektrischen Materialien 141, 142 gemäß den Bauteilerfordernissen gebildet. Beispielsweise enthält das Kontaktelement 143 ein beliebiges geeignetes Metall, etwa Wolfram, Kupfer, Aluminium und dergleichen, wie dies erforderlich ist. Die dielektrischen Materialien 141, 142 können auch in dem Randgebiet 143 hergestellt werden, wobei jedoch eine bessere Haftung dieser Materialien auf Grund des Fehlens von Metallsilizid gewährleistet ist. In der gezeigten Ausführungsform ist die dielektrische Schutzschicht 123 weiterhin in dem Randgebiet 103 vorhanden und kann als ein Basismaterial dienen, um darüber die dielektrischen Materialien 141 und 142 zu bilden. In anderen anschaulichen Ausführungsformen (nicht gezeigt) wird die Schutzschicht 123 vor dem Abscheiden der Materialien 141, 142 entfernt, was bewerkstelligt werden kann, durch selektives Anwenden einer Ätzumgebung auf das Randgebiet 103, wobei ähnliche Prozessanlagen eingesetzt werden können, wie dies zuvor mit Bezug zu den 1c und 1d erläutert ist. In der gezeigten Fertigungsphase ist ferner eine weitere Metallisierungsebene 150 vorgesehen, beispielsweise mit einem dielektrischen Material 151, etwa einem dielektrischen Material mit kleinem ε und dergleichen.
Das in 1o gezeigte Substrat 100 kann auf der Grundlage einer beliebigen geeigneten Fertigungsstrategie hergestellt werden, in der beispielsweise die dielektrischen Zwischenschichtmaterialien 141 und 142 etwa durch plasmaunterstützte CVD-Techniken, subatmosphärische CVD und dergleichen abgeschieden werden. Z. B. werden ein oder mehrere der Materialien 141, 142 in Form eines stark verspannten dielektrischen Materials bereitgestellt, um damit das Leistungsverhalten einiger der Schaltungselemente 121 zu verbessern. Nach dem Abscheiden der Materialien 141 und 142, möglicherweise in Verbindung mit einem Einebnungsprozess, werden die dielektrischen Materialien strukturiert, um das Kontaktelement 143 zu bilden. Es sollte beachtet werden, dass typischerweise die Einebnung von dielektrischen Materialien einen CMP-Prozess (chemisch-mechanischer Polierprozess) enthalten kann, während welchem die bessere Haftung der Materialien 141, 142 im Randgebiet 103 deutlich zu besseren Prozessbedingungen auf Grund der guten mechanischen Stabilität eines Schichtstapels im Randgebiet 103 beiträgt. Nach dem Abscheiden und Strukturieren des dielektrischen Zwischenschichtmaterials 151 der Metallisierungsschicht 156 werden geeignete leitende Materialien, etwa Barrierenmaterialien, Kupfer und dergleichen aufgebracht und ebenfalls auf der Grundlage von CMP-Techniken eingeebnet, wobei ebenfalls bessere Prozessbedingungen geschaffen werden.
Es gilt also: Die vorliegende Offenbarung stellt Techniken zur Verbesserung der Prozessbedingungen zur Herstellung komplexer Kontaktstrukturen und Metallisierungssystemen bereit, in dem die Haftung dielektrischer Materialien im Randgebiet der Substrate erhöht wird, da die Ausbildung eines Metallsilizids im Randgebiet vermieden wird. Zu diesem Zweck wird eine geeignete dielektrische Schutzschicht selektiv im Randgebiet vor dem Abscheiden des hoch schmelzenden Metalls vorgesehen, was bewerkstelligt werden kann auf der Grundlage nasschemischer Oberflächenbehandlungen, plasmaunterstützter Oberflächenbehandlungen, und dem Abscheiden geeigneter Materialien und dergleichen.

Claims

Verfahren mit: Bilden einer dielektrischen Schutzschicht (123) in einem Randgebiet (103) einer siliziumenthaltenden Halbleiterschicht (120), die über einem Substrat (100) gebildet ist und ein zentrales Gebiet (104) mit mehreren Chipgebieten (110) aufweist; Bilden einer hoch schmelzenden Metallschicht (106) über dem Randgebiet (103) und dem zentralen Gebiet (104); Ausführen einer Wärmebehandlung (107), um die Bildung von Metallsilizid (121) in den Chipgebieten (110) zu initiieren; und Entfernen der hoch schmelzenden Metallschicht (106) von dem Randgebiet (103) und dielektrischen Bereichen in den Chipgebieten (110), wobei das Bilden der dielektrischen Schutzschicht (123) plasmaunterstütztes Behandeln einer Oberfläche der siliziumenthaltenden Halbleiterschicht (120) selektiv in dem Randgebiet (103) umfasst.
Verfahren nach Anspruch 1, wobei Behandeln der Oberfläche der siliziumenthaltenden Halbleiterschicht (120) umfasst: Bilden eines Siliziumdioxidmaterials und/oder eines stickstoffenthaltenden Siliziummaterials.
Verfahren nach Anspruch 1, wobei Bilden der dielektrischen Schutzschicht (123) umfasst: Bilden einer dielektrischen Schicht in dem Randgebiet (103) und dem zentralen Gebiet (104) und selektives Entfernen der dielektrischen Schutzschicht (123) in dem zentralen Gebiet (104).
Verfahren nach Anspruch 3, wobei selektives Entfernen der dielektrischen Schutzschicht (123) in dem zentralen Gebiet (104) umfasst: Reinigen von nicht-dielektrischen Bereichen in dem zentralen Gebiet (104) für die Aufnahme der hoch schmelzenden Metallschicht (106).
Verfahren nach Anspruch 4, wobei Reinigen der nicht-dielektrischen Bereiche umfasst: Ausführen eines plasmaunterstützten Reinigungsprozesses und Anwenden einer Maske zum selektiven Abblocken der Plasmaumgebung von dem Randgebiet (103).
Verfahren nach Anspruch 1, das ferner umfasst: Ausführen eines Reinigungsprozesses nach dem Bilden der dielektrischen Schutzschicht (123) und vor dem Bilden der hoch schmelzenden Metallschicht (106).
Verfahren nach Anspruch 6, wobei die dielektrische Schutzschicht (123) mit einer Dicke gebildet wird, die größer ist als eine Dicke eines Materials, das von der dielektrischen Schutzschicht (123) während des Reinigungsprozesses abgetragen wird.
Verfahren nach Anspruch 1, das ferner umfasst: Ausführen eines Reinigungsprozesses zum Vorbereiten des zentralen Gebiets (104) für die Herstellung der hoch schmelzenden Metallschicht (106) nach dem Bilden der dielektrischen Schutzschicht (123).
Verfahren nach Anspruch 1, das ferner umfasst. Bilden von Gateelektrodenstrukturen von Transistorelementen über dem zentralen Gebiet (104) vor dem Bilden der dielektrischen Schutzschicht (123).
Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines dielektrischen Zwischenschichtmaterials über dem zentralen Gebiet (104) und dem Randgebiet (103) nach dem Bilden des Metallsilizids in den Chipgebieten.
Verfahren nach Anspruch 1, wobei die hoch schmelzende Metallschicht (106) Nickel aufweist.