CN104103512B - 绝缘层形成方法 - Google Patents
绝缘层形成方法 Download PDFInfo
- Publication number
- CN104103512B CN104103512B CN201310129648.4A CN201310129648A CN104103512B CN 104103512 B CN104103512 B CN 104103512B CN 201310129648 A CN201310129648 A CN 201310129648A CN 104103512 B CN104103512 B CN 104103512B
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- forming method
- barrier forming
- corona treatment
- peteos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000004888 barrier function Effects 0.000 title claims abstract description 42
- 238000003851 corona treatment Methods 0.000 claims abstract description 34
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 13
- -1 oxonium ion Chemical class 0.000 claims abstract description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 4
- 239000001272 nitrous oxide Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种绝缘层形成方法，所述绝缘层形成方法包括：提供半导体衬底；在所述半导体衬底上形成PETEOS层，并对所述PETEOS层执行CMP工艺；对经过CMP工艺的PETEOS层执行等离子体处理，所述等离子体处理所使用的离子为氧离子；在经过等离子体处理的PETEOS层上形成无定形碳层。通过对经过CMP工艺的PETEOS层执行等离子体处理，去除了PETEOS层表面的碳残留，从而避免了无定形碳层上形成凸起，提高了无定形碳层的质量。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种绝缘层形成方法。
背景技术
在集成电路的制造过程中，主要包括：半导体器件的形成，这些半导体器件主要为CMOS器件；在形成了半导体器件之后，需要将这些半导体器件与金属层连接，主要与第一金属层连接，从而形成各种不同功能/功用的集成电路，此外，所述第一金属层还可能与后续第二、第三等金属层连接。
半导体器件与第一金属层的连接通过接触孔（contact hole）的形式实现。具体包括：在半导体器件上形成绝缘层，在所述绝缘层中形成一开口，在开口内填入导电材料，形成接触孔。随着半导体器件越来越小，接触孔也变得越来越小，由此需要引入无定形碳（a-C）层，来帮助接触孔的形成。同时，如果无定形碳层表面不平整，会影响后续的光刻工艺，从而影响形成的接触孔的质量。
请参考图1a～1c，其为现有的绝缘层形成方法所形成的半导体结构的示意图。现有的绝缘层形成方法包括：
如图1a所示，提供半导体衬底10；
如图1b所示，在所述半导体衬底10上形成PETEOS（等离子体增强正硅酸乙酯）层11，并对所述PETEOS层11执行CMP（化学机械研磨）工艺；
如图1c所示，在经过CMP工艺的PETEOS层11上形成无定形碳（a-C）层12。
通过上述工艺形成的绝缘层，包括PETEOS层11及无定形碳层12。然而，在实际生产中发现，在无定形碳层12表面具有凸起100，这些凸起100降低了所形成的无定形碳层12的质量，进而影响后续接触孔的形成。
因此，如何避免无定形碳层上产生凸起，成了本领域技术人员亟待解决的问题。
发明内容
本发明的目的在于提供一种绝缘层形成方法，以解决现有的绝缘层形成方法所形成的无定形碳层上具有凸起，从而降低了所形成的无定形碳层的质量，进而影响后续所形成的接触孔的质量的问题。
为解决上述技术问题，本发明提供一种绝缘层形成方法，所述绝缘层形成方法包括：
提供半导体衬底；
在所述半导体衬底上形成PETEOS层，并对所述PETEOS层执行CMP工艺；
对经过CMP工艺的PETEOS层执行等离子体处理，所述等离子体处理所使用的离子包括氧离子；
在经过等离子体处理的PETEOS层上形成无定形碳层。
可选的，在所述的绝缘层形成方法中，在所述等离子体处理的过程中，通过氧气或者臭氧获取氧离子。
可选的，在所述的绝缘层形成方法中，所述氧气或者臭氧的流量为100sccm～50000sccm。
可选的，在所述的绝缘层形成方法中，在所述等离子体处理的过程中，通过一氧化二氮获取氧离子。
可选的，在所述的绝缘层形成方法中，进行所述等离子体处理的反应腔室的压力为2Torr～10Torr。
可选的，在所述的绝缘层形成方法中，进行所述等离子体处理的反应腔室的压力为3Torr～7Torr。
可选的，在所述的绝缘层形成方法中，执行所述等离子体处理的射频功率为50W～1000W。
可选的，在所述的绝缘层形成方法中，执行所述等离子体处理的射频功率为200W～700W。
可选的，在所述的绝缘层形成方法中，执行所述等离子体处理的工艺时间为20s～120s。
可选的，在所述的绝缘层形成方法中，执行所述等离子体处理的工艺时间为40s～90s。
发明人经过仔细研究发现，对于现有的绝缘层形成方法所形成的无定形碳层上具有凸起的问题，其根源在于对PETEOS层执行CMP工艺的过程中，导致了PETEOS层表面具有碳残留，从而导致无定形碳层异常成核，最终使得无定形碳层上具有凸起。为此，本发明通过对经过CMP工艺的PETEOS层执行等离子体处理，去除了PETEOS层表面的碳残留，从而避免了无定形碳层上形成凸起，提高了无定形碳层的质量，以及后续接触孔的质量。
附图说明
图1a～1c是现有的绝缘层形成方法所形成的半导体结构的示意图；
图2是本发明实施例的绝缘层形成方法的流程示意图；
图3a～3d是本发明实施例的绝缘层形成方法所形成的半导体结构的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的绝缘层形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人经过仔细研究发现，对于现有的绝缘层形成方法所形成的无定形碳层上具有凸起的问题，其根源在于对PETEOS层执行CMP工艺的过程中，导致了PETEOS层表面具有碳残留，从而导致无定形碳层异常成核，最终使得无定形碳层上具有凸起。为此，本发明通过对经过CMP工艺的PETEOS层执行等离子体处理，去除了PETEOS层表面的碳残留，从而避免了无定形碳层上形成凸起，提高了无定形碳层的质量，以及后续接触孔的质量。
具体的，请参考图2，其为本发明实施例的绝缘层形成方法的流程示意图。如图2所示，所述绝缘层形成方法包括：
S20：提供半导体衬底；
S21：在所述半导体衬底上形成PETEOS层，并对所述PETEOS层执行CMP工艺；
S22：对经过CMP工艺的PETEOS层执行等离子体处理，所述等离子体处理所使用的离子包括氧离子；
S23：在经过等离子体处理的PETEOS层上形成无定形碳层。
进一步的，请参考图3a～3d，其为本发明实施例的绝缘层形成方法所形成的半导体结构的示意图。
如图3a所示，提供半导体衬底30，其中所述半导体衬底30包括硅晶圆及在所述硅晶圆上形成的半导体器件。
接着，如图3b所示，在所述半导体衬底30上形成PETEOS层31，并对所述PETEOS层31执行CMP工艺。其中，所述CMP工艺所使用的研磨液为现有技术通用的研磨液（即使用的溶剂为有机溶剂），对此本申请不做限定。请继续参考图3b，在经过CMP工艺之后，所述PETEOS层31将形成碳残留300。若不去除所述碳残留300，在形成无定形碳层的过程中，往往会发生无定形碳层的异常成核，使得无定形碳表面形成凸起。
为此，本实施例中，将通过接下去的一个工艺步骤，去除所述碳残留300。
请参考图3c，对经过CMP工艺的PETEOS层31执行等离子体处理，所述等离子体处理所使用的离子包括氧离子。优选的，在所述等离子体处理的过程中，通过氧气或者臭氧获取氧离子，其中，利用氧气或者臭氧获取氧离子能够避免杂质离子的引入，从而提高工艺的可靠性。此外，考虑到半导体工艺中很多膜层都含有N元素，因此，也可以通过选用含N及O的气体获取氧离子，例如一氧化二氮等。进一步的，所述所述氧气或者臭氧的流量为100sccm～50000sccm，例如，所述氧气或者臭氧的流量为200sccm、500sccm、1000sccm、5000sccm、10000sccm、20000sccm、35000sccm或者45000sccm等。
进一步的，所述等离子体处理的工艺条件包括：反应腔室的压力为2Torr～10Torr，例如，反应腔室的压力为3Torr、5Torr或7Torr等；射频功率为50W～1000W，例如，射频功率为100W、200W、350W、500W、700W或者850W等；工艺时间为20s～120s，例如工艺时间为30s、40s、55s、75s、90s或者110s等。通过上述工艺条件的设定，能够进一步控制对于所述碳残留300的去除效果。
接着，如图3d所示，在经过等离子体处理的PETEOS层31上形成无定形碳层32。由此所形成的无定形碳层32避免了凸起的产生，提高了无定形碳层32的质量，进而提高了后续所形成的接触孔的质量。
综上，本发明实施例通过对经过CMP工艺的PETEOS层执行等离子体处理，去除了PETEOS层表面的碳残留，从而避免了无定形碳层上形成凸起，提高了无定形碳层的质量，进而提高了后续所形成的接触孔的质量。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种绝缘层形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成PETEOS层，并对所述PETEOS层执行CMP工艺；
对经过CMP工艺的PETEOS层执行等离子体处理以去除碳残留，所述等离子体处理所使用的离子包括氧离子；
在经过等离子体处理的PETEOS层上形成无定形碳层。
2.如权利要求1所述的绝缘层形成方法，其特征在于，在所述等离子体处理的过程中，通过氧气或者臭氧获取氧离子。
3.如权利要求2所述的绝缘层形成方法，其特征在于，所述氧气或者臭氧的流量为100sccm～50000sccm。
4.如权利要求1所述的绝缘层形成方法，其特征在于，在所述等离子体处理的过程中，通过一氧化二氮获取氧离子。
5.如权利要求1至4中的任一项所述的绝缘层形成方法，其特征在于，进行所述等离子体处理的反应腔室的压力为2Torr～10Torr。
6.如权利要求5所述的绝缘层形成方法，其特征在于，进行所述等离子体处理的反应腔室的压力为3Torr～7Torr。
7.如权利要求1至4中的任一项所述的绝缘层形成方法，其特征在于，执行所述等离子体处理的射频功率为50W～1000W。
8.如权利要求7所述的绝缘层形成方法，其特征在于，执行所述等离子体处理的射频功率为200W～700W。
9.如权利要求1至4中的任一项所述的绝缘层形成方法，其特征在于，执行所述等离子体处理的工艺时间为20s～120s。
10.如权利要求9所述的绝缘层形成方法，其特征在于，执行所述等离子体处理的工艺时间为40s～90s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310129648.4A CN104103512B (zh) | 2013-04-15 | 2013-04-15 | 绝缘层形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310129648.4A CN104103512B (zh) | 2013-04-15 | 2013-04-15 | 绝缘层形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104103512A CN104103512A (zh) | 2014-10-15 |
| CN104103512B true CN104103512B (zh) | 2018-03-30 |
Family
ID=51671548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310129648.4A Active CN104103512B (zh) | 2013-04-15 | 2013-04-15 | 绝缘层形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104103512B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106033719B (zh) * | 2015-03-18 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773360A (en) * | 1996-10-18 | 1998-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of surface contamination in post-CMP cleaning |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1153277C (zh) * | 2001-05-22 | 2004-06-09 | 华邦电子股份有限公司 | 集成电路研磨平坦化的方法 |
| KR100811255B1 (ko) * | 2005-10-26 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR20070062026A (ko) * | 2005-12-12 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 소자의 컨택홀 형성방법 |
| CN102683272B (zh) * | 2012-05-04 | 2014-07-02 | 上海华力微电子有限公司 | 一种用于45纳米及以下技术节点的金属前介质集成工艺 |
-
2013
- 2013-04-15 CN CN201310129648.4A patent/CN104103512B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773360A (en) * | 1996-10-18 | 1998-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of surface contamination in post-CMP cleaning |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104103512A (zh) | 2014-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6290544B2 (ja) | 二酸化珪素フィルムを付着させる方法 | |
| TWI275143B (en) | Method for manufacturing semiconductor devices | |
| TW200849377A (en) | Pulsed ultra-high aspect ratio dielectric etch | |
| TWI596669B (zh) | 鎢蝕刻之方法 | |
| TW201617471A (zh) | 在基板上在反應空間中形成氮化矽薄膜之方法 | |
| KR20130047663A (ko) | 플라즈마 에칭 방법 | |
| TWI825284B (zh) | 鎢或其他金屬層的原子層蝕刻(ale) | |
| CN107665829A (zh) | 晶圆混合键合中提高金属引线制程安全性的方法 | |
| CN102394215B (zh) | 一种多层金属-氧化硅-金属电容的制作方法 | |
| TW201308428A (zh) | 堆積物去除方法 | |
| TW202029359A (zh) | 半導體裝置的形成方法 | |
| CN108511332A (zh) | 半导体基材直接结合的方法 | |
| CN106158728B (zh) | 接触孔栓塞的形成方法 | |
| CN104701255B (zh) | 液晶显示器下基板的制备方法 | |
| JP2010045204A (ja) | 半導体基板、半導体装置およびその製造方法 | |
| TWI466161B (zh) | 用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法 | |
| CN105575891B (zh) | 半导体装置的制造方法 | |
| CN104103512B (zh) | 绝缘层形成方法 | |
| TW200425340A (en) | A method for fabricating two dielectric layers | |
| TWI598954B (zh) | 具有受控擺動之蝕刻用方法 | |
| CN103779203B (zh) | 等离子蚀刻方法 | |
| TW201715566A (zh) | 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法 | |
| CN102903667B (zh) | 半导体器件的形成方法 | |
| CN107342221A (zh) | 一种SiC基GaN晶体的深孔刻蚀方法 | |
| JP2013058523A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |