CN103681286A - 层排列的制造方法以及层排列 - Google Patents

层排列的制造方法以及层排列 Download PDF

Info

Publication number
CN103681286A
CN103681286A CN201310390868.2A CN201310390868A CN103681286A CN 103681286 A CN103681286 A CN 103681286A CN 201310390868 A CN201310390868 A CN 201310390868A CN 103681286 A CN103681286 A CN 103681286A
Authority
CN
China
Prior art keywords
layer
ground floor
nano
metal
pore
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310390868.2A
Other languages
English (en)
Other versions
CN103681286B (zh
Inventor
戈帕拉克里施南·特里奇·伦加拉詹
克里斯蒂安·法什曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103681286A publication Critical patent/CN103681286A/zh
Application granted granted Critical
Publication of CN103681286B publication Critical patent/CN103681286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及层排列的制造方法和层排列。根据各种实施方式的层排列的制造方法可以包括：提供具有面的第一层；在第一层中形成朝向第一层的该面开口的一个以上纳米孔；在第一层的该面上沉积第二层。

Description

层排列的制造方法以及层排列
技术领域
各种实施方式大体上涉及层排列的制造方法，并且涉及层排列。
背景技术
例如，诸如集成电路（IC）器件或芯片的现代半导体器件通常可以具有层排列，该层排列包括一个以上绝缘层、半导电层和/或导电层。在许多情况下，这样的层排列的形成可以包括将一个层沉积在另一层上。例如，可以通过在下层上沉积诸如金属或金属合金的导电材料来形成导电层。在层沉积的背景下，希望提高在沉积层和下层之间例如沉积金属和下半导体层（例如，硅层）之间的粘合度。
在金属沉积的背景下，增强金属和诸如硅的半导体之间粘合度的常规方法可以包括粗糙化和等离子体清洗硅表面。然而，控制表面粗糙度是困难的，并且导致的沉积金属的粘合度对于一些情况可能是不足的。
发明内容
根据各种实施方式的层排列的制造方法可以包括：提供具有面的第一层；在第一层中形成朝向第一层的面开口的一个以上纳米孔；在形成纳米孔之后在第一层的面上沉积第二层。
附图说明
在附图中，相似参考字符一般贯穿不同视图指代相同部件。附图不必需按比例绘制，代替地重点一般置于图解各种实施方式的原理上。在以下描述中，各种实施方式参考以下附图描述，其中：
图1示出根据各种实施方式的层排列制造方法；
图2示出根据各种实施方式的层排列制造方法；
图3示出根据各种实施方式的层排列制造方法；
图4A到4F示出说明根据各种实施方式的层排列制造方法的剖面图；
图5A到5D示说明根据各种实施方式的层排列制造方法的剖面图；
图6示出用于图解各种实施方式的方面的扫描电子显微镜图像；
图7示出用于说明一个或多个实施方式的方面的图示；
图8示出用于说明一个或多个实施方式的方面的图示；
图9A到9D示出说明说明一个或多个实施方式的方面的图示的剖面图。
具体实施方式
以下详细描述涉及附图，该附图经由图解示出可以实践本发明的具体细节和实施方式。这些实施方式在充足详情中描述从而使得本领域技术人员能够实践本发明。可以利用其他实施方式，并且在不背离本发明的保护范围的情况下发生可以进行结构的、逻辑的和电气的改变。由于一些实施方式可以与一个或更多其他实施方式组合从而形成新的实施方式，因此各种实施方式不必排它。
本披露的各种方面为方法提供，并且本披露的各种方面为器件或制造提供。理解方法的基本性质也适用于器件或制造，并且反之亦然。因为简洁，这样性质的重复描述可以省略。
如在此使用的术语“至少一个”或“一个以上”可以理解成包括大于或等于一的任何整数数目。
如在此使用的术语“多个”可以理解成包括大于或等于二的任何整数数目。
如在此使用的术语“耦合”或“连接”可以理解成分别包括直接“耦合”或直接“连接”，以及间接“耦合”或间接“连接”。
如在此使用的术语“在上形成”、“在上沉积”、“在上设置”、“在上定位”、“在上布置”可以理解成旨在包括第一元件或层可以在其与第二元件或层之间没有进一步的元件或层的情况下，在第二元件或层上直接形成、沉积、设置、定位或布置的排列，以及第一元件或层可以在第一元件或层与第二元件或层之间的一个或更多的另外层或元件的情况下，在第二元件或层上形成、沉积、设置、定位或布置的排列。
如在此使用的术语“纳米孔”或“纳米孔隙”和“纳米空腔”可以理解成分别包括在至少一个空间方向上在纳米范围内具有广度，可替换地在至少两个空间方向上在纳米范围内具有广度，可替换地在所有空间方向上在纳米范围内具有广度的孔洞、孔隙或腔室。
如在此使用的术语“纳米多孔层”或“纳米多孔材料”可以理解成包括具有一个以上纳米孔隙或纳米孔，例如多个（例如，数十个、数百个或数千个，甚至更多）纳米孔隙或纳米孔的层或材料。纳米多孔层的一个或更多纳米孔隙或纳米孔可以例如从该层的第一侧面通向该层的第二（例如，相反）侧面。例如，纳米多孔层的一个以上纳米孔隙或纳米孔可以在该纳米多孔层中形成一个以上通道，例如将该纳米多孔层的第一侧面与第二侧面连接。
各种实施方式提供了层排列的制造方法和层排列，其中沉积层（例如，金属层或金属合金层，可替换地包括其他材料或由其他材料构成的层）与下层（例如，半导体层，例如，硅层，可替换地包括其他材料或由其他材料构成的层）的粘合度可以借助于沉积层的材料（例如，金属或金属合金）和下层的材料（例如，硅）的物理联锁来改善。
在各种实施方式中，在此也称为纳米结构的纳米孔（例如，纳米空腔或纳米孔隙）可以在下层（例如，半导体衬底或载体，例如晶片，例如硅晶片的层）中形成，这可以帮助沉积材料（例如，金属或金属合金）在下层（例如，半导体层，例如，硅层）上的适当粘合。
各种实施方式的一个方面可以见于粘合可以由物理机制（即，沉积材料（例如，金属）和在下层中形成的纳米结构或纳米孔（例如，纳米空腔或纳米孔隙）的联锁）发生，并且可以不需要广泛的化学处理步骤。
各种实施方式的另一方面可以见于除了增强粘合之外，由于在分界面非常大的表面积，因此这样的纳米结构或纳米孔（例如，纳米空腔或纳米孔隙）也可以显著减少接触电阻，和/或可以用作非常有效的吸热器（例如在芯片的背面上）。
图1示出根据各种实施方式的层排列的制造方法100。
如在102中示出，可以提供具有面的第一层。在一个以上实施方式中，该面可以是第一层的顶面。
根据实施方式，第一层可以包括诸如硅的半导体材料，或可以由诸如硅的半导体材料构成。可替换地或另外地，第一层可以包括其他材料或由其他材料构成，例如诸如锗、硅锗、IV-IV化合物半导体材料、III-V化合物半导体材料、II-VI化合物半导体材料或其他化合物半导体材料的其他半导体材料（包括化合物半导体材料，例如，二元、三元、四元·……化合物半导体）。
根据另一实施方式，第一层可以是诸如晶片（例如，硅晶片）的半导体衬底的部分，尽管根据一些实施方式其他类型的晶片也是可行的。
根据另一实施方式，第一层的面可以是或对应于例如晶片（例如，硅晶片）的半导体衬底的主加工表面。在一个或更多实施方式中，第一层的面可以是半导体衬底（例如，晶片）的顶面。
根据另一实施方式，第一层的面可以是或对应于半导体衬底的背面，例如，晶片的背面，例如硅晶片的背面。
根据另一实施方式，第一层可以包括或可以是电气端子区，例如电子器件的电气端子区，例如，晶体管的源极/漏极区。
如在104中示出，可以在第一层中形成一个以上（根据一些实施方式，多个或多重的，例如数十个、数百个或数千个，甚至更多）纳米孔（例如纳米空腔或纳米孔隙），该纳米孔朝向第一层的面开口。即，一个以上纳米孔可以在第一层的面具有开口。
根据实施方式，在第一层中形成纳米孔可以包括以下步骤或可以由以下步骤实现：在第一层的面上形成纳米多孔掩模层；使用纳米多孔掩模层作为蚀刻掩模来蚀刻第一层；以及在蚀刻第一层之后移除纳米多孔掩模层。
纳米多孔掩模层可以包括多个纳米孔隙或纳米孔。纳米孔隙或纳米孔可以例如经排列形成矩形阵列（纳米孔阵列）。纳米孔隙或纳米孔可以例如形成一个以上（例如，多个）通道，该通道从纳米多孔掩模层的第一面通向该纳米多孔掩模层的第二面（例如相对面）。
根据另一实施方式，在纳米多孔掩模层中的孔隙密度可以在从约109cm-2到约1012cm-2的范围内，尽管根据其他实施方式其他值也是可行的。
根据另一实施方式，在第一层的面上形成纳米多孔掩模层可以包括在第一层的面上形成纳米多孔氧化铝（Al2O3）层。
根据另一实施方式，在第一层的面上形成纳米多孔氧化铝层可以包括以下步骤或可以由以下步骤实现：在第一层的面（例如，顶面）上沉积铝（Al层）；以及在酸性电解液中阳极氧化钙铝层。沉积铝层可以例如包括任何合适沉积工艺或借助任何合适沉积工艺实现，例如化学汽相沉积（CVD）、物理汽相沉积（PVD）、溅射沉积、电镀、无电镀或可以在本领域中同样已知的其他沉积工艺沉积。铝的阳极氧化同样例如在“Masuda和K. Fukuda：‘Ordered Metal Nanohole Arrays Made by a Two-StepReplication of Honeycomb Structures of Anodic Alumina’，Science，Vol. 268，pp. 1466-1468（1995）”与“H. Masuda，F. Hasegwa和S. Ono：‘Self-Orderingof Cell Arrangement of Anodic Porous Alumina Formed in Sulfuric AcidSolution’，Journal of the Electrochemical Society 144，L127-30（1997）”中描述，其全部内容通过引用结合于此。通过阳极氧化获得的纳米多孔氧化铝有时也可以称为阳极氧化铝（AAO）、阳极多孔氧化铝或阳极氧化铝。
根据其他实施方式，形成多孔氧化铝层可以包括或通过其他合适工艺实现。
根据另一实施方式，在第一层的面上形成纳米多孔掩模层可以包括在第一层的面上形成纳米多孔聚合物层。
根据另一实施方式，纳米多孔聚合物层可以包括由以下材料构成的组中的至少一种材料，或由该至少一种材料构成，由以下材料构成的组为：PS-PMMA（聚（苯乙烯）-b-聚（甲基丙烯酸甲酯））、PEO-b-PS（聚（环氧乙烷）-嵌段-向上支承聚苯乙烯块二嵌段共聚物-硝基氨基甲酸酯结）、PS-PLA（聚苯乙烯-聚乳酸）。根据其他实施方式，可以使用其他合适的材料。
根据另一实施方式，在第一层的面上形成纳米多孔聚合物层可以包括以下步骤或可以由以下步骤实现：在第一层的面上沉积嵌段共聚物（BCP）材料；以及根据一些实施方式，例如借助化学蚀刻、热蚀刻、光化学蚀刻或其他合适的蚀刻工艺，选择性蚀刻嵌段共聚物材料的至少一种聚合物组分（例如，少数组分）。
根据另一实施方式，嵌段共聚物材料包括一组材料中的至少一种材料或可以是该至少一种材料，该组由以下材料构成：PS-PMMA（聚（苯乙烯）-b-聚（甲基丙烯酸甲酯））、PEO-b-PS（聚（环氧乙烷）-嵌段-向上支承聚苯乙烯块二嵌段共聚物-硝基氨基甲酸酯结）、PS-PLA（聚苯乙烯-聚乳酸）。根据其他实施方式，可以使用其他合适的材料。
根据其他实施方式，其他合适的工艺和/或材料可以用来在第一层的面上形成纳米多孔掩模层。
根据一些实施方式，纳米多孔掩模层（例如，纳米多孔氧化铝层或纳米多孔聚合物层）可以具有在微米范围内的厚度，例如根据实施方式小于或等于约300μm，例如根据另一实施方式小于或等于约200μm，例如根据另一实施方式小于或等于约100μm，例如根据另一实施方式小于或等于约50μm，例如根据另一实施方式在从约0.1μm到约300μm的范围内，尽管其他值也是可行的。
根据另一实施方式，在第一层中的纳米孔可以具有小于或等于约200nm的直径，例如根据另一实施方式小于或等于约100nm，例如根据另一实施方式小于或等于约50nm，例如根据另一实施方式小于或等于约20nm，例如根据另一实施方式小于或等于约10nm，例如根据另一实施方式小于或等于约5nm，例如根据另一实施方式在从约5nm到约200nm的范围中，例如根据另一实施方式在从约5nm到约100nm的范围中，例如根据另一实施方式在从约5nm到约50nm的范围中，例如根据另一实施方式在从约5nm到约20nm的范围中，例如根据另一实施方式在从约5nm到约10nm的范围内。根据其他实施方式，其他值也是可行的。
在上下文中，术语“直径”可以理解成指代纳米孔在平行于第一层的面的方向上的广度（例如，最大广度），例如该纳米孔的长度和/或宽度。
根据一些实施方式，在第一层中纳米孔的直径可以例如对应于（或粗略对应于）纳米多孔掩模层的纳米孔隙或纳米孔的直径。
根据一些实施方式，在第一层中的纳米孔可以具有在微米范围内的深度，例如根据一个实施方式小于或等于约300μm，例如根据另一实施方式小于或等于约200μm，例如根据另一实施方式小于或等于约100μm，例如根据另一实施方式小于或等于约50μm，例如根据另一实施方式小于或等于约20μm，例如根据另一实施方式小于或等于约10μm，例如根据另一实施方式在从约0.1μm到约300μm的范围中，例如根据另一实施方式在从约1μm到约50μm的范围中，例如根据另一实施方式在从约5μm到约20μm的范围中，例如根据另一实施方式在从约5μm到约10μm的范围中，尽管其他值也是可行的。
在上下文中，术语“深度”可以理解成指代纳米孔在垂直于第一层的面的方向上的广度（例如，最大广度）。例如，纳米孔的“深度”可以指代在第一层的面（或表面）和纳米孔的底部之间的距离。
根据一些实施方式，第一层中纳米孔的数目和/或位置和/或横向尺寸（例如，直径）可以对应于（或粗略对应于）纳米多孔掩模层的纳米孔隙或纳米孔的数目和/或位置和/或横向尺寸。例如根据一些实施方式，纳米多孔掩模层可以具有纳米孔的（例如，规则的）阵列或图案（例如，在图6中示出），该阵列或图案可以例如用作蚀刻模板，从而在第一层中创造纳米孔的对应阵列或图案。换而言之，纳米多孔掩模层的纳米孔图案可以示例性地通过蚀刻传递到第一层。
根据另一实施方式，蚀刻第一层可以包括或通过由任何适于蚀刻第一层的蚀刻材料（例如，对材料具有充分的选择性）或对纳米多孔掩模层的材料的蚀刻工艺（例如，湿蚀刻工艺）而实现。合适的蚀刻工艺同样可以是本领域中已知的。
如在106中示出，在形成纳米孔之后可以在第一层的面上沉积第二层。第二层可以填充纳米孔的至少部分并且覆盖第一层的面的至少部分。
根据实施方式，第二层可以包括金属或金属合金，或由金属或金属合金构成。
根据另一实施方式，金属或金属合金可以包括或可以是一组金属中的至少一种金属，该组由以下金属构成：铝（Al）、铜（Cu）、金（Au）、银（Ag）、锡（Sn）、钯（Pd）、锌（Zn）、镍（Ni）、铁（Fe），或包括一种以上上面提到的金属或由一种以上上面提到金属组成的合金。根据其他实施方式，可以使用其他合适的金属或金属合金。
根据另一实施方式，第二层可以包括金属或金属合金之外的其他材料，或由该其他材料构成，例如根据一些实施方式的其他导电材料，或根据一些实施方式的绝缘材料。例如，根据一些实施方式第二层可以包括玻璃材料、聚合物材料或陶瓷材料，或可以由玻璃材料、聚合物材料或陶瓷材料构成，尽管根据其他实施方式也可使用其他材料。
根据另一实施方式，第二层106可以完全填充纳米孔。
根据另一实施方式，沉积第二层可以包括或借助于任何合适的沉积工艺实现，例如化学汽相沉积（CVD）、物理汽相沉积（PVD）、溅射沉积、电镀、无电镀或可以在本领域中同样已知的其他沉积工艺。
根据另一实施方式，当在第一层的侧面上沉积第二层之后，可以对第二层加热（即回火或退火）；以及在对第二层加热之后可以在第一层的面上沉积第三层。
根据另一实施方式，第三层可以包括与第二层相同的材料，或由与第二层相同的材料构成，例如相同的金属或金属合金。然而，也可能第二层和第三层包括不同材料或由不同材料构成，例如不同的金属或金属合金。换而言之，第三层的材料（例如，金属或金属合金）可以不同于第二层的材料（例如，金属或金属合金）。
根据另一实施方式，第二层可以加热到大于或等于纳米晶体（例如，金属纳米晶体）的熔化温度的温度，该纳米晶体可以通过第二层的沉积在纳米孔中形成。换而言之，沉积第二层可已经导致在纳米孔中形成纳米晶体（例如，金属纳米晶体）（即，在第二层中含有的材料（例如，金属或金属合金）的纳米晶体），并且可以通过将第二层加热到该纳米晶体（例如，金属纳米晶体）的熔化温度（或高于熔化温度），使该纳米晶体（例如，金属纳米晶体）熔化。
在这点上，各种实施方式的一个方面可以见于材料（例如，金属或金属合金）的纳米晶体的熔化温度可以低于该材料（例如，金属或金属合金）的大块样品（bulk sample）（例如，具有宏观尺寸的样品）的熔化温度，并且可以一般取决于纳米晶体的大小，例如随着减小纳米晶体的尺寸而降低。例如，约40nm直径的球形铜纳米微粒可以具有约200℃的熔化温度，该熔化温度是铜大块材料的熔化温度的约五分之一。因此，在第一层中的纳米结构或纳米孔（例如，纳米空腔或纳米孔隙）中填充时，材料（例如，金属）的熔点可以降低。
各实施方式的一个方面可以见于纳米晶体的熔点（熔化温度）的降低可以用于以低得多的温度填充纳米孔隙。例如，可在第一层中通过以比金属或金属合金的大块熔点低得多的温度重复加热和填充步骤，用该金属或金属合金在第一层中完全填充纳米结构或纳米孔（例如，纳米空腔或纳米孔隙）。同样步骤可以应用于除金属或金属合金之外的其他填充材料的情况。
根据另一实施方式，可以在对第二层加热之前对第二层（或第二层的表面，例如背向第一层的表面）进行清洗。
方法100或其部分可以根据在此描述的进一步实施方式可替换地或额外地配置。
图2示出用于根据各种实施方式的层排列的制造方法200。
如在202中示出，可以提供具有面的半导体层。
如在204中示出，可以在半导体层中形成朝向该半导体层的面开口的一个或更多纳米孔（例如，纳米空腔或纳米孔隙）。
如在206中示出，可以在半导体层的侧面上沉积金属或金属合金，从而填充纳米孔的至少部分并且覆盖半导体层的面的至少部分。
根据实施方式，在半导体层中形成多个纳米孔可以包括以下步骤或可以由以下步骤实现：在半导体层的面上形成纳米多孔掩模层；使用纳米多孔掩模层作为蚀刻掩模来蚀刻半导体层。
根据另一实施方式，纳米多孔掩模层可以包括或由纳米多孔氧化铝或纳米多孔聚合物材料组成。
根据另一实施方式，形成纳米多孔掩模层可以包括以下步骤或可以由以下步骤实现：在半导体层的面上沉积铝层；以及在酸性电解液中将铝层阳极氧化从而形成多孔氧化铝层。
根据另一实施方式，在半导体层的面上形成纳米多孔掩模层可以包括以下步骤或可以由以下步骤实现：在半导体层的面上沉积嵌段共聚物材料；以及选择性蚀刻嵌段共聚物材料的至少一种聚合物组分从而形成纳米多孔聚合物层。
根据另一实施方式，可以在半导体层的面上沉积该金属或金属合金之后加热金属或金属合金；并且进一步地，可以在加热该金属或金属合金之后在半导体层上沉积金属或金属合金。
根据另一实施方式，可以在加热该金属或金属合金之前清洗该金属或金属合金（或金属或金属合金的表面，例如，背向半导体层的表面）。
根据另一实施方式，该金属或金属合金和进一步的金属或金属合金可以包括相同的金属或金属合金，或由相同的金属或金属合金构成。然而，也可能该金属或金属合金和进一步的金属或金属合金包括不同的金属或金属合金，或由不同的金属或金属合金构成。即，进一步的金属或金属合金可以不同于该金属或金属合金。
根据另一实施方式，提供半导体层可以包括提供半导体衬底例如晶片，其中半导体层是半导体衬底（例如，晶片）的部分。晶片例如可以是硅晶片，尽管根据一些实施方式其他类型的晶片也是可能的。
根据另一实施方式，半导体层的表面可以是晶片的背面。
根据另一实施方式，半导体层可以包括或可以是电气端子区，例如晶体管的源极/漏极区。在此情况下，金属或金属合金和/或进一步的金属或金属合金可以例如形成到电气端子区的电气接触（例如，源极/漏极金属接触）。
方法200或其部分可以根据在此描述的进一步实施方式可替换地或额外地配置。
图3示出用于根据各种实施方式的层排列的制造方法300。
如在302中示出，可以在衬底上形成蚀刻掩模，该蚀刻掩模包括纳米孔阵列。
如在304中示出，可以使用蚀刻掩模蚀刻衬底从而在该衬底中形成纳米孔（例如，纳米空腔或纳米孔隙）。
如在306中示出，可以在蚀刻衬底之后移除蚀刻掩模。
如在308中示出，可以沉积层从而填充纳米孔的至少部分，并且用该层覆盖衬底的至少部分。
根据实施方式，蚀刻掩模可以包括或由多孔氧化铝或多孔聚合物材料构成。
根据另一实施方式，衬底可以是半导体衬底，例如晶片，例如硅晶片，尽管根据一些实施方式其他类型的晶片也是可行的。
根据另一实施方式，层可以包括或由金属或金属合金构成。
根据另一实施方式，在衬底上形成蚀刻掩模可以包括在晶片的背面上形成蚀刻掩模。
根据另一实施方式，金属或金属合金可以配置为晶片的后背面金属化。
方法300或其部分可以根据在此描述的进一步实施方式可替换地或额外地配置。
图4A至图4F示出说明根据各实施方式的层排列的制造方法的剖面图。
图4A示出，在视图400中，可以提供第一层401。第一层401可以具有面401a。
第一层401可以包括或由诸如硅的半导体材料构成。例如，第一层401可以是半导体层，例如，硅层。可替换地或额外地，第一层401可以包括或由其他半导体材料（包括化合物半导体材料，例如，二元、三元、四元……化合物半导体）组成，例如锗、硅锗、IV-IV化合物半导体材料、III-V化合物半导体材料、II-VI化合物半导体材料或其他化合物半导体材料成。
根据实施方式，第一层401可以是诸如晶片（例如，硅晶片）的半导体衬底或其部分，尽管根据一些实施方式其他类型的晶片也是可行的。
根据另一实施方式，第一层401的面401a可以是半导体衬底的背面，例如晶片的背面，如硅晶片的背面。
根据另一实施方式，第一层401可以是或对应于半导体衬底（例如，晶片）中的有效层或区域。
根据另一实施方式，第一层401的面401a可以对应于或是半导体衬底（例如，晶片）的主加工表面。
根据另一实施方式，第一层401可以包括或可以是电气端子区，例如，电子器件的电气端子区，例如，晶体管的源极/漏极区。
图4B示出，在视图410中，可以将铝沉积在第一层401的面401a上，从而在第一层401的面401a上形成铝层403。铝层403可以具有可面向第一层401的面401a的第一面403a。此外，铝层403可以具有背向第一层401的面401a的第二面403b。如示出，铝层403的第一和第二面403a、403b可以是铝层403的相对面。
图4C示出，在视图420中，可以由铝层403形成纳米多孔氧化铝层403’。纳米多孔氧化铝层403’可以由铝层403凭借在酸性电解液中阳极氧化铝层403形成。因此，纳米多孔氧化铝层403’也可以称为阳极氧化铝（AAO）层。
纳米多孔氧化铝层403’可以包括多个纳米孔隙或纳米孔404（六个纳米孔隙示作例子，然而纳米孔隙的数目可以不同于例如大于六个；根据一些实施方式，纳米多孔氧化铝层403’可以例如包括数十个、数百个或数千个或甚至更多的纳米孔404；例如根据一个实施方式，纳米孔密度可以在从约109cm-2到约1012cm-2的范围内，尽管根据其他实施方式其他值也是可行的。）。纳米孔隙或纳米孔404（或至少一些纳米孔隙或纳米孔404）可以从纳米多孔氧化铝层403’的第一面403a’（对应于铝层403的第一面403a）通向纳米多孔氧化铝层403’的第二面403b’（对应于铝层403的第二侧面）。换而言之，纳米孔隙或纳米孔404（或纳米孔隙或纳米孔404中的至少一些）可以在氧化铝层403’中形成通道。
纳米孔隙或纳米孔404可以例如经安排形成规则阵列（纳米孔阵列）。例如根据一些实施方式，纳米多孔氧化铝层403’可以具有柱状六边形单元的填充阵列，该填充阵列带有中心的、圆柱形的、均匀大小的纳米孔404。根据一些实施方式，纳米孔404可以例如直径在从约4nm到约200nm的范围内，尽管根据其他实施方式其他直径也是可以的。示例性地，由铝层403获得的纳米多孔氧化铝层403’可以具有自排序孔隙结构，如图6中所示。
图6示出含有多个纳米孔隙或纳米孔404的自排序多孔氧化铝的扫描电子显微镜图像600。如可见，多孔氧化铝的纳米孔隙或纳米孔404可以以良好排序阵列排列，并且可以具有基本均匀的大小（例如，狭窄大小分布）。
在图4C中的纳米多孔氧化铝层403’可以构成纳米多孔掩模层，该纳米多孔掩模层可以在蚀刻工艺中用作蚀刻掩模，从而在第一层401中形成纳米孔（例如，纳米空腔或纳米孔隙），如在下面描述。根据其他实施方式，可以使用除纳米多孔氧化铝层之外的纳米多孔模板（例如基于规则的嵌段共聚物（BCP）的纳米多孔聚合物层，或具有规则的纳米孔阵列的其他合适纳米多孔材料），获得相似的纳米多孔掩模层或蚀刻掩模。
图4D示出，在视图430中，可以使用纳米多孔掩模层作为蚀刻掩模来蚀刻第一层401（即在该实施方式中的纳米多孔氧化铝层403’）。因此，可以在第一层401中形成一个以上纳米孔405（例如，纳米空腔或纳米孔隙）。如示出，纳米孔405的数目和位置可以对应于（或粗略对应于）纳米多孔氧化铝层403’的纳米孔隙或纳米孔404的数目和位置。
如示出，纳米孔405可以具有直径“w”和深度“d”。直径“w”和/或深度“d”的值可以在纳米范围内，并且可以与上面关于图1在此描述实施方式中的直径“w”和/或深度“d”的值相似或相同，尽管根据一些实施方式其他值也是可行的。在第一层401中纳米孔405的直径“w”可以对应于（或粗略对应于）纳米多孔氧化铝层403的纳米孔隙或纳米孔404的直径。根据一些实施方式，在第一层401中纳米孔405的直径“w”可以例如稍大于纳米孔隙或纳米孔404的直径，然而这不是必需的情况。
图4E示出，在视图440中，可以在蚀刻第一层401之后移除纳米多孔氧化铝层403’，因此留下具有纳米孔405的第一层401。在蚀刻第一层401之后，纳米孔405可以由第一层401的在纳米孔405之间剩余的材料相互分离。第一层401的剩余材料可以例如在纳米孔405之间形成脊或脊状结构411。
在一些实施方式中，纳米孔405可以具有圆柱形或基本圆柱形的形状。在一个或更多实施方式中，纳米孔405的侧壁405a的剖面轮廓可以具有笔直的或基本笔直的形状。
如可见，纳米孔405是朝向第一层401的面401a开口的。因此，纳米孔405可以用有待在后面沉积的第二层的材料至少部分填充，如在下面描述。
图4F示出，在视图450中，可以在第一层401的第一侧面401a上沉积第二层406。根据示出的实施方式，第二层406可以包括金属或金属合金。换而言之，可以在第一层401的第一面401a上沉积金属或金属合金从而形成第二层406。根据一些实施方式，第二层406的金属或金属合金可以包括或可以是铝（Al）、铜（Cu）、金（Au）、银（Ag）、锡（Sn）、钯（Pd）、锌（Zn）、镍（Ni）、铁（Fe），或包括或由上面提到金属中的一种以上金属构成的合金，然而可替换地或额外地，第二层406也可以包括或由其他金属或金属合金构成。
第二层406（或第二层406的第一部分406a）可以填充纳米孔405的至少部分。另外，第二层406（或第二层406的第二部分406b）可以覆盖第一层401的面401a的至少部分。
可以使用包括例如化学汽相沉积（CVD）、物理汽相沉积（PVD）、溅射沉积、电镀和无电镀的任何合适沉积工艺沉积第二层406或第二层406的金属或金属合金。
例如在第一层401的第一面401a是晶片的背面的情况下，第二层406可以包括或可以配置为例如晶片的背面金属化。或例如在第一层401包括或是电气端子区（例如，源极/漏极区）的情况下，第二层406可以包括或可以配置为到该电气端子区的电气接触（例如，源极/漏极金属接触）。
根据在此描述的一个或更多实施方式的层排列，例如在图4F中示出的层排列的另一方面可以见于填充纳米孔405的第二层406可以在第二层406和第一层401之间建立物理联锁效应，该物理联锁效应可以导致第二层406到第一层401的增强的粘合度。
根据在此描述的一个以上实施方式的层排列，例如在图4F中示出的层排列的另一方面可以见于和具有平坦表面的层的表面对体积比来比较，填充纳米孔405的第二层406可以具有增大的表面对体积比。例如根据一些实施方式，第二层406的表面对体积比可以比具有相同体积的平坦层的表面对体积比高若干量级。
根据在此描述的各种实施方式的层排列，例如在图4F中示出的层排列的另一方面可以见于增大的表面对体积比可以例如用来实现从第一层到第二层的改善的热传递。例如根据一些实施方式，第一层401可以包括或可以是芯片的半导体层（例如，硅层），并且第二层406可以包括或可以是该芯片的背面金属化，并且该背面金属化的高表面对体积比可以用来实现从芯片的半导体材料（例如硅）到背面金属的改善的热传递。
根据在此描述的一个以上实施方式的层排列，例如在图4F中示出的层排列的另一方面可以见于增大的表面对体积比可以例如用来在器件的电气端子区（例如，源极/漏极区）和到该电气端子区的电气接触（例如，源极/漏极金属接触）之间实现减小的欧姆电阻。例如根据一些实施方式，第一层401可以包括或可以是电气端子区（例如，晶体管的源极/漏极区），并且第二层406可以包括或可以是电气触点（例如，源极/漏极金属触点），并且该电气触点的高表面对体积比可以用来在电气端子区和电气触点之间实现减小的欧姆电阻。因此，根据一些实施方式可避免例如在源极/漏极区的多晶硅沉积。
图7示出用于说明上面提到的方面，即通过增大电气触点的表面对体积比来减小欧姆电阻的图示700。
图7示出大块金属插头701的电阻与包括多个纳米杆702a的金属插头702的电阻的比较，该金属插头702在下文中称为纳米结构化金属插头702。大块金属插头701由铜（Cu的电阻率是1.68×10-10Ωm）制成，并且具有1μm的直径和1μm的深度的圆柱形几何形状。纳米结构化金属插头702包括由铜制成的多个纳米杆702a，其中每个纳米杆702a都具有直径Φ=20nm和1μm的深度的圆柱形几何形状。曲线703描绘大块金属插头701的电阻和不同纳米杆密集度（每单位面积纳米杆702a的数目）的纳米结构化金属插头702的电阻。
图7示出纳米结构化金属插头702的电阻低于大块金属插头701的电阻，并且随着纳米杆密集度增加而减小。这样的原因可以见于金属插头702的表面对体积比随着纳米杆密集度（即增加每单位面积纳米杆702a的数目）增加而增大。
如图4F示出，根据各种实施方式，第二层406或第二层406的金属或金属合金可以如示出完全填充纳米孔405（或至少一些纳米孔405）。即，如示出，在至少一些纳米孔405中布置的第二层406的第一部分406a和覆盖第一层401的面401a的第二层406的第二部分406b可以是连续的。换而言之，填充纳米孔405并且覆盖第一层401的面401a的第二层406可以是没有或基本没有空隙的。
根据一些实施方式，第二层406部分地填充纳米孔405（或纳米孔405中的至少一些）是可行的，其中进一步的加工可以执行从而完全填充纳米孔405，如在下面描述。
图5A到5D示出说明用于根据各种实施方式的层排列的制造方法的剖面图。与在图4A到4F中相同的参考符号表示与那里相同的元件，并且这里不再详细描述，做出对上面描述的参考。
图5A示出，在视图500中，可以提供具有面401a的第一层401，并且可以在该第一层401中形成一个以上纳米孔405，例如相似于在上面关于图4A到4E描述形成，或根据在此描述的其他实施方式形成。
图5B示出，在视图510中，可以在第一层401的面401a上沉积第二层406，其中该第二层406包括金属或金属合金。换而言之，金属或金属合金可以在第一层401的面401a上沉积从而形成第二层406。
根据一些实施方式，第二层406的金属或金属合金可以包括或可以是铝（Al）、铜（Cu）、金（Au）、银（Ag）、锡（Sn）、钯（Pd）、锌（Zn）、镍（Ni）、铁（Fe），或包括上面提到金属中的一种以上的合金，然而可替换地或额外地，第二层406也可以包括或由其他金属或金属合金构成。
第二层406（或第二层406的第一部分406a）可以填充纳米孔405的至少部分。另外，第二层406（或第二层406的第二部分406b）可以覆盖第一层401的面401a的至少部分。
可以使用包括例如化学汽相沉积（CVD）、物理汽相沉积（PVD）、溅射沉积、电镀和无电镀的任何合适的沉积工艺沉积第二层406或第二层406的金属或金属合金。
如所示，第二层406可以部分地填充纳米孔405（或至少一些纳米孔405）。例如，如示出，在至少一些纳米孔405中布置的第二层406的第一部分406a和覆盖第一层401的面401a的第二层406的第二部分406b可以是不连续的。即，填充纳米孔405并且覆盖第一层401的面401a的第二层406可以包括一个以上空隙407。
图5C示出，在视图520中，根据一些实施方式，第二层406（或覆盖第一层401的面401a的第二层406的第二部分406b，示意性地为表面金属层）可以清洗。如示出，这可以例如包括去除覆盖第一层401的面401a的第二层406的第二部分406b。
此外，根据一些实施方式，可以加热第二层406（或设置在纳米孔405中的第二层406的第一部分406a）从而将在纳米孔405中的纳米晶体熔化。
例如，第二层406可以加热到大于或等于金属纳米晶体的熔化温度的温度，该金属纳米晶体已经通过沉积第二层406形成在纳米孔405中。换而言之，沉积包括由金属或金属合金构成的第二层406可以导在纳米孔405中形成致金属纳米晶体（换而言之，第二层406的金属或金属合金的纳米晶体），并且可以通过将第二层406加热到该金属纳米晶体的熔化温度（或高于熔化温度），将该金属纳米晶体熔化。
如在上面提到，应注意材料（例如，金属或金属合金）的纳米晶体的熔化温度可以低于该材料（例如，金属或金属合金）的大块样品（例如具有宏观尺寸的样品）的熔化温度，并且可以一般取决于纳米晶体的大小，，具体地，可以随着纳米晶体大小的减小而降低。
图8示出说明在上面提到的方面，即熔化温度对样品大小的相关性的图示800。
图示800示出以纳米晶体形式并且具有该纳米晶体的变化直径d的对乙酰氨基酚的三个不同样品（I、II和III）的熔化温度Tm。如可见，在每个情况下的熔化温度Tm都随着纳米晶体直径d的倒数1/d粗略地线性降低。可以使用所谓Gibbs Tomson方程将Tm随着直径d的降低建模：
T m ( d ) = T m ∞ - 4 T m ∞ σ c d ΔH m ∞ ρ c ,
其中σc表示表面张力，
Figure BDA0000375239090000212
表示熔化的焓，并且ρc表示晶体密度。
根据一些实施方式，进一步的可以在加热第二层406之后沉积金属或金属合金。该金属或金属合金可以与第二层406的金属或金属合金相同（即，第二层406的金属或金属合金可以重沉积）。然而可替换地或额外地，根据一些实施方式，也可以沉积不同的金属或金属合金。
进一步的金属或金属合金的沉积可以导致如在图5C中示出的进一步填充纳米孔405，以及用金属和金属合金最终填充纳米孔405并覆盖第一层401的面401a的至少部分，如在图5D中在视图530中示出。示例性地，含有相同（或不同）的金属或金属合金，或由该相同（或不同）的金属或金属合金构成的第三层408可以在第一层401的面401a上沉积。如示出，第三层408可以用来完全填充纳米孔405（或纳米孔405中的至少一些），并且覆盖第一层401的面401a的至少部分。例如，根据一些实施方式第二层406和第三层408可以形成连续的金属层或金属合金层。
根据一些实施方式，可能重复在上面关于图5C和5D描述的工艺中的一些或全部，即清洗已沉积金属或金属合金的表面、加热在纳米孔中的金属纳米晶体从而熔化该纳米晶体，以及重沉积金属或金属合金，从而用金属或金属合金获得纳米孔的完全填充。
图9A到9D示出说明用于根据各种实施方式的层排列的制造方法的剖面图。与在图4A到4F中和/或在图5A到5D中相同的参考符号表示与那里相同的元件，并且这里不再详细描述，做出对上面描述的参考。
图9A示出，在视图900中，可以提供具有面401a的第一层401，并且可以在该第一层401中形成一个以上纳米孔405，例如相似于在上面关于图4A到4E描述形成，或根据在此描述的其他实施方式形成。
如在图9A中示出，根据在图9A中示出的实施方式，纳米孔405可以具有笔直或基本笔直的侧壁405a。例如，纳米孔405的侧壁405a的剖面轮廓可以具有笔直或基本笔直的形状。
图9B示出，在视图910中，可以在第一层401的面401a上沉积第二层406，其中该第二层406包括金属或金属合金。换而言之，金属或金属合金可以在第一层401的侧面401a上沉积从而形成第二层406。
根据一些实施方式，第二层406的金属或金属合金可以包括或可以是铝（Al）、铜（Cu）、金（Au）、银（Ag）、锡（Sn）、钯（Pd）、锌（Zn）、镍（Ni）、铁（Fe），或包括上面提到金属中的一种以上的合金，然而可替换地或额外地，第二层406也可以包括或由其他金属或金属合金构成。
第二层406（或第二层406的第一部分406a）可以填充纳米孔405的至少部分，例如纳米孔405的下部405b。另外，第二层406（或第二层406的第二部分406b）可以覆盖第一层401的面401a的至少部分。此外，如示出，第二层406（或第二层406的第二部分406b）可以覆盖纳米孔405的侧壁405a的一部分，例如纳米孔405的侧壁405a的上部405c。
可以使用包括例如化学汽相沉积（CVD）、物理汽相沉积（PVD）、溅射沉积、电镀和无电镀的任何合适的沉积工艺沉积第二层406或第二层406的金属或金属合金。
如示出，第二层406可以部分填充纳米孔405（或纳米孔405中的至少一些）。例如，与纳米孔405的侧壁405a的上部405c对应的纳米孔405的上部可以用第二层406不完全填充。换而言之，在纳米孔405中的至少一些中设置的第二层406的第一部分406a与覆盖第一层401的面401a和侧壁405a的上部405c的第二层406的第二部分406b可以布置为在纳米孔405中保持缝隙507。
图9C示出，在视图920中，根据一些实施方式，可以清洗第二层406，例如表面金属层（或覆盖第一层401的面401a的第二层406的第二部分406b）。如所示，这可以例如包括去除覆盖第一层401的面401a的第二层406的第二部分406b的部分。
此外根据一些实施方式，可以加热第二层406（或在纳米孔405中设置的第二层406的第一部分406a，以及覆盖纳米孔405的侧壁405a的上部405c的第二层406的第二部分406b）从而将纳米孔405中的纳米晶体熔化，例如和在上面关于图5C描述相似。
根据一些实施方式，可以在加热第二层406之后沉积进一步的金属或金属合金。该金属或金属合金可以与第二层406的金属或金属合金相同（即，第二层406的金属或金属合金可以重沉积）。然而，可替换地或额外地，根据一些实施方式，也可以沉积不同的金属或金属合金。
进一步的金属或金属合金的沉积可以导致用进一步的金属和金属合金最终填充纳米孔405并覆盖第一层401的面401a的至少部分，如在图9D中在视图930中示出。示例性地，含有或由相同（或不同）的金属或金属合金构成的第三层408可以沉积在第一层401的面401a上。如示出，第三层408可以用来完全填充纳米孔405（或纳米孔405中的至少一些），并且覆盖第一层401的面401a的至少部分。例如，根据一些实施方式第二层406和第三层408可以形成连续的金属层或金属合金层。
根据一些实施方式，可能重复在上面关于图9C和9D描述的工艺中的一些或全部，即清洗沉积的金属或金属合金的表面、加热纳米孔中的金属纳米晶体从而熔化该纳米晶体，以及重沉积金属或金属合金，从而用金属或金属合金获得纳米孔的完全填充。
在上面关于图4A到4F、5A到5D和9A到9D描述的实施方式已在纳米结构化半导体层上沉积金属的背景下描述，即第一层401已描述为包括或由半导体材料构成，并且第二层406和第三层408已描述为包括或由金属或金属合金构成。应注意上面在此描述的物理联锁机制例如也可以应用于更一般的情况，包括或由第二材料构成的第二层沉积在包括或由第一材料构成的纳米结构化第一层上，其中该第一材料和/或该第二材料可以例如是绝缘材料或半导体材料或导电材料，和/或其中该第一材料和该第二材料可以是相同的或可以是不同的材料。因此根据各种实施方式，在上面示出的第一层401可以包括或由除半导体之外的其他材料构成，并且在上面示出的第二层406和/或第三层408可以包括或由除金属或金属合金之外的其他材料构成。
根据各种实施方式的层排列的制造方法可以包括：提供具有面的第一层；在第一层中形成朝向第一层的该面开口的一个以上纳米孔（例如，纳米空腔或纳米孔隙）；在形成纳米孔之后在第一层的该面上沉积第二层。
根据实施方式，第二层可以填充纳米孔的至少部分并且覆盖第一层的该面的至少部分。
根据另一实施方式，第二层可以完全填充纳米孔。
根据另一实施方式，在第一层中形成纳米孔可以包括：在第一层的该面上形成纳米多孔掩模层；使用纳米多孔掩模层作为蚀刻掩模蚀刻第一层；以及在蚀刻第一层之后，去除纳米多孔掩模层。
根据另一实施方式，在第一层的该面上形成纳米多孔掩模层可以包括在第一层的该面上形成纳米多孔氧化铝层。
根据另一实施方式，在第一层的该面上形成纳米多孔氧化铝层可以包括：在第一层的该面上沉积铝层；以及在酸性电解液中阳极氧化铝层。
根据另一实施方式，在第一层的该面上形成纳米多孔掩模层可以包括在第一层的该面上形成纳米多孔聚合物层。
根据另一实施方式，在第一层的该面上形成纳米多孔聚合物层可以包括：在第一层的该面上沉积嵌段共聚物材料；以及选择性蚀刻嵌段共聚物材料的至少一种聚合物组分。
根据另一实施方式，在第一层的该面上沉积第二层之后，可以加热第二层；以及可以在加热第二层之后在第一层的面上沉积第三层，其中该第三层包括金属或金属合金。
根据另一实施方式，第二层和第三层可以包括相同的金属或金属合金，或由相同的金属或金属合金构成。
根据另一实施方式，可以在加热第二层之前清洗第二层。
根据另一实施方式，第二层可以包含以下材料中的一种以上：金属或金属合金、玻璃材料、聚合物材料、陶瓷材料。
根据另一实施方式，第一层可以包含诸如硅的半导体材料，并且第二层可以包括金属或金属合金。
根据另一实施方式，提供第一层可以包括提供半导体衬底，其中该第一层是该半导体衬底的部分。
根据另一实施方式，半导体衬底可以是晶片，例如硅晶片。
根据另一实施方式，第一层的该面可以是晶片的背面，并且第二层可以包括或可以是背面金属化，例如芯片的背面金属化。
根据另一实施方式，第一层可以包括电气端子区，例如，源极/漏极区。
根据各种实施方式的层排列的制造方法可以包括：提供具有面的半导体层；在半导体层中形成朝向半导体层的该面开口的一个以上纳米孔（例如，纳米空腔或纳米孔隙）；在半导体层的该面上沉积金属或金属合金，以填充纳米孔的至少部分并且覆盖半导体层的该面的至少部分。
根据实施方式，掩模层可以包括多孔氧化铝或多孔聚合物材料，或由多孔氧化铝或多孔聚合物材料构成。
根据另一实施方式，在半导体层的该面上形成纳米多孔掩模层可以包括以下步骤或可以由以下步骤实现：在半导体层的该面上沉积铝层；以及在酸性电解液中阳极氧化铝层从而形成纳米多孔氧化铝层。
根据另一实施方式，在半导体层的该面上形成纳米多孔掩模层可以包括以下步骤或可以由以下步骤实现：在半导体层的该面上沉积嵌段共聚物材料；以及选择性蚀刻嵌段共聚物材料的至少一种聚合物组分从而形成纳米多孔聚合物层。
根据另一实施方式，在半导体层的该面上沉积金属或金属合金之后，可以加热该金属或金属合金；以及在加热该金属或金属合金之后可以在半导体层上沉积进一步的金属或金属合金。
根据另一实施方式，金属或金属合金和进一步的金属或金属合金可以包括或可以是相同的金属或金属合金。
根据另一实施方式，提供半导体层可以包括提供半导体衬底，例如晶片，例如硅晶片，其中该半导体层是该半导体衬底（例如，晶片（例如，硅晶片））的部分。
根据另一实施方式，半导体层的该面可以是半导体衬底（例如，晶片）的背面。
根据各种实施方式的层排列的制造方法可以包括：在衬底上形成蚀刻掩模，该蚀刻掩模包括纳米孔阵列；使用蚀刻掩模蚀刻衬底以在该衬底中形成纳米孔（例如，纳米空腔或纳米孔隙）；在蚀刻衬底之后去除蚀刻掩模；以及在衬底上沉积层以填充纳米孔的至少部分并且用该层覆盖该衬底的至少部分。
根据实施方式，该层可以包括金属或金属合金，或由金属或金属合金构成。
根据另一实施方式，蚀刻掩模可以包括多孔氧化铝或多孔聚合物材料。
根据另一实施方式，衬底可以是晶片，例如，硅晶片。
根据另一实施方式，在衬底上形成蚀刻掩模可以包括在晶片的背面上形成蚀刻掩模。
根据另一实施方式，该层可以包括或可以是背面金属化。
根据各种实施方式的层排列可以包括：具有面的第一层；在第一层中的朝向第一层的该面开口的一个以上纳米孔；第二层，填充纳米孔的至少部分并且覆盖第一层的该面的至少部分，该第二层包括或由以下材料中的至少一种构成：金属或金属合金、玻璃材料、聚合物材料、陶瓷材料。
根据实施方式，第二层可以完全填充纳米孔。
根据另一实施方式，第一层可以是晶片或芯片的部分。
根据另一实施方式，第一层的侧面是可以是晶片或芯片的后侧。
根据另一实施方式，第二层可以包括或可以是晶片或芯片的背面金属化。
根据另一实施方式，第一层可以包括或可以是电气端子区，例如源极/漏极区，并且第二层可以包括或可以是连接到电气端子区的电气触点（例如源极/漏极金属触点）。
根据各种实施方式的沉积金属的方法可以包括：提供具有表面的层；在该层中形成朝向该层的表面开口的多个纳米孔（例如，纳米空腔或纳米孔隙）；在该层上沉积金属从而填充多个纳米孔并且覆盖该层的表面的至少部分。
根据各种实施方式的沉积金属的方法可以包括：提供具有表面的半导体层；在半导体层上形成纳米多孔掩模；使用纳米多孔掩模蚀刻半导体层，以在该半导体层中形成朝向该半导体层的表面开口的多个纳米孔（例如，纳米空腔或纳米孔隙）；从具有多个纳米孔的半导体层去除纳米多孔掩模；在半导体层上沉积金属从而填充多个纳米孔，并且层覆盖半导体层的表面的至少部分。
根据各种实施方式的沉积金属的方法可以包括：在衬底上形成掩模层，该掩模层具有纳米孔的阵列；使用掩模层蚀刻衬底从而在衬底中形成纳米孔（例如，纳米空腔或纳米孔隙）；在蚀刻衬底之后去除掩模层；以及在衬底上沉积金属从而填充纳米孔并且覆盖该衬底的至少部分。
根据各种实施方式的层排列可以包括：具有表面的层；在该层中的朝向该层的表面开口的一个以上纳米孔；金属，填充多个纳米孔并且覆盖该层的表面的至少部分。
根据实施方式，该层可以是晶片（例如，半导体晶片（例如，硅晶片）的部分。
根据另一实施方式，表面可以是晶片的背面，并且金属可以包括或可以是晶圆的背面金属化。
根据另一实施方式，该层可以包括或可以是电气端子区，例如源极/漏极区，并且金属可以包括或可以是连接到电气端子区的电气触点（例如源极/漏极金属触点）。
根据在此描述第一个以上实施方式，层排列或其部分可以可替换地或额外地配置。
尽管本发明已具体示出并且参考具体实施方式描述，但本领域技术人员应理解可以在不背离由附加权利要求定义的本发明的精神和保护范围的情况下，做出在形式和详情上的各种改变。本发明的保护范围因此由所附的权利要求表明，并且因此意图包括进入权利要求的等效的意义和范围内的全部改变。

Claims (28)

1.层排列的制造方法，包括：
提供具有面的第一层；
在所述第一层中形成朝向所述第一层的所述面开口的一个以上纳米孔；
在形成所述纳米孔之后，在所述第一层的所述面上沉积第二层。
2.根据权利要求1所述的方法，
其中，所述第二层填充所述纳米孔的至少部分并且覆盖所述第一层的所述面的至少部分。
3.根据权利要求1所述的方法，
其中，在所述第一层中形成所述纳米孔包括：
在所述第一层的所述面上形成纳米多孔掩模层；
使用所述纳米多孔掩模层作为蚀刻掩模蚀刻所述第一层；以及
在蚀刻所述第一层之后去除所述纳米多孔掩模层。
4.根据权利要求3所述的方法，
其中，在所述第一层的所述面上形成所述纳米多孔掩模层包括在所述第一层的所述面上形成纳米多孔氧化铝层。
5.根据权利要求4所述的方法，
其中在所述第一层的所述面上形成所述纳米多孔氧化铝层包括：
在所述第一层的所述面上沉积铝层；以及在酸性电解液中阳极氧化所述铝层。
6.根据权利要求3所述的方法，
其中，在所述第一层的所述面上形成所述纳米多孔掩模层包括在所述第一层的所述面上形成纳米多孔聚合物层。
7.根据权利要求6所述的方法，
其中，在所述第一层的所述面上形成所述纳米多孔聚合物层包括：
在所述第一层的所述面上沉积嵌段共聚物材料；以及选择性蚀刻所述嵌段共聚物材料的至少一种聚合物组分。
8.根据权利要求1所述的方法，进一步包括：
在所述第一层的所述面上沉积所述第二层之后，加热所述第二层；以及
在加热所述第二层之后，在所述第一层的所述面上沉积第三层。
9.根据权利要求8所述的方法，其中，所述第三层包含与所述第二层相同的材料。
10.根据权利要求8所述的方法，进一步包括：
在加热所述第二层之前清洗所述第二层。
11.根据权利要求1所述的方法，
其中，所述第二层包含以下材料中的一种以上：金属或金属合金、玻璃材料、聚合物材料、陶瓷材料。
12.根据权利要求1所述的方法，
其中，所述第一层包含半导体材料，所述第二层包含金属或金属合金。
13.根据权利要求12所述的方法，
其中，提供所述第一层包括提供半导体衬底，其中，所述第一层是所述半导体衬底的部分。
14.根据权利要求13所述的方法，
其中，所述半导体衬底是晶片。
15.根据权利要求14所述的方法，
其中，所述第一层的所述面是所述晶片的背面，所述第二层包括背面金属化。
16.根据权利要求12所述的方法，
其中，所述第一层包括电气端子区。
17.根据权利要求16所述的方法，
其中，所述电气端子区包括源极/漏极区。
18.层排列的制造方法，包括：
提供具有面的半导体层；
在所述半导体层中形成朝向所述半导体层的所述面开口的多个纳米孔；
在所述半导体层的所述面上沉积金属或金属合金以填充所述纳米孔的至少部分并且覆盖所述半导体层的所述面的至少部分。
19.根据权利要求18所述的方法，
其中，在所述半导体层中形成所述多个纳米孔包括：
在所述半导体层的所述面上形成纳米多孔掩模层；以及使用所述纳米多孔掩模层作为蚀刻掩模蚀刻所述半导体层。
20.根据权利要求19所述的方法，
其中，所述纳米多孔掩模层包含纳米多孔氧化铝或纳米多孔聚合物材料。
21.根据权利要求18所述的方法，进一步包括：
在所述半导体层的所述面上沉积所述金属或金属合金之后，加热所述金属或金属合金；以及
在加热所述金属或金属合金之后，在所述半导体层上沉积进一步的金属或金属合金。
22.层排列的制造方法，包括：
在衬底上形成蚀刻掩模，所述蚀刻掩模包括纳米孔阵列；
使用所述蚀刻掩模蚀刻所述衬底以在所述衬底中形成纳米孔；
在蚀刻所述衬底之后去除所述蚀刻掩模；以及
在所述衬底上沉积层以填充所述纳米孔的至少部分并且用所述层覆盖所述衬底的至少部分。
23.根据权利要求22所述的方法，
其中，所述蚀刻掩模包含多孔氧化铝或多孔聚合物材料。
24.根据权利要求23所述的方法，
其中，所述层包含金属或金属合金。
25.一种层排列，包括：
第一层，具有面；
所述第一层中的一个以上纳米孔，朝向所述第一层的所述面开口；
第二层，填充所述纳米孔的至少部分并且覆盖所述第一层的所述面的至少部分，所述第二层包括以下材料中的至少一种：金属或金属合金、玻璃材料、聚合物材料、陶瓷材料。
26.根据权利要求25所述的层排列，
其中，所述第一层是晶片或芯片的部分。
27.根据权利要求26所述的层排列，
其中，所述第一层的所述面是所述晶片或芯片的背面，并且所述第二层包括所述晶片或芯片的背面金属化。
28.根据权利要求26所述的层排列，
其中，所述第一层包括电气端子区，并且所述第二层包括连接到所述电气端子区的电气触点。
CN201310390868.2A 2012-08-30 2013-08-30 层排列的制造方法以及层排列 Active CN103681286B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/598,672 US8772948B2 (en) 2012-08-30 2012-08-30 Method for manufacturing a layer arrangement, and a layer arrangement
US13/598,672 2012-08-30

Publications (2)

Publication Number Publication Date
CN103681286A true CN103681286A (zh) 2014-03-26
CN103681286B CN103681286B (zh) 2018-01-16

Family

ID=50098568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310390868.2A Active CN103681286B (zh) 2012-08-30 2013-08-30 层排列的制造方法以及层排列

Country Status (3)

Country Link
US (2) US8772948B2 (zh)
CN (1) CN103681286B (zh)
DE (1) DE102013109285A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111442686A (zh) * 2020-04-06 2020-07-24 东莞市汇成新材料科技有限公司 利于提升铝制品散热效率的纳米金属超导热材料制作工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518134A (zh) * 2003-01-21 2004-08-04 三星电子株式会社 制造高效半导体器件的方法
US6987071B1 (en) * 2003-11-21 2006-01-17 Nanosolar, Inc. Solvent vapor infiltration of organic materials into nanostructures
CN101350392A (zh) * 2008-08-29 2009-01-21 华中科技大学 纳米图案p型氮化物半导体欧姆接触电极及其制备方法
CN101488475A (zh) * 2009-02-20 2009-07-22 中国科学院上海微系统与信息技术研究所 一种厚膜氮化镓与衬底蓝宝石自剥离的实现方法
CN101779280A (zh) * 2007-08-09 2010-07-14 国际商业机器公司 多层互连的波纹界面
CN101872730A (zh) * 2009-11-30 2010-10-27 上海上大瑞沪微系统集成技术有限公司 用碳纳米管簇填充硅通孔的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231133B2 (en) * 2010-09-10 2016-01-05 International Business Machines Corporation Nanowires formed by employing solder nanodots
US8628996B2 (en) * 2011-06-15 2014-01-14 International Business Machines Corporation Uniformly distributed self-assembled cone-shaped pillars for high efficiency solar cells
US8877628B2 (en) * 2012-07-12 2014-11-04 Micron Technologies, Inc. Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518134A (zh) * 2003-01-21 2004-08-04 三星电子株式会社 制造高效半导体器件的方法
US6987071B1 (en) * 2003-11-21 2006-01-17 Nanosolar, Inc. Solvent vapor infiltration of organic materials into nanostructures
CN101779280A (zh) * 2007-08-09 2010-07-14 国际商业机器公司 多层互连的波纹界面
CN101350392A (zh) * 2008-08-29 2009-01-21 华中科技大学 纳米图案p型氮化物半导体欧姆接触电极及其制备方法
CN101488475A (zh) * 2009-02-20 2009-07-22 中国科学院上海微系统与信息技术研究所 一种厚膜氮化镓与衬底蓝宝石自剥离的实现方法
CN101872730A (zh) * 2009-11-30 2010-10-27 上海上大瑞沪微系统集成技术有限公司 用碳纳米管簇填充硅通孔的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111442686A (zh) * 2020-04-06 2020-07-24 东莞市汇成新材料科技有限公司 利于提升铝制品散热效率的纳米金属超导热材料制作工艺

Also Published As

Publication number Publication date
DE102013109285A1 (de) 2014-03-06
US9349794B2 (en) 2016-05-24
CN103681286B (zh) 2018-01-16
US20140264764A1 (en) 2014-09-18
US20140061935A1 (en) 2014-03-06
US8772948B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
CN100481380C (zh) 半导体元件中内连线结构的制造方法
TWI497673B (zh) 用於窄互相連接開口之大晶粒尺寸傳導結構
US9242855B2 (en) Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
KR101568329B1 (ko) 구리 배선들을 갖는 반도체 디바이스들 및 그 제조 방법들
TWI518862B (zh) 銅互連結構中之微結構修改
US9991204B2 (en) Through via structure for step coverage improvement
TWI329904B (en) Method for reducing dielectric overetch when making contact to conductive features
KR100666187B1 (ko) 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
CN105355620B (zh) 一种铜互连结构及其制造方法
WO2023178112A1 (en) Expansion control for bonding
KR100834896B1 (ko) 반도체 나노 구조체 및 이의 제조방법과, 이를 포함하는반도체 소자
CN103681286A (zh) 层排列的制造方法以及层排列
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
JP4536809B2 (ja) 銅めっきされた高アスペクト比のビア、及びその製造する方法
US9484206B2 (en) Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same
CN113366643A (zh) 具有预成型纤丝的电阻式随机存取存储器
CN105144363B (zh) 互连结构的形成方法
US20100022082A1 (en) Method for making a nanotube-based electrical connection between two facing surfaces
KR100874202B1 (ko) 실리사이드 촉매를 이용한 나노 와이어 제조 방법
CN102938393A (zh) 铜金属覆盖层的制备方法
TWI469219B (zh) 降低金屬薄膜表面粗糙度的方法
JP4660306B2 (ja) 集積回路装置の製造方法
US20150050428A1 (en) Method for producing a metal layer on a surface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant