DE102013109285A1 - Verfahren zur Herstellung einer Schichtanordnung, und Schichtanordnung - Google Patents

Verfahren zur Herstellung einer Schichtanordnung, und Schichtanordnung Download PDF

Info

Publication number
DE102013109285A1
DE102013109285A1 DE102013109285.3A DE102013109285A DE102013109285A1 DE 102013109285 A1 DE102013109285 A1 DE 102013109285A1 DE 102013109285 A DE102013109285 A DE 102013109285A DE 102013109285 A1 DE102013109285 A1 DE 102013109285A1
Authority
DE
Germany
Prior art keywords
layer
metal
nanoholes
over
nanoporous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013109285.3A
Other languages
English (en)
Inventor
Christian Fachmann
Gopalakrishnan TRICHY RENGARAJAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013109285A1 publication Critical patent/DE102013109285A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren (100) zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: Bereitstellen einer ersten Schicht mit einer Seite (102); Ausbilden eines oder mehrerer Nanolöcher in der ersten Schicht, die in Richtung der Seite der ersten Schicht offen sind (104); und Abscheiden einer zweiten Schicht über der Seite der ersten Schicht (106).

Description

  • Verschiedene Ausführungsformen betreffen allgemein ein Verfahren zur Herstellung einer Schichtanordnung sowie eine Schichtanordnung.
  • Moderne Halbleiterbauelemente, wie zum Beispiel integrierte Schaltkreis(IC)-Bauelemente oder -Chips, können in der Regel eine Schichtanordnung haben, die eine oder mehrere isolierende, halbleitende und/oder leitfähige Schichten enthält. In vielen Fällen kann das Ausbilden solcher Schichtanordnungen das Abscheiden einer Schicht über einer anderen Schicht enthalten. Zum Beispiel können leitfähige Schichten gebildet werden, indem man elektrisch leitfähige Materialien, wie zum Beispiel Metalle oder Metalllegierungen, über darunterliegenden Schichten abscheidet. Im Kontext der Schichtenabscheidung kann es wünschenswert sein, die Adhäsion zwischen der abgeschiedenen Schicht und der darunterliegenden Schicht zu erhöhen, zum Beispiel zwischen abgeschiedenem Metall und einer darunterliegenden Halbleiterschicht (zum Beispiel Siliziumschicht).
  • Im Kontext der Metallabscheidung können herkömmliche Verfahren zum Erhöhen der Adhäsion zwischen Metall und einem Halbleiter, wie zum Beispiel Silizium, das Aufrauen und Plasmareinigen der Siliziumoberfläche enthalten. Das Steuern der Oberflächenrauigkeit kann jedoch schwierig sein, und die resultierende Adhäsion des abgeschiedenen Metalls kann für einige Fälle ungenügend sein.
  • Ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: Bereitstellen einer ersten Schicht mit einer Seite; Ausbilden eines oder mehrerer Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in der ersten Schicht, die in Richtung der Seite der ersten Schicht offen sind; und Abscheiden einer zweiten Schicht über der Seite der ersten Schicht nach dem Ausbilden der Nanolöcher.
  • Gemäß einer Ausführungsform kann die zweite Schicht mindestens einen Teil der Nanolöcher ausfüllen und mindestens einen Teil der Seite der ersten Schicht bedecken.
  • Gemäß einer anderen Ausführungsform kann die zweite Schicht die Nanolöcher vollständig ausfüllen.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der Nanolöcher in der ersten Schicht Folgendes enthalten: Ausbilden einer nanoporösen Maskenschicht über der Seite der ersten Schicht; Ätzen der ersten Schicht unter Verwendung der nanoporösen Maskenschicht als eine Ätzmaske; und Entfernen der nanoporösen Maskenschicht nach dem Ätzen der ersten Schicht.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Maskenschicht über der Seite der ersten Schicht das Ausbilden einer nanoporösen Aluminiumoxidschicht über der Seite der ersten Schicht enthalten.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Aluminiumoxidschicht über der Seite der ersten Schicht Folgendes enthalten: Abscheiden einer Aluminiumschicht über der Seite der ersten Schicht; und anodisches Oxidieren der Aluminiumschicht in einem sauren Elektrolyten.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Maskenschicht über der Seite der ersten Schicht das Ausbilden einer nanoporösen Polymerschicht über der Seite der ersten Schicht enthalten.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Polymerschicht über der Seite der ersten Schicht Folgendes enthalten: Abscheiden eines Block-Copolymermaterials über der Seite der ersten Schicht; und selektives Ätzen mindestens einer Polymerkomponente des Block-Copolymermaterials.
  • Gemäß einer anderen Ausführungsform kann die zweite Schicht nach dem Abscheiden der zweiten Schicht über der Seite der ersten Schicht erwärmt werden; und eine dritte Schicht kann über der Seite der ersten Schicht nach dem Erwärmen der zweiten Schicht abgeschieden werden, wobei die dritte Schicht ein Metall oder eine Metalllegierung enthält.
  • Gemäß einer anderen Ausführungsform können die zweite Schicht und die dritte Schicht das gleiche Metall oder die gleiche Metalllegierung enthalten oder daraus bestehen.
  • Gemäß einer anderen Ausführungsform kann die zweite Schicht vor dem Erwärmen der zweiten Schicht gereinigt werden.
  • Gemäß einer anderen Ausführungsform kann die zweite Schicht eines oder mehrere der folgenden Materialien enthalten: ein Metall oder eine Metalllegierung, ein Gasmaterial, ein Polymermaterial, ein Keramikmaterial.
  • Gemäß einer anderen Ausführungsform kann die erste Schicht ein Halbleitermaterial, zum Beispiel Silizium, enthalten, und die zweite Schicht kann ein Metall oder eine Metalllegierung enthalten.
  • Gemäß einer anderen Ausführungsform kann das Bereitstellen der ersten Schicht das Bereitstellen eines Halbleitersubstrats enthalten, wobei die erste Schicht Teil des Halbleitersubstrats ist.
  • Gemäß einer anderen Ausführungsform kann das Halbleitersubstrat ein Wafer, zum Beispiel ein Siliziumwafer, sein.
  • Gemäß einer anderen Ausführungsform kann die Seite der ersten Schicht eine Rückseite des Wafers sein, und die zweite Schicht kann eine Rückseitenmetallisierung, zum Beispiel eine Rückseitenmetallisierung eines Chips, enthalten oder sein.
  • Gemäß einer anderen Ausführungsform kann die erste Schicht eine elektrische Anschlussregion, zum Beispiel eine Source-Drain-Region, enthalten.
  • Ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: Bereitstellen einer Halbleiterschicht mit einer Seite; Ausbilden mehrerer Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in der Halbleiterschicht, die in Richtung der Seite der Halbleiterschicht offen sind; Abscheiden eines Metalls oder einer Metalllegierung über der Seite der Halbleiterschicht, um mindestens einen Teil der Nanolöcher auszufüllen und mindestens einen Teil der Seite der Halbleiterschicht zu bedecken.
  • Gemäß einer Ausführungsform kann das Ausbilden der mehreren Nanolöcher in der Halbleiterschicht enthalten oder erreicht werden durch: Ausbilden einer nanoporösen Maskenschicht über der Seite der Halbleiterschicht; und Ätzen der Halbleiterschicht unter Verwendung der nanoporösen Maskenschicht als eine Ätzmaske.
  • Gemäß einer anderen Ausführungsform kann die Maskenschicht poröses Aluminiumoxid oder ein poröses Polymermaterial enthalten oder daraus bestehen.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Maskenschicht über der Seite der Halbleiterschicht enthalten – oder erreicht werden durch –: Abscheiden einer Aluminiumschicht über der Seite der Halbleiterschicht; und anodisches Oxidieren der Aluminiumschicht in einem sauren Elektrolyten, um eine nanoporöse Aluminiumoxidschicht zu bilden.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Maskenschicht über der Seite der Halbleiterschicht enthalten – oder erreicht werden durch –: Abscheiden eines Block-Copolymermaterials über der Seite der Halbleiterschicht; und selektives Ätzen mindestens einer Polymerkomponente des Block-Copolymermaterials, um eine nanoporöse Polymerschicht zu bilden.
  • Gemäß einer anderen Ausführungsform kann das Metall oder die Metalllegierung nach dem Abscheiden des Metalls oder der Metalllegierung über der Seite der Halbleiterschicht erwärmt werden; und weiteres Metall oder weitere Metalllegierung kann über der Halbleiterschicht nach dem Erwärmen des Metalls oder der Metalllegierung abgeschieden werden.
  • Gemäß einer anderen Ausführungsform können das Metall oder die Metalllegierung und das weitere Metall oder die weitere Metalllegierung das gleiche Metall bzw. die gleiche Metalllegierung enthalten oder sein.
  • Gemäß einer anderen Ausführungsform kann das Bereitstellen der Halbleiterschicht das Bereitstellen eines Halbleitersubstrats, zum Beispiel eines Wafers, zum Beispiel eines Siliziumwafers, enthalten, wobei die Halbleiterschicht Teil des Halbleitersubstrats, zum Beispiel des Wafers, zum Beispiel des Siliziumwafers, ist.
  • Gemäß einer anderen Ausführungsform kann die Seite der Halbleiterschicht eine Rückseite des Halbleitersubstrats, zum Beispiel des Wafers, sein.
  • Ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: Ausbilden einer Ätzmaske über einem Substrat, wobei die Ätzmaske eine Nanoloch-Gruppierung enthält; Ätzen des Substrats unter Verwendung der Ätzmaske, um Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in dem Substrat zu bilden; Entfernen der Ätzmaske nach dem Ätzen des Substrats; und Abscheiden einer Schicht über dem Substrat, um mindestens einen Teil der Nanolöcher auszufüllen und mindestens einen Teil des Substrats mit der Schicht zu bedecken.
  • Gemäß einer Ausführungsform kann die Schicht ein Metall oder eine Metalllegierung enthalten oder daraus bestehen.
  • Gemäß einer Ausführungsform kann die Ätzmaske poröses Aluminiumoxid oder ein poröses Polymermaterial enthalten.
  • Gemäß einer anderen Ausführungsform kann das Substrat ein Wafer, zum Beispiel ein Siliziumwafer, sein.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der Ätzmaske über dem Substrat das Ausbilden der Ätzmaske über einer Rückseite des Wafers enthalten.
  • Gemäß einer anderen Ausführungsform kann die Schicht eine Rückseitenmetallisierung enthalten oder sein.
  • Eine Schichtanordnung gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: eine erste Schicht mit einer Seite; ein oder mehrere Nanolöcher in der ersten Schicht, die in Richtung der Seite der ersten Schicht offen sind; eine zweite Schicht, die mindestens einen Teil der Nanolöcher ausfüllt und mindestens einen Teil der Seite der ersten Schicht bedeckt, wobei die zweite Schicht mindestens die folgenden Materialien enthält oder daraus besteht: ein Metall oder eine Metalllegierung, ein Glasmaterial, ein Polymermaterial, ein Keramikmaterial.
  • Gemäß einer Ausführungsform kann die zweite Schicht die Nanolöcher vollständig ausfüllen.
  • Gemäß einer anderen Ausführungsform kann die erste Schicht Teil eines Wafers oder Chips sein.
  • Gemäß einer anderen Ausführungsform kann die Seite der ersten Schicht eine Rückseite des Wafers oder Chips sein.
  • Gemäß einer anderen Ausführungsform kann die zweite Schicht eine Rückseitenmetallisierung des Wafers oder Chips enthalten oder sein.
  • Gemäß einer anderen Ausführungsform kann die erste Schicht eine elektrische Anschlussregion, zum Beispiel eine Source-Drain-Region, enthalten oder sein, und die zweite Schicht kann einen elektrischen Kontakt (zum Beispiel Source-Drain-Metallkontakt) enthalten oder ein solcher sein, der mit der elektrischen Anschlussregion verbunden ist.
  • Ein Verfahren zum Abscheiden von Metall gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: Bereitstellen einer Schicht mit einer Oberfläche; Ausbilden mehrerer Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in der Schicht, die in Richtung der Oberfläche der Schicht offen sind; Abscheiden von Metall über der Schicht, um die mehreren Nanolöcher auszufüllen und mindestens einen Teil der Oberfläche der Schicht zu bedecken.
  • Ein Verfahren zum Abscheiden von Metall gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: Bereitstellen einer Halbleiterschicht mit einer Oberfläche; Ausbilden einer nanoporösen Maske über der Halbleiterschicht; Ätzen der Halbleiterschicht unter Verwendung der nanoporösen Maske, um mehrerer Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in der Halbleiterschicht zu bilden, die in Richtung der Oberfläche der Halbleiterschicht offen sind; Entfernen der nanoporösen Maske der Halbleiterschicht, die die mehreren Nanolöcher aufweist; Abscheiden von Metall über der Halbleiterschicht, um die mehreren Nanolöcher auszufüllen und mindesten einen Teil der Oberfläche der Halbleiterschicht zu bedecken.
  • Ein Verfahren zum Abscheiden von Metall gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: Ausbilden einer Maskenschicht über einem Substrat, wobei die Maskenschicht eine Gruppierung aus Nanolöchern aufweist; Ätzen des Substrats unter Verwendung der Maskenschicht, um Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in dem Substrat zu bilden; Entfernen der Maskenschicht nach dem Ätzen des Substrats; und Abscheiden von Metall über dem Substrat, um die Nanolöcher auszufüllen und mindestens einen Teil des Substrats zu bedecken.
  • Eine Schichtanordnung gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: eine Schicht mit einer Oberfläche; mehrerer Nanolöcher in der Schicht, die in Richtung der Oberfläche der Schicht offen sind; Metall, das die mehreren Nanolöcher ausfüllt und mindestens einen Teil der Oberfläche der Schicht bedeckt.
  • Gemäß einer Ausführungsform kann die Schicht Teil eines Wafers, zum Beispiel eines Halbleiterwafers, wie zum Beispiel eines Siliziumwafers, sein.
  • Gemäß einer anderen Ausführungsform kann die Oberfläche eine Rückseite des Wafers sein, und das Metall kann eine Rückseitenmetallisierung des Wafers enthalten oder sein.
  • Gemäß einer anderen Ausführungsform kann die Schicht eine elektrische Anschlussregion, zum Beispiel eine Source-Drain-Region, enthalten oder sein, und das Metall kann einen elektrischen Kontakt (zum Beispiel Source-Drain-Metallkontakt) enthalten oder ein solcher sein, der mit der elektrischen Anschlussregion verbunden ist.
  • Die Schichtanordnung, oder Teile davon, können alternativ oder zusätzlich gemäß einer oder mehreren im vorliegenden Text beschriebenen Ausführungsformen konfiguriert werden.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen in den einzelnen Ansichten allgemein auf gleiche Teile. Die Zeichnungen sind nicht unbedingt maßstabsgetreu; statt dessen wird Wert auf die Veranschaulichung der Prinzipien verschiedener Ausführungsformen gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen mit Bezug auf die folgenden Zeichnungen beschrieben, in denen Folgendes dargestellt ist:
  • 1 zeigt ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen;
  • 2 zeigt ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen;
  • 3 zeigt ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen;
  • 4A bis 4F zeigen Querschnittsansichten, die ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen veranschaulichen;
  • 5A bis 5D zeigen Querschnittsansichten, die ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen veranschaulichen;
  • 6 zeigt eine rasterelektronenmikroskopische Aufnahme zum Veranschaulichen eines Aspekts verschiedener Ausführungsformen;
  • 7 zeigt ein Schaubild zum Veranschaulichen eines Aspekts einer oder mehrerer Ausführungsformen;
  • 8 zeigt ein Schaubild zum Veranschaulichen eines Aspekts einer oder mehrerer Ausführungsformen;
  • 9A bis 9D zeigen Querschnittsansichten, die ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen veranschaulichen.
  • Die folgende detaillierte Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die zur Veranschaulichung konkrete Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung praktiziert werden kann. Diese Ausführungsformen werden hinreichend detailliert beschrieben, um einem Fachmann das Praktizieren der Erfindung zu ermöglichen. Es können noch weitere Ausführungsformen verwendet werden, und es können strukturelle, logische und elektrische Änderungen vorgenommen werden, ohne vom Geltungsbereich der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen sich nicht unbedingt gegenseitig aus, da einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden.
  • Verschiedene Aspekte der Offenbarung werden für Verfahren bereitgestellt, und verschiedene Aspekte der Offenbarung werden für Bauelemente oder Herstellungsweisen bereitgestellt. Es versteht sich, dass grundlegende Eigenschaften der Verfahren auch für die Bauelemente oder Herstellungsweisen gelten, und umgekehrt. Darum kann im Interesse der Kürze auf eine doppelte Beschreibung solcher Eigenschaften verzichtet werden.
  • Die Begriffe „mindestens ein” oder „ein oder mehr” meinen im Sinne des vorliegenden Textes, dass eine beliebige ganze Zahl von mindestens eins enthalten ist.
  • Der Begriff „mehrere” meint im Sinne des vorliegenden Textes, dass eine beliebige ganze Zahl von mindestens zwei enthalten ist.
  • Die Begriffe „Kopplung” oder „Verbindung” meinen im Sinne des vorliegenden Textes, dass eine direkte „Kopplung” oder direkte „Verbindung” bzw. eine indirekte „Kopplung” oder indirekte „Verbindung” enthalten ist.
  • Die Begriffe „ausgebildet über”, „abgeschieden über”, „angeordnet über” und „befindet sich über” meinen im Sinne des vorliegenden Textes Anordnungen, wobei ein erstes Element oder eine erste Schicht direkt auf einem zweiten Element oder einer zweiten Schicht ausgebildet, abgeschieden, angeordnet oder sich darauf befinden kann, ohne dass sich weitere Elemente oder Schichten dazwischen befinden, sowie Anordnungen, wobei ein erstes Element oder eine erste Schicht über einem zweiten Element oder einer zweiten Schicht ausgebildet, abgeschieden, angeordnet oder sich darüber befinden kann, während sich ein oder mehrere zusätzliche Elemente oder Schichten zwischen dem ersten Element oder der ersten Schicht und dem zweiten Element oder der zweiten Schicht befinden.
  • Die Begriffe „Nanoloch”, „Nanopore” und „Nanohohlraum” meinen im Sinne des vorliegenden Textes, dass ein Loch, eine Pore bzw. ein Hohlraum enthalten ist, die eine Erstreckung im Nanometerbereich in mindestens einer räumlichen Richtung aufweisen, die alternativ eine Erstreckung im Nanometerbereich in mindestens zwei räumlichen Richtungen aufweisen, und die alternativ eine Erstreckung im Nanometerbereich in allen räumlichen Richtungen aufweisen.
  • Der Begriff „nanoporöse Schicht” oder „nanoporöses Material” meint im Sinne des vorliegenden Textes, dass Schichten oder Materialien enthalten sind, die eine oder mehr Nanoporen oder Nanolöcher aufweisen, zum Beispiel mehrere (zum Beispiel mehrere zehn, mehrere hundert oder mehrere tausend oder noch mehr) Nanoporen oder Nanolöcher. Eine oder mehrere Nanoporen oder Nanolöcher einer nanoporösen Schicht können zum Beispiel von einer ersten Seite der Schicht zu einer zweiten (zum Beispiel gegenüberliegenden) Seite der Schicht führen. Zum Beispiel können eine oder mehrere Nanoporen oder Nanolöcher einer nanoporösen Schicht einen oder mehrere Kanäle in der nanoporösen Schicht bilden, die zum Beispiel die erste Seite mit der zweiten Seite der nanoporösen Schicht verbinden.
  • Verschiedene Ausführungsformen stellen Verfahren zur Herstellung einer oder mehrerer Schichtanordnungen bereit, bei denen die Adhäsion einer abgeschiedenen Schicht (zum Beispiel einer Metallschicht oder Metalllegierungsschicht, alternativ eine Schicht, die weitere Materialien enthält oder aus weiteren Materialien besteht) an einer darunterliegenden Schicht (zum Beispiel einer Halbleiterschicht, wie zum Beispiel einer Siliziumschicht, alternativ einer Schicht, die weitere Materialien enthält oder aus weiteren Materialien besteht) durch physisches Ineinandergreifen des Materials der abgeschiedenen Schicht (zum Beispiel Metall oder Metalllegierung) und des Materials der darunterliegenden Schicht (zum Beispiel Silizium) verbessert werden kann.
  • In verschiedenen Ausführungsformen können Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen), im vorliegenden Text auch als Nanostrukturen bezeichnet, in der darunterliegenden Schicht (zum Beispiel in einer Schicht eines Halbleitersubstrats oder Trägers, wie zum Beispiel eines Wafers, zum Beispiel Siliziumwafers) ausgebildet werden, die eine stabile Adhäsion des abgeschiedenen Materials (zum Beispiel Metall oder Metalllegierung) an der darunterliegenden Schicht (zum Beispiel Halbleiterschicht, zum Beispiel Siliziumschicht) unterstützen kann.
  • Ein Aspekt verschiedener Ausführungsformen kann darin gesehen werden, dass Adhäsion durch einen physischen Mechanismus stattfinden kann (nämlich durch Ineinandergreifen von abgeschiedenem Material (zum Beispiel Metall) und Nanostrukturen oder Nanolöchern (zum Beispiel Nanohohlräumen oder Nanoporen), die in einer darunterliegenden Schicht ausgebildet sind), ohne dass umfangreiche chemische Behandlungsschritte erforderlich sein müssen.
  • Ein weiterer Aspekt verschiedener Ausführungsformen kann darin gesehen werden, dass, abgesehen von einer verbesserten Adhäsion, solche Nanostrukturen oder Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) auch den Kontaktwiderstand signifikant verringern können und/oder aufgrund einer sehr großen Oberfläche an der Grenzfläche als eine sehr effiziente Wärmesenke dienen können (zum Beispiel auf der Rückseite eines Chips).
  • 1 zeigt ein Verfahren 100 zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen.
  • Wie in 102 gezeigt, kann eine erste Schicht mit einer Seite bereitgestellt werden. In einer oder mehreren Ausführungsformen kann die Seite eine Oberseite der ersten Schicht sein.
  • Gemäß einer Ausführungsform kann die erste Schicht ein Halbleitermaterial, wie zum Beispiel Silizium, enthalten oder daraus bestehen. Alternativ oder zusätzlich kann die erste Schicht andere Materialien enthalten oder daraus bestehen, wie zum Beispiel andere Halbleitermaterialien (einschließlich Verbund-Halbleitermaterialien, zum Beispiel binäre, ternäre, quaternäre, ..., Verbund-Halbleiter), wie zum Beispiel Germanium, Silizium-Germanium, ein IV-IV-Verbund-Halbleitermaterial, ein III-V-Verbund-Halbleitermaterial, ein II-VI-Verbund-Halbleitermaterial oder andere.
  • Gemäß einer anderen Ausführungsform kann die erste Schicht Teil eines Halbleitersubstrats sein, wie zum Beispiel eines Wafers, zum Beispiel eines Siliziumwafers, obgleich andere Arten von Wafern gemäß einigen Ausführungsformen ebenfalls möglich sein können.
  • Gemäß einer anderen Ausführungsform kann die Seite der ersten Schicht eine Hauptbearbeitungsfläche des Halbleitersubstrats, zum Beispiel des Wafers, zum Beispiel Siliziumwafers, sein oder dieser entsprechen. In einer oder mehreren Ausführungsformen kann die Seite der ersten Schicht eine Oberseite des Halbleitersubstrats (zum Beispiel Wafers) sein.
  • Gemäß einer anderen Ausführungsform kann die Seite der ersten Schicht eine Rückseite des Halbleitersubstrats, zum Beispiel eine Rückseite des Wafers, zum Beispiel eine Rückseite des Siliziumwafers, sein oder dieser entsprechen.
  • Gemäß einer anderen Ausführungsform kann die erste Schicht eine elektrische Anschlussregion enthalten oder sein, zum Beispiel eine elektrische Anschlussregion eines elektronischen Bauelements, zum Beispiel eine Source-Drain-Region eines Transistors.
  • Wie in 104 gezeigt, können ein oder mehrere (zum Beispiel eine Mehrzahl oder Vielzahl von beispielsweise mehreren zehn, mehreren hundert oder mehreren tausend oder noch mehr, gemäß einigen Ausführungsformen) Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in der ersten Schicht ausgebildet sein, die in Richtung der Seite der ersten Schicht offen sind. Oder anders ausgedrückt: Das eine oder die mehreren Nanolöcher können eine Öffnung an der Seite der ersten Schicht haben.
  • Gemäß einer Ausführungsform kann das Ausbilden der Nanolöcher in der ersten Schicht enthalten oder erreicht werden durch: Ausbilden einer nanoporösen Maskenschicht über der Seite der ersten Schicht; Ätzen der ersten Schicht unter Verwendung der nanoporösen Maskenschicht als eine Ätzmaske; und Entfernen der nanoporösen Maskenschicht nach dem Ätzen der ersten Schicht.
  • Die nanoporöse Maskenschicht kann mehrere Nanoporen oder Nanolöcher enthalten. Die Nanoporen oder Nanolöcher können zum Beispiel so angeordnet sein, dass eine regelmäßige Gruppierung entsteht (Nanoloch-Gruppierung). Die Nanoporen oder Nanolöcher können zum Beispiel einen oder mehrere Kanäle (zum Beispiel eine Mehrzahl von Kanälen) bilden, die von einer ersten Seite der nanoporösen Maskenschicht zu einer zweiten Seite (zum Beispiel gegenüberliegenden Seite) der nanoporösen Maskenschicht führen.
  • Gemäß einer anderen Ausführungsform kann eine Porendichte in der nanoporösen Maskenschicht im Bereich von etwa 109 cm–2 bis etwa 1012 cm–2 liegen, obgleich gemäß anderen Ausführungsformen auch andere Werte möglich sein können.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Maskenschicht über der Seite der ersten Schicht das Ausbilden einer nanoporösen Aluminiumoxid(Al2O3)-Schicht über der Seite der ersten Schicht enthalten.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Aluminiumoxidschicht über der Seite der ersten Schicht enthalten oder erreicht werden durch: Abscheiden einer Aluminium(Al)-Schicht über der Seite (zum Beispiel Oberseite) der ersten Schicht; und anodisches Oxidieren der Aluminiumschicht in einem sauren Elektrolyten. Das Abscheiden der Aluminiumschicht kann zum Beispiel einen geeigneten Abscheidungsprozess enthalten (oder kann unter Verwendung eines solchen Prozesses erreicht werden), wie zum Beispiel chemisches Aufdampfen (chemical vapor deposition, CVD), physikalisches Aufdampfen (physical vapor deposition, PVD), Aufsputtern, Elektroplattieren, chemisches Plattieren oder andere, die dem Fachmann an sich bekannt sind. Anodisches Oxidieren von Aluminium ist als solches zum Beispiel in beschrieben: Masuda und K. Fukuda: "Ordered Metal Nanohole Arrays Made by a Two-Step Replication of Honeycomb Structures of Anodic Alumina", Science, Vol. 268, S. 1466–1468 (1995), und H. Masuda, F. Hasegwa und S. Ono: „Self-Ordering of Cell Arrangement of Anodic Porous Alumina Formed in Sulfuric Acid Solution", Journal of the Electrochemical Society 144, L127–30 (1997), deren Inhalt hiermit durch Bezugnahme in vollem Umfang in den vorliegenden Text aufgenommen wird. Durch anodisches Oxidieren erhaltenes nanoporöses Aluminiumoxid kann mitunter auch als anodisches Aluminiumoxid (AAO), anodisches poröses Aluminiumoxid oder anodisches Alumina bezeichnet werden.
  • Gemäß anderen Ausführungsformen kann das Ausbilden der nanoporösen Aluminiumoxidschicht andere geeignete Prozesse enthalten oder kann durch solche Prozesse erreicht werden.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Maskenschicht über der Seite der ersten Schicht das Ausbilden einer nanoporösen Polymerschicht über der Seite der ersten Schicht enthalten.
  • Gemäß einer anderen Ausführungsform kann die nanoporöse Polymerschicht mindestens ein Material aus einer Gruppe von Materialien enthalten (oder kann daraus bestehen), die besteht aus: PS-PMMA (Poly(styrol)-b-Poly(methylmethacrylat)), PEO-b-PS (Poly(ethylenoxid)-Block-Polystyrol-Diblock-Copolymer mit einer Anonitrobenzyl-Carbamat-Grenzschicht), PS-PLA (Polystyrol-Polylactid). Gemäß anderen Ausführungsformen können andere geeignete Materialien verwendet werden.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Polymerschicht über der Seite der ersten Schicht enthalten oder erreicht werden durch: Abscheiden eines Block-Copolymer(BCP)-Materials über der Seite der ersten Schicht; und selektives Ätzen mindestens einer Polymerkomponente (zum Beispiel einer Minderheitskomponente) des Block-Copolymermaterials, zum Beispiel mittels chemischem Ätzen, thermischem Ätzen, photo-chemischem Ätzen oder anderen geeigneten Ätzprozessen, gemäß einigen Ausführungsformen.
  • Gemäß einer anderen Ausführungsform kann das Block-Copolymermaterial mindestens ein Material aus einer Gruppe von Materialien enthalten oder sein, wobei die Gruppe aus Folgendem besteht: PS-PMMA (Poly(styrol)-b-Poly(methylmethacrylat)), PEO-b-PS (Poly(ethylenoxid)-Block-Polystyrol-Diblock-Copolymer mit einer Ano-nitrobenzyl-Carbamat-Grenzschicht), PS-PLA (Polystyrol-Polylactid). Gemäß anderen Ausführungsformen können andere geeignete Materialien verwendet werden.
  • Gemäß anderen Ausführungsformen können andere geeignete Prozesse und/oder Materialien verwendet werden, um die nanoporöse Maskenschicht über der Seite der ersten Schicht auszubilden.
  • Gemäß einigen Ausführungsformen kann die nanoporöse Maskenschicht (zum Beispiel die nanoporöse Aluminiumoxidschicht oder die nanoporöse Polymerschicht) eine Dicke im Mikrometerbereich aufweisen, zum Beispiel maximal etwa 300 μm gemäß einer Ausführungsform, zum Beispiel maximal etwa 200 μm gemäß einer anderen Ausführungsform, zum Beispiel maximal etwa 100 μm gemäß einer anderen Ausführungsform, zum Beispiel maximal etwa 50 μm gemäß einer anderen Ausführungsform, zum Beispiel im Bereich von etwa 0,1 μm bis etwa 300 μm gemäß einer anderen Ausführungsform, obgleich auch andere Werten möglich sein können.
  • Gemäß einer anderen Ausführungsform können die Nanolöcher in der ersten Schicht einen Durchmesser von maximal etwa 200 nm haben, zum Beispiel maximal etwa 100 nm gemäß einer anderen Ausführungsform, zum Beispiel maximal etwa 50 nm gemäß einer anderen Ausführungsform, zum Beispiel maximal etwa 20 nm gemäß einer anderen Ausführungsform, zum Beispiel maximal etwa 10 nm gemäß einer anderen Ausführungsform, zum Beispiel maximal etwa 5 nm gemäß einer anderen Ausführungsform, zum Beispiel im Bereich von etwa 5 nm bis etwa 200 nm gemäß einer anderen Ausführungsform, zum Beispiel im Bereich von etwa 5 nm bis etwa 100 nm gemäß einer anderen Ausführungsform, zum Beispiel im Bereich von etwa 5 nm bis etwa 50 nm gemäß einer anderen Ausführungsform, zum Beispiel im Bereich von etwa 5 nm bis etwa 20 nm gemäß einer anderen Ausführungsform, zum Beispiel im Bereich von etwa 5 nm bis etwa 10 nm gemäß einer anderen Ausführungsform. Gemäß anderen Ausführungsformen können andere Werte möglich sein.
  • In diesem Kontext meint der Begriff „Durchmesser” eine Erstreckung (z. B. eine maximale Erstreckung) der Nanolöcher in einer Richtung parallel zu der Seite der ersten Schicht, zum Beispiel eine Länge und/oder Breite der Nanolöcher.
  • Gemäß einigen Ausführungsformen kann der Durchmesser der Nanolöcher in der ersten Schicht zum Beispiel einem Durchmesser von Nanoporen oder Nanolöchern der nanoporösen Maskenschicht entsprechen (oder grob entsprechen).
  • Gemäß einigen Ausführungsformen können die Nanolöcher in der ersten Schicht eine Tiefe im Mikrometerbereich haben, zum Beispiel maximal etwa 300 μm gemäß einer Ausführungsform, zum Beispiel maximal etwa 200 μm gemäß einer anderen Ausführungsform, zum Beispiel maximal etwa 100 μm gemäß einer anderen Ausführungsform, zum Beispiel maximal etwa 50 μm gemäß einer anderen Ausführungsform, zum Beispiel maximal etwa 20 μm gemäß einer anderen Ausführungsform, zum Beispiel maximal etwa 10 μm gemäß einer anderen Ausführungsform, zum Beispiel im Bereich von etwa 0,1 μm bis etwa 300 μm gemäß einer anderen Ausführungsform, zum Beispiel im Bereich von etwa 1 μm bis etwa 50 μm gemäß einer anderen Ausführungsform, zur Beispiel im Bereich von etwa 5 μm bis etwa 20 μm gemäß einer anderen Ausführungsform, zum Beispiel im Bereich von etwa 5 μm bis etwa 10 μm gemäß einer anderen Ausführungsform, obgleich auch andere Werten möglich sein können.
  • In diesem Kontext meint der Begriff „Tiefe” eine Erstreckung (z. B. eine maximale Erstreckung) der Nanolöcher in einer Richtung senkrecht zu der Seite der ersten Schicht. Zum Beispiel kann sich die „Tiefe” der Nanolöcher auf eine Entfernung zwischen der Seite (oder Oberfläche) der ersten Schicht und dem Boden der Nanolöcher beziehen.
  • Gemäß einigen Ausführungsformen können die Anzahl und/oder Positionen und/oder seitlichen Abmessungen (zum Beispiel Durchmesser) der Nanolöcher in der ersten Schicht der Anzahl und/oder Positionen und/oder seitlichen Abmessungen von Nanoporen oder Nanolöcher der nanoporösen Maskenschicht entsprechen (oder grob entsprechen). Zum Beispiel kann gemäß einigen Ausführungsformen die nanoporöse Maskenschicht eine (zum Beispiel regelmäßige) Gruppierung oder ein (zum Beispiel regelmäßiges) Muster von Nanolöchern (wie zum Beispiel in 6 gezeigt) haben, die bzw. das zum Beispiel als eine Ätzschablone zum Erzeugen einer entsprechenden Gruppierung oder eines entsprechenden Musters von Nanolöchern in der ersten Schicht dienen kann. Oder anders ausgedrückt: Das Nanolochmuster der nanoporösen Maskenschicht kann beispielsweise zu der ersten Schicht durch Ätzen transferiert werden.
  • Gemäß einer anderen Ausführungsform kann das Ätzen der ersten Schicht jeden beliebigen Ätzprozess enthalten (oder dadurch erreicht werden), zum Beispiel einen Nassätzprozess, der geeignet ist, Material der ersten Schicht zu ätzen, zum Beispiel mit genügend Selektivität für Material oder Materialien der nanoporösen Maskenschicht. Geeignete Ätzprozesse können dem Fachmann an sich bekannt sein.
  • Wie in 106 gezeigt, kann eine zweite Schicht über der Seite der ersten Schicht nach dem Ausbilden der Nanolöcher abgeschieden werden. Die zweite Schicht kann mindestens einen Teil der Nanolöcher ausfüllen und mindestens einen Teil der Seite der ersten Schicht bedecken.
  • Gemäß einer Ausführungsform kann die zweite Schicht ein Metall oder eine Metalllegierung enthalten oder daraus bestehen.
  • Gemäß einer anderen Ausführungsform kann das Metall oder die Metalllegierung mindestens ein Metall aus einer Gruppe von Metallen enthalten oder sein, wobei die Gruppe aus Folgendem besteht: Aluminium (Al), Kupfer (Cu), Gold (Au), Silber (Ag), Zinn (Sn), Palladium (Pd), Zink (Zn), Nickel (Ni), Eisen (Fe) oder eine Legierung, die ein oder mehrere der oben genannten Metalle enthält oder daraus besteht. Gemäß anderen Ausführungsformen können andere geeignete Metalle oder Metalllegierungen verwendet werden.
  • Gemäß einer anderen Ausführungsform kann die zweite Schicht andere Materialien enthalten oder daraus bestehen als einem Metall oder einer Metalllegierung, zum Beispiel andere leitfähige Materialien gemäß einigen Ausführungsformen, oder isolierende Materialien gemäß einigen Ausführungsformen. Zum Beispiel kann die zweite Schicht gemäß einigen Ausführungsformen ein Glasmaterial, ein Polymermaterial oder ein Keramikmaterial enthalten oder daraus bestehen, obgleich andere Materialien gemäß anderen Ausführungsformen ebenfalls möglich sein können.
  • Gemäß einer anderen Ausführungsform kann die zweite Schicht 106 die Nanolöcher vollständig ausfüllen.
  • Gemäß einer anderen Ausführungsform kann das Abscheiden der zweiten Schicht einen beliebigen geeigneten Abscheidungsprozesses enthalten (oder dadurch erreicht werden), wie zum Beispiel chemisches Aufdampfen (CVD), physikalisches Aufdampfen (PVD), Aufsputtern, Elektroplattieren, chemisches Plattieren oder andere, die dem Fachmann an sich bekannt sind.
  • Gemäß einer anderen Ausführungsform kann die zweite Schicht nach dem Abscheiden der zweiten Schicht über der Seite der ersten Schicht erwärmt (oder anders ausgedrückt: getempert oder geglüht) werden; und eine dritte Schicht kann über der Seite der ersten Schicht nach dem Erwärmen der zweiten Schicht abgeschieden werden.
  • Gemäß einer anderen Ausführungsform kann die dritte Schicht das gleiche Material enthalten oder daraus bestehen wie die zweite Schicht, zum Beispiel dem gleichen Metall oder der gleichen Metalllegierung. Es kann jedoch auch möglich sein, dass die zweite Schicht und die dritte Schicht andere Materialien, zum Beispiel andere Metalle oder Metalllegierungen, enthalten oder daraus bestehen. Oder anders ausgedrückt: Das Material (zum Beispiel Metall oder Metalllegierung) der dritten Schicht kann ein anderes sein als das Material (zum Beispiel Metall oder Metalllegierung) der zweiten Schicht.
  • Gemäß einer anderen Ausführungsform kann die zweite Schicht auf eine Temperatur erwärmt werden, die mindestens so hoch ist wie eine Schmelztemperatur von Nanokristallen (zum Beispiel Metall-Nanokristallen), die in den Nanolöchern durch das Abscheiden der zweiten Schicht entstanden sein können. Oder anders ausgedrückt: Das Abscheiden der zweiten Schicht kann zum Entstehen von Nanokristallen (zum Beispiel Metall-Nanokristallen) (oder anders ausgedrückt: Nanokristallen des Materials (zum Beispiel Metall oder Metalllegierung), das in der zweiten Schicht enthalten ist) in den Nanolöchern geführt haben, und die Nanokristalle (zum Beispiel Metall-Nanokristalle) können geschmolzen werden, indem man die zweite Schicht bis zur Schmelztemperatur (oder über die Schmelztemperatur hinaus) der Nanokristalle (zum Beispiel Metall-Nanokristalle) erwärmt.
  • In diesem Zusammenhang kann ein Aspekt verschiedener Ausführungsformen darin gesehen werden, dass die Schmelztemperatur von Nanokristallen eines Materials (zum Beispiel Metall oder Metalllegierung) niedriger sein kann als die Schmelztemperatur einer Volumenprobe (zum Beispiel einer Probe mit makroskopischen Abmessungen) dieses Materials (zum Beispiel Metall oder Metalllegierung) und im Allgemeinen von der Größe der Nanokristalle abhängig sein kann, und zum Beispiel mit abnehmender Größe der Nanokristalle abnehmen kann. Zum Beispiel können sphärische Kupfer-Nanopartikel von etwa 40 nm Durchmesser eine Schmelztemperatur von etwa 200°C haben, was etwa ein Fünftel der Schmelztemperatur von Kupfervolumenmaterial ist. Somit kann der Schmelzpunkt eines Materials (zum Beispiel Metall) reduziert werden, wenn es in die Nanostrukturen oder Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in der ersten Schicht gefüllt wird.
  • Ein Aspekt verschiedener Ausführungsformen kann darin gesehen werden, dass die Reduzierung des Schmelzpunktes (Schmelztemperatur) von Nanokristallen beim Befüllen von Nanoporen bei viel niedriger Temperatur ausgenutzt werden kann. Zum Beispiel kann es möglich sein, die Nanostrukturen oder Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in der ersten Schicht mit Metallen oder Metalllegierungen durch wiederholte Erwärmungs- und Befüllungsschritte bei viel niedrigeren Temperaturen als dem Volumenschmelzpunkt der Metalle oder Metalllegierungen vollständig auszufüllen. Das Gleiche kann im Fall von anderen Füllmaterialien als Metallen oder Metalllegierungen zutreffen.
  • Gemäß einer anderen Ausführungsform kann die zweite Schicht (oder eine Oberfläche der zweiten Schicht, zum Beispiel eine Oberfläche, die von der ersten Schicht fort weist) vor dem Erwärmen der zweiten Schicht gereinigt werden.
  • Das Verfahren 100, oder Teile davon, können alternativ oder zusätzlich gemäß weiteren im vorliegenden Text beschriebenen Ausführungsformen konfiguriert werden.
  • 2 zeigt ein Verfahren 200 zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen.
  • Wie bei 202 gezeigt, kann eine Halbleiterschicht mit einer Seite bereitgestellt werden.
  • Wie bei 204 gezeigt, können mehrerer Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in der Halbleiterschicht ausgebildet werden, die in Richtung der Seite der Halbleiterschicht offen sind.
  • Wie bei 206 gezeigt, kann ein Metall oder eine Metalllegierung über der Seite der Halbleiterschicht abgeschieden werden, um mindestens einen Teil der Nanolöcher auszufüllen und mindestens einen Teil der Seite der Halbleiterschicht zu bedecken.
  • Gemäß einer Ausführungsform kann das Ausbilden der mehreren Nanolöcher in der Halbleiterschicht enthalten – oder erreicht werden durch –: Ausbilden einer nanoporösen Maskenschicht über der Seite der Halbleiterschicht; und Ätzen der Halbleiterschicht unter Verwendung der nanoporösen Maskenschicht als eine Ätzmaske.
  • Gemäß einer anderen Ausführungsform kann die nanoporöse Maskenschicht nanoporöses Aluminiumoxid oder ein nanoporöses Polymermaterial enthalten oder daraus bestehen.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Maskenschicht enthalten – oder erreicht werden durch –: Abscheiden einer Aluminiumschicht über der Seite der Halbleiterschicht; und anodisches Oxidieren der Aluminiumschicht in einem sauren Elektrolyten, um eine nanoporöse Aluminiumoxidschicht zu bilden.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der nanoporösen Maskenschicht über der Seite der Halbleiterschicht enthalten – oder erreicht werden durch –: Abscheiden eines Block-Copolymermaterials über der Seite der Halbleiterschicht; und selektives Ätzen mindestens einer Polymerkomponente des Block-Copolymermaterials, um eine nanoporöse Polymerschicht zu bilden.
  • Gemäß einer anderen Ausführungsform kann das Metall oder die Metalllegierung nach dem Abscheiden des Metalls oder der Metalllegierung über der Seite der Halbleiterschicht erwärmt werden; und weiteres Metall oder weitere Metalllegierung kann über der Halbleiterschicht nach dem Erwärmen des Metalls oder der Metalllegierung abgeschieden werden.
  • Gemäß einer anderen Ausführungsform kann das Metall oder die Metalllegierung (oder eine Oberfläche des Metalls oder der Metalllegierung, zum Beispiel eine Oberfläche, die von der Halbleiterschicht fort weist) vor dem Erwärmen des Metalls oder der Metalllegierung gereinigt werden.
  • Gemäß einer anderen Ausführungsform können das Metall oder die Metalllegierung und das weitere Metall oder die weitere Metalllegierung das gleiche Metall oder die Metalllegierung enthalten oder daraus bestehen. Es kann jedoch auch möglich sein, dass das Metall oder die Metalllegierung und das weitere Metall oder die weitere Metalllegierung andere Metalle oder Metalllegierungen enthalten oder daraus bestehen. Oder anders ausgedrückt: Das weiteren Metall oder die weitere Metalllegierung können sieh von dem Metall oder der Metalllegierung unterscheiden.
  • Gemäß einer anderen Ausführungsform kann das Bereitstellen der Halbleiterschicht das Bereitstellen eines Halbleitersubstrats, zum Beispiel eines Wafers, enthalten, wobei die Halbleiterschicht Teil des Halbleitersubstrats (zum Beispiel des Wafers) ist. Der Wafer kann zum Beispiel ein Siliziumwafer sein, obgleich gemäß einigen Ausführungsformen auch andere Arten von Wafern möglich sein können.
  • Gemäß einer anderen Ausführungsform kann die Oberfläche der Halbleiterschicht eine Rückseite der Wafers sein.
  • Gemäß einer anderen Ausführungsform kann die Halbleiterschicht eine elektrische Anschlussregion, zum Beispiel eine Source-Drain-Region eines Transistors, enthalten oder sein. In diesem Fall können das Metall oder die Metalllegierung und/oder das weitere Metall oder die weitere Metalllegierung zum Beispiel einen elektrischen Kontakt (zum Beispiel einen Source-Drain-Metallkontakt) zu der elektrischen Anschlussregion bilden.
  • Das Verfahren 200, oder Teile davon, können alternativ oder zusätzlich gemäß weiteren im vorliegenden Text beschriebenen Ausführungsformen konfiguriert werden.
  • 3 zeigt ein Verfahren 300 zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen.
  • Wie in 302 gezeigt, kann eine Ätzmaske über einem Substrat ausgebildet werden, wobei die Ätzmaske eine Nanoloch-Gruppierung enthält.
  • Wie in 304 gezeigt, kann das Substrat unter Verwendung der Ätzmaske geätzt werden, um Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in dem Substrat zu bilden.
  • Wie in 306 gezeigt, kann die Ätzmaske nach dem Ätzen des Substrats entfernt werden.
  • Wie in 308 gezeigt, kann eine Schicht abgeschieden werden, um mindestens einen Teil der Nanolöcher auszufüllen und mindestens einen Teil des Substrats mit der Schicht zu bedecken.
  • Gemäß einer Ausführungsform kann die Ätzmaske poröses Aluminiumoxid oder ein poröses Polymermaterial enthalten oder daraus bestehen.
  • Gemäß einer anderen Ausführungsform kann das Substrat ein Halbleitersubstrat, zum Beispiel ein Wafer, zum Beispiel ein Siliziumwafer, sein, obgleich gemäß einigen Ausführungsformen auch andere Arten von Wafern möglich sein können.
  • Gemäß einer anderen Ausführungsform kann die Schicht ein Metall oder eine Metalllegierung enthalten oder daraus bestehen.
  • Gemäß einer anderen Ausführungsform kann das Ausbilden der Ätzmaske über dem Substrat das Ausbilden der Ätzmaske über einer Rückseite der Wafers enthalten.
  • Gemäß einer anderen Ausführungsform kann das Metall oder die Metalllegierung als eine Rückseitenmetallisierung des Wafers konfiguriert werden.
  • Das Verfahren 300, oder Teile davon, können alternativ oder zusätzlich gemäß weiteren im vorliegenden Text beschriebenen Ausführungsformen konfiguriert werden.
  • 4A bis 4F zeigen Querschnittsansichten, die ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen veranschaulichen.
  • 4A zeigt, in einer Ansicht 400, dass eine erste Schicht 401 bereitgestellt werden kann. Die erste Schicht 401 kann eine Seite 401a haben.
  • Die erste Schicht 401 kann ein Halbleitermaterial, wie zum Beispiel Silizium, enthalten oder daraus bestehen. Zum Beispiel kann die erste Schicht 401 eine Halbleiterschicht, zum Beispiel eine Siliziumschicht, sein. Alternativ oder zusätzlich kann die erste Schicht 401 andere Halbleitermaterialien enthalten oder daraus bestehen (einschließlich Verbund-Halbleitermaterialien, zum Beispiel binäre, ternäre, quaternäre, ..., Verbund-Halbleiter), wie zum Beispiel Germanium, Silizium-Germanium, ein IV-IV-Verbund-Halbleitermaterial, ein III-V-Verbund-Halbleitermaterial, ein II-VI-Verbund-Halbleitermaterial oder andere.
  • Gemäß einer Ausführungsform kann die erste Schicht 401 Teil eines Halbleitersubstrats sein (oder kann ein Halbleitersubstrat sein), wie zum Beispiel eines Wafers, zum Beispiel eines Siliziumwafers, obgleich gemäß einigen Ausführungsformen auch andere Arten von Wafern möglich sein können.
  • Gemäß einer anderen Ausführungsform kann die Seite 401a der ersten Schicht 401 eine Rückseite des Halbleitersubstrats sein, zum Beispiel eine Rückseite des Wafers, zum Beispiel eine Rückseite des Siliziumwafers.
  • Gemäß einer anderen Ausführungsform kann die erste Schicht 401 eine aktive Schicht oder Region in dem Halbleitersubstrat, zum Beispiel dem Wafer, sein oder dieser entsprechen.
  • Gemäß einer anderen Ausführungsform kann die Seite 401a der ersten Schicht 401 einer Hauptbearbeitungsfläche des Halbleitersubstrats, zum Beispiel des Wafers, entsprechen oder kann eine solche sein.
  • Gemäß einer anderen Ausführungsform kann die erste Schicht 401 eine elektrische Anschlussregion enthalten oder sein, zum Beispiel eine elektrische Anschlussregion eines elektronischen Bauelements, zum Beispiel eine Source-Drain-Region eines Transistors.
  • 4B zeigt, in einer Ansicht 410, dass Aluminium kann über der Seite 401a der ersten Schicht 401 abgeschieden werden, um eine Aluminiumschicht 403 über der Seite 401a der Schicht 401 zu bilden. Die Aluminiumschicht 403 kann eine erste Seite 403a haben, die in Richtung der Seite 401a der ersten Schicht 401 weisen kann. Des Weiteren kann die Aluminiumschicht 403 eine zweite Seite 403b haben, die von der Seite 401a der ersten Schicht 401 fort weisen kann. Die erste und die zweite Seite 403a, 403b der Aluminiumschicht 403 können gegenüberliegende Seiten der Aluminiumschicht 403 sein, wie gezeigt.
  • 4C zeigt, in einer Ansicht 420, dass eine nanoporöse Aluminiumoxidschicht 403' aus der Aluminiumschicht 403 gebildet werden kann. Die nanoporöse Aluminiumoxidschicht 403' kann aus der Aluminiumschicht 403 durch anodisches Oxidieren der Aluminiumschicht 403 in einem sauren Elektrolyten gebildet werden. Somit kann die nanoporöse Aluminiumoxidschicht 403' auch als anodische Aluminiumoxid(AAO)-Schicht bezeichnet werden.
  • Die nanoporöse Aluminiumoxidschicht 403' kann mehrere Nanoporen oder Nanolöcher 404 enthalten (sechs Nanoporen sind als ein Beispiel gezeigt, jedoch kann die Anzahl der Nanoporen auch eine andere, zum Beispiel mehr, als sechs sein; gemäß einigen Ausführungsformen kann die nanoporöse Aluminiumoxidschicht 403' zum Beispiel mehrere zehn, mehrere hundert oder mehrere tausend oder noch mehr Nanolöcher 404 enthalten; zum Beispiel kann, gemäß einer Ausführungsform, die Nanolochdichte im Bereich von etwa 109 cm–2 bis etwa 1012 cm–2 liegen, obgleich gemäß anderen Ausführungsformen auch andere Werten möglich sein können). Die Nanoporen oder Nanolöcher 404 (oder wenigstens einige der Nanoporen oder Nanolöcher 404) können von einer ersten Seite 403a' der nanoporösen Aluminiumoxidschicht 403' (die der ersten Seite 403a der Aluminiumschicht 403 entspricht) zu einer zweiten Seite 403b' der nanoporösen Aluminiumoxidschicht 403' (die der zweiten Seite der Aluminiumschicht 403 entspricht) führen. Oder anders ausgedrückt: Die Nanoporen oder Nanolöcher 404 (oder wenigstens einige der Nanoporen oder Nanolöcher 404) können Kanäle in der Aluminiumoxidschicht 403' bilden.
  • Die Nanoporen oder Nanolöcher 404 können zum Beispiel so angeordnet sein, dass eine regelmäßige Gruppierung entsteht (Nanoloch-Gruppierung). Zum Beispiel kann die nanoporöse Aluminiumoxidschicht 403' gemäß einigen Ausführungsformen eine gepackte Gruppierung aus säulenförmigen sechseckigen Zellen mit mittigen, zylindrischen, gleichmäßig bemessenen Nanolöchern 404 haben. Die Nanolöcher 404 können gemäß einigen Ausführungsformen zum Beispiel Durchmesser im Bereich von etwa 4 nm bis etwa 200 nm haben, obgleich gemäß anderen Ausführungsformen auch andere Durchmesser möglich sein können. Zum Beispiel könnte die nanoporöse Aluminiumoxidschicht 403', die aus der Aluminiumschicht 403 hergestellt wurde, eine selbstordnende Porenstruktur haben, wie in 6 veranschaulicht.
  • 6 zeigt ein rasterelektronenmikroskopisches Bild 600 von selbstordnendem porösem Aluminiumoxid, das mehrere Nanoporen oder Nanolöcher 404 enthält. Es ist zu erkennen, dass die Nanoporen oder Nanolöcher 404 des porösen Aluminiumoxids in einer exakt geordneten Gruppierung angeordnet sein können und eine im Wesentlichen gleichförmige Größe haben können (zum Beispiel eine schmale Größenverteilung).
  • Die nanoporöse Aluminiumoxidschicht 403' in 4C kann eine nanoporöse Maskenschicht bilden, die in einem Ätzprozess als eine Ätzmaske denen kann, um Nanolöcher (zum Beispiel Nanohohlräume oder Nanoporen) in der ersten Schicht 401 zu bilden, wie unten beschrieben wird. Gemäß anderen Ausführungsformen kann eine ähnliche nanoporöse Maskenschicht oder Ätzmaske unter Verwendung anderer nanoporöser Schablonen als einer nanoporösen Aluminiumoxidschicht erhalten werden, zum Beispiel mittels nanoporösen Polymerschichten, zum Beispiel auf der Basis von geordneten Block-Copolymeren (BCP) oder anderer geeigneter nanoporöser Materialien, die zum Beispiel eine geordnete Nanoloch-Gruppierung aufweisen.
  • 4D zeigt, in einer Ansicht 430, dass die erste Schicht 401 unter Verwendung der nanoporösen Maskenschicht (d. h. der nanoporösen Aluminiumoxidschicht 403' in dieser Ausführungsform) als eine Ätzmaske geätzt werden kann. Somit können ein oder mehrere Nanolöcher 405 (zum Beispiel Nanohohlräume oder Nanoporen) in der ersten Schicht 401 ausgebildet werden. Die Anzahl und Positionen der Nanolöcher 405 können der Anzahl und den Positionen der Nanoporen oder Nanolöcher 404 der nanoporösen Aluminiumoxidschicht 403' entsprechen (oder grob entsprechen), wie gezeigt.
  • Die Nanolöcher 405 können einen Durchmesser „w” und eine Tiefe „d” haben, wie gezeigt. Die Werte des Durchmessers „w” und/oder der Tiefe „d” können im Nanometerbereich liegen und können zum Beispiel ähnlich oder die gleichen sein wie in Ausführungsformen, die oben in Verbindung mit 1 beschrieben wurden, obgleich gemäß einigen Ausführungsformen auch andere Werte möglich sein können. Der Durchmesser „w” der Nanolöcher 405 in der ersten Schicht 401 kann einem Durchmesser der Nanoporen oder Nanolöcher 404 der nanoporösen Aluminiumoxidschicht 403 entsprechen (oder grob entsprechen). Gemäß einigen Ausführungsformen kann der Durchmesser „w” der Nanolöcher 405 in der ersten Schicht 401 zum Beispiel geringfügig größer sein als der Durchmesser der Nanoporen oder Nanolöcher 404, was aber nicht unbedingt notwendig ist.
  • 4E zeigt, in einer Ansicht 440, dass die nanoporöse Aluminiumoxidschicht 403' nach dem Ätzen der ersten Schicht 401 entfernt werden kann, so dass die erste Schicht 401 mit den Nanolöchern 405 zurückbleibt. Die Nanolöcher 405 können durch Material der ersten Schicht 401 voneinander getrennt sein, das zwischen den Nanolöchern 405 nach dem Ätzen der ersten Schicht 401 übrig bleibt. Das übrige Material der ersten Schicht 401 kann zum Beispiel Erhöhungen oder wulstartige Strukturen 411 zwischen den Nanolöchern 405 bilden.
  • In einigen Ausführungsformen können die Nanolöcher 405 eine zylindrische oder im Wesentlichen zylindrische Form haben. In einer oder mehreren Ausführungsformen kann ein Querschnittsprofil von Seitenwänden 405a der Nanolöcher 405 eine gerade oder im Wesentlichen gerade Form haben.
  • Es ist zu erkennen, dass die Nanolöcher 405 in Richtung der Seite 401a der ersten Schicht 401 offen sind. Somit können die Nanolöcher 405 mindestens teilweise mit Material einer zweiten Schicht gefüllt werden, die später abzuscheiden ist, wie unten beschrieben wird.
  • 4F zeigt, in einer Ansicht 450, dass eine zweite Schicht 406 über der Seite 401a der ersten Schicht 401 abgeschieden werden kann. Gemäß der gezeigten Ausführungsform kann die zweite Schicht 406 ein Metall oder eine Metalllegierung enthalten. Oder anders ausgedrückt: Ein Metall oder eine Metalllegierung kann über der Seite 401a der ersten Schicht 401 abgeschieden werden, um die zweite Schicht 406 zu bilden. Gemäß einigen Ausführungsformen kann das Metall oder die Metalllegierung der zweiten Schicht 406 Aluminium (Al), Kupfer (Cu), Gold (Au), Silber (Ag), Zinn (Sn), Palladium (Pd), Zink (Zn), Nickel (Ni), Eisen (Fe) oder eine Legierung, die eines oder mehrere der oben genannten Metalle enthält oder daraus besteht, enthalten oder sein; jedoch kann – alternativ oder zusätzlich – die zweite Schicht 406 auch andere Metalle oder Metalllegierungen enthalten oder daraus bestehen.
  • Die zweite Schicht 406 (oder ein erster Teil 406a der zweiten Schicht 406) kann mindestens einen Teil der Nanolöcher 405 ausfüllen. Außerdem kann die zweite Schicht 406 (oder ein zweiter Teil 406b der zweiten Schicht 406) mindestens einen Teil der Seite 401a der ersten Schicht 401 bedecken.
  • Die zweite Schicht 406, oder das Metall oder die Metalllegierung der zweiten Schicht 406, kann mittels eines beliebigen geeigneten Abscheidungsprozesses abgeschieden werden, einschließlich beispielsweise chemisches Aufdampfen (CVD), physikalisches Aufdampfen (PVD), Aufsputtern, Elektroplattieren und chemisches Plattieren.
  • Zum Beispiel kann in dem Fall, dass die Seite 401a der ersten Schicht 401 eine Rückseite eines Wafers ist, die zweite Schicht 406 eine Rückseitenmetallisierung des Wafers enthalten oder als solche konfiguriert sein. Oder zum Beispiel kann in dem Fall, dass die erste Schicht 401 eine elektrische Anschlussregion enthält oder ist (zum Beispiel eine Source-Drain-Region), die zweite Schicht 406 einen elektrischen Kontakt (zum Beispiel einen Source-Drain-Metallkontakt) zu der elektrischen Anschlussregion enthalten oder als ein solcher konfiguriert sein.
  • Ein Aspekt von Schichtanordnungen gemäß einer oder mehreren im vorliegenden Text beschriebenen Ausführungsformen – zum Beispiel der in 4F gezeigten Schichtanordnung –, kann darin gesehen werden, dass die zweite Schicht 406, welche die Nanolöcher 405 ausfüllt, einen physischen Ineinandergreif-Effekt zwischen der zweiten Schicht 406 und der ersten Schicht 401 erzeugen kann, was zu einer höheren Adhäsion der zweiten Schicht 406 an der ersten Schicht 401 führen kann.
  • Ein weiterer Aspekt von Schichtanordnungen gemäß einer oder mehreren im vorliegenden Text beschriebenen Ausführungsformen – zum Beispiel der in 4F gezeigten Schichtanordnung – kann darin gesehen werden, dass die zweite Schicht 406, welche die Nanolöcher 405 ausfüllt, ein vergrößertes Oberfläche-zu-Volumen-Verhältnis im Vergleich zu einem Oberfläche-zu-Volumen-Verhältnis einer Schicht mit einer planaren Oberfläche haben kann. Zum Beispiel kann gemäß einigen Ausführungsformen das Oberfläche-zu-Volumen-Verhältnis der zweiten Schicht 406 um mehrere Größenordnungen höher sein als das Oberfläche-zu-Volumen-Verhältnis einer planaren Schicht mit dem gleichen Volumen.
  • Ein weiterer Aspekt von Schichtanordnungen gemäß verschiedenen im vorliegenden Text beschriebenen Ausführungsformen – zum Beispiel der in 4F gezeigten Schichtanordnung – kann darin gesehen werden, dass das höhere Oberfläche-zu-Volumen-Verhältnis zum Beispiel dafür verwendet werden kann, eine verbesserte Wärmeübertragung von der ersten Schicht zu der zweiten Schicht zu erreichen. Zum Beispiel kann, gemäß einigen Ausführungsformen, die erste Schicht 401 eine Halbleiterschicht (zum Beispiel Siliziumschicht) eines Chips enthalten oder sein, und die zweite Schicht 406 kann eine Rückseitenmetallisierung des Chips enthalten oder sein, und das hohe Oberfläche-zu-Volumen-Verhältnis der Rückseitenmetallisierung kann dafür verwendet werden, eine verbesserte Wärmeübertragung des Halbleitermaterials (zum Beispiel Silizium) des Chips zu dem Rückseitenmetall zu erreichen.
  • Ein weiterer Aspekt einer oder mehrerer im vorliegenden Text beschriebenen Ausführungsformen – zum Beispiel der in 4F gezeigten Schichtanordnung – kann darin gesehen werden, dass das höhere Oberfläche-zu-Volumen-Verhältnis zum Beispiel dafür verwendet werden kann, einen verringerten ohmischen Widerstand zwischen einer elektrischen Anschlussregion (zum Beispiel einer Source-Drain-Region) eines Bauelements und einem elektrischen Kontakt (zum Beispiel Source-Drain-Metallkontakt) zu der elektrischen Anschlussregion zu erreichen. Zum Beispiel kann, gemäß einigen Ausführungsformen, die erste Schicht 401 eine elektrische Anschlussregion (zum Beispiel Source-Drain-Region eines Transistors) enthalten oder sein, und die zweite Schicht 406 kann ein elektrischer Kontakt (zum Beispiel Source-Drain-Metallkontakt) enthalten oder sein, und das hohe Oberfläche-zu-Volumen-Verhältnis des elektrischen Kontakts kann dafür verwendet werden, einen verringerten ohmischen Widerstand zwischen der elektrischen Anschlussregion und dem elektrischen Kontakt zu erreichen. Somit kann es zum Beispiel möglich sein, dass eine Polysiliziumabscheidung an Source-Drain-Regionen gemäß einigen Ausführungsformen vermieden werden kann.
  • 7 zeigt ein Schaubild 700 zum Veranschaulichen des oben beschriebenen Aspekts, d. h. das Verringern des ohmischen Widerstands durch Vergrößern des Oberfläche-zu-Volumen-Verhältnisses eines elektrischen Kontakts.
  • 7 zeigt einen Vergleich des elektrischen Widerstandes eines Volumenmetallstopfens 701 mit dem elektrischen Widerstand eines Metallstopfens 702, der mehrere Nanostäbe 702a enthält, im Weiteren als nanostrukturierter Metallstopfen 702 bezeichnet. Der Volumenmetallstopfen 701 besteht aus Kupfer (der spezifische Widerstand von Cu ist 1,68 × 10–10 Ω m) und hat eine zylindrische Geometrie mit einem Durchmesser von 1 μm und einer Tiefe von 1 μm. Der nanostrukturierte Metallstopfen 702 enthält mehrere Nanostäbe 702a aus Kupfer, wobei jeder Nanostab 702a eine zylindrische Geometrie mit einem Durchmesser Φ = 20 nm und einer Tiefe von 1 μm hat. Kurve 703 trägt einen elektrischen Widerstand des Volumenmetallstopfens 701 und einen elektrischen Widerstand eines nanostrukturierten Metallstopfens 702 für verschiedene Nanostabkonzentrationen (Anzahl der Nanostäbe 702a je Flächeneinheit) auf.
  • 7 zeigt, dass der elektrische Widerstand des nanostrukturierten Metallstopfens 702 kleiner ist als der elektrische Widerstand des Volumenmetallstopfens 701 und mit zunehmender Nanostabkonzentration abnimmt. Als Grund dafür kann man die Vergrößerung des Oberfläche-zu-Volumen-Verhältnisses des Metallstopfens 702 mit zunehmender Nanostabkonzentration (d. h. zunehmender Anzahl der Nanostäbe 702a je Flächeneinheit) ansehen.
  • Wie in 4F gezeigt, können gemäß verschiedenen Ausführungsformen die zweite Schicht 406, oder das Metall oder die Metalllegierung der zweiten Schicht 406, die Nanolöcher 405 (oder wenigstens einige der Nanolöcher 405) vollständig ausfüllen, wie gezeigt. Das heißt, der erste Teil 406a der zweiten Schicht 406, die in mindestens einigen der Nanolöcher 405 angeordnet ist, und der zweite Teil 406b der zweiten Schicht 406, welche die Seite 401a der ersten Schicht 401 bedeckt, können aneinandergrenzen, wie gezeigt. Oder anders ausgedrückt: Die zweite Schicht 406, die die Nanolöcher 405 ausfüllt und die Seite 401a der ersten Schicht 401 bedeckt, kann frei oder im Wesentlichen frei von Leerstellen sein.
  • Gemäß einigen Ausführungsformen kann es möglich sein, dass die zweite Schicht 406 die Nanolöcher 405 (oder wenigstens einige der Nanolöcher 405) teilweise ausfüllt, wobei eine Weiterverarbeitung ausgeführt werden kann, um die Nanolöcher 405 vollständig auszufüllen, wie unten beschrieben wird.
  • 5A bis 5D zeigen Querschnittsansichten, die ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen veranschaulichen. Bezugszeichen, die die gleichen wie in den 4A bis 4F sind, bezeichnen die gleichen Elementen wie dort und werden hier nicht mehr ausführlich beschrieben (hierfür verweisen wir auf die Beschreibung oben).
  • 5A zeigt, in einer Ansicht 500, dass eine erste Schicht 401 mit einer Seite 401a bereitgestellt werden kann, und ein oder mehrere Nanolöcher 405 können in der ersten Schicht 401 ausgebildet werden, zum Beispiel in einer ähnlichen Weise, wie es oben bereits in Verbindung mit den 4A bis 4E beschrieben wurde, oder gemäß anderen im vorliegenden Text beschriebenen Ausführungsformen.
  • 5B zeigt, in einer Ansicht 510, dass eine zweite Schicht 406 über der Seite 401a der ersten Schicht 401 beschriebenen, wobei die zweite Schicht 406 ein Metall oder eine Metalllegierung enthält. Oder anders ausgedrückt: Ein Metall oder eine Metalllegierung können über der Seite 401a der ersten Schicht 401 abgeschieden werden, um die zweite Schicht 406 zu bilden.
  • Gemäß einigen Ausführungsformen kann das Metall oder die Metalllegierung der zweiten Schicht 406 Aluminium (Al), Kupfer (Cu), Gold (Au), Silber (Ag), Zinn (Sn), Palladium (Pd), Zink (Zn), Nickel (Ni), Eisen (Fe) oder eine Legierung, die eines oder mehrere der oben genannten Metalle enthält, enthalten oder sein; jedoch kann die zweite Schicht 406 alternativ oder zusätzlich auch andere Metalle oder Metalllegierungen enthalten oder daraus bestehen.
  • Die zweite Schicht 406 (oder ein erster Teil 406a der zweiten Schicht 406) kann mindestens einen Teil der Nanolöcher 405 ausfüllen. Außerdem kann die zweite Schicht 406 (oder ein zweiter Teil 406b der zweiten Schicht 406) mindestens einen Teil der Seite 401a der ersten Schicht 401 bedecken.
  • Die zweite Schicht 406, oder das Metall oder die Metalllegierung der zweiten Schicht 406, können mittels eines beliebigen geeigneten Abscheidungsprozesses abgeschieden werden, einschließlich beispielsweise chemisches Aufdampfen (CVD), physikalisches Aufdampfen (PVD), Aufsputtern, Elektroplattieren und chemisches Plattieren.
  • Wie gezeigt, kann die zweite Schicht 406 die Nanolöcher 405 (oder wenigstens einige der Nanolöcher 405) teilweise ausfüllen. Zum Beispiel können der erste Teil 406a der zweiten Schicht 406, die in mindestens einigen der Nanolöcher 405 angeordnet ist, und der zweite Teil 406b der zweiten Schicht 406, der die Seite 401a der ersten Schicht 401 bedeckt, nicht-aneinandergrenzend sein, wie gezeigt. Das heißt, die zweite Schicht 406, die die Nanolöcher 405 ausfüllt und die Seite 401a der ersten Schicht 401 bedeckt, kann eine oder mehrere Leerstellen 407 enthalten.
  • 5C zeigt, in einer Ansicht 520, dass die zweite Schicht 406 (oder der zweite Teil 406b der zweiten Schicht 406, der die Seite 401a der ersten Schicht 401 bedeckt, beispielsweise die Oberflächenmetallschicht) gemäß einigen Ausführungsformen gereinigt werden kann. Das kann zum Beispiel enthalten, den zweiten Teil 406b der zweiten Schicht 406 zu entfernen, der die Seite 401a der ersten Schicht 401 bedeckt, wie gezeigt.
  • Des Weiteren kann, gemäß einigen Ausführungsformen, die zweite Schicht 406 (oder der erste Teil 406a der zweiten Schicht 406, die in den Nanolöchern 405 angeordnet ist) erwärmt werden, um Nanokristalle in den Nanolöchern 405 zu schmelzen.
  • Zum Beispiel kann die zweite Schicht 406 auf eine Temperatur erwärmt werden, die mindestens so hoch ist wie eine Schmelztemperatur von Metall-Nanokristallen, die in den Nanolöchern 405 durch das Abscheiden der zweiten Schicht 406 entstanden sein können. Oder anders ausgedrückt: Das Abscheiden der zweiten Schicht 406, die ein Metall oder eine Metalllegierung enthält oder daraus besteht, kann das Entstehen von Metall-Nanokristallen (oder anders ausgedrückt: Nanokristallen des Metalls oder der Metalllegierung der zweiten Schicht 406) in den Nanolöchern 405 zur Folge gehabt haben, und die Metall-Nanokristalle können durch Erwärmen der zweiten Schicht 406 auf die Schmelztemperatur (oder über die Schmelztemperatur hinaus) der Metall-Nanokristalle geschmolzen werden.
  • Wie oben angesprochen, ist anzumerken, dass die Schmelztemperatur von Nanokristallen eines Materials (zum Beispiel Metall oder Metalllegierung) niedriger sein kann als die Schmelztemperatur einer Volumenprobe (zum Beispiel einer Probe mit makroskopischen Abmessungen) dieses Materials (zum Beispiel Metall oder Metalllegierung), und kann im Allgemeinen von der Größe der Nanokristalle abhängig sein und kann insbesondere mit abnehmender Größe der Nanokristalle abnehmen.
  • 8 zeigt ein Schaubild 800, das den oben beschriebenen Aspekt veranschaulicht, d. h. die Abhängigkeit der Schmelztemperatur von der Probengröße.
  • Schaubild 800 zeigt Schmelztemperaturen Tm von drei verschiedenen Proben (I, II und III) von Paracetamol in nanokristalliner Form und mit variierenden Durchmessern d der Nanokristalle. Es ist zu erkennen, dass die Schmelztemperatur Tm in jedem Fall ungefähr linear mit dem Inversen 1/d des Nanokristalldurchmessers d abnimmt. Die Abnahme von Tm mit dem Durchmesser d kann anhand der sogenannten Gibbs-Thomson-Gleichung modelliert werden:
    Figure DE102013109285A1_0002
    wobei σc die Oberflächenspannung bezeichnet, ΔH ∞ / m die Enthalpie des Schmelzens bezeichnet und ρc die Kristalldichte bezeichnet.
  • Gemäß einigen Ausführungsformen kann das weitere Metall oder die weitere Metalllegierung nach dem Erwärmen der zweiten Schicht 406 abgeschieden werden. Das Metall oder die Metalllegierung kann das gleiche sein wie bei der zweiten Schicht 406 (d. h. das Metall oder die Metalllegierung der zweiten Schicht 406 kann wieder abgeschieden werden). Jedoch kann gemäß einigen Ausführungsformen alternativ oder zusätzlich auch ein anderes Metall oder eine andere Metalllegierung abgeschieden werden.
  • Das Abscheiden von weiterem Metall oder weiterer Metalllegierung kann zu einem weiteren Befüllen der Nanolöcher 405, wie in 5C gezeigt, und zum abschließenden Befüllen der Nanolöcher 405 und zum Bedecken mindestens eines Teils der Seite 401a der ersten Schicht 401 mit dem Metall oder der Metalllegierung führen, wie in 5D in einer Ansicht 530 gezeigt. Zum Beispiel könnte eine dritte Schicht 408, die das gleiche (oder ein anderes) Metall oder die gleiche (oder eine andere) Metalllegierung enthält oder daraus besteht, über der Seite 401a der ersten Schicht 401 abgeschieden werden. Die dritte Schicht 408 kann dazu dienen, die Nanolöcher 405 (oder wenigstens einige der Nanolöcher 405) vollständig auszufüllen und mindestens einen Teil der Seite 401a der ersten Schicht 401 zu bedecken, wie gezeigt. Zum Beispiel können die zweite Schicht 406 und die dritte Schicht 408 gemäß einigen Ausführungsformen eine aneinandergrenzende Metallschicht oder Metalllegierungsschicht bilden.
  • Gemäß einigen Ausführungsformen kann es möglich sein, einige oder alle der Prozesse, die oben in Verbindung mit den 5C und 5D beschrieben wurden, zu iterieren, d. h. Reinigen der Oberfläche des abgeschiedenen Metalls oder der abgeschiedenen Metalllegierung, Erwärmen der Metall-Nanokristalle in den Nanolöchern, um die Nanokristalle zu schmelzen, und erneutes Abscheiden von Metall oder Metalllegierung, um ein vollständiges Befüllen der Nanolöcher mit Metall oder Metalllegierung zu erhalten.
  • 9A bis 9D zeigen Querschnittsansichten, die ein Verfahren zur Herstellung einer Schichtanordnung gemäß verschiedenen Ausführungsformen veranschaulichen. Bezugszeichen, die die gleichen wie in den 4A bis 4F und/oder in den 5A bis 5D sind, bezeichnen die gleichen Elemente wie dort und werden hier nicht erneut im Detail beschrieben. Wir verweisen dazu auf die Beschreibung oben.
  • 9A zeigt, in einer Ansicht 900, dass eine erste Schicht 401 mit einer Seite 401a bereitgestellt werden kann und das ein oder mehrere Nanolöcher 405 in der ersten Schicht 401 ausgebildet werden können, zum Beispiel in einer ähnlichen Weise, wie es oben in Verbindung mit den 4A zu 4E beschrieben wurde, oder gemäß anderen im vorliegenden Text beschriebenen Ausführungsformen.
  • Wie in 9A gezeigt, können die Nanolöcher 405 gemäß der in 9A gezeigten Ausführungsform gerade oder im Wesentlichen gerade Seitenwände 405a haben. Zum Beispiel kann ein Querschnittsprofil der Seitenwände 405a der Nanolöcher 405 eine gerade oder im Wesentlichen gerade Form haben.
  • 9B zeigt, in einer Ansicht 910, dass eine zweite Schicht 406 über der Seite 401a der ersten Schicht 401 abgeschieden werden kann, wobei die zweite Schicht 406 ein Metall oder eine Metalllegierung enthält. Oder anders ausgedrückt: Das Metall oder die Metalllegierung kann über der Seite 401a der ersten Schicht 401 abgeschieden werden, um die zweite Schicht 406 zu bilden.
  • Gemäß einigen Ausführungsformen kann das Metall oder die Metalllegierung der zweiten Schicht 406 Aluminium (Al), Kupfer (Cu), Gold (Au), Silber (Ag), Zinn (Sn), Palladium (Pd), Zink (Zn), Nickel (Ni), Eisen (Fe) oder eine Legierung, die eines oder mehrere der oben genannten Metalle enthält, enthalten oder sein; jedoch kann die zweite Schicht 406 alternativ oder zusätzlich auch andere Metalle oder Metalllegierungen enthalten oder daraus bestehen.
  • Die zweite Schicht 406 (oder ein erster Teil 406a der zweiten Schicht 406) kann mindestens einen Teil der Nanolöcher 405 ausfüllen, zum Beispiel einen unteren Abschnitt 405b der Nanolöcher 405. Außerdem kann die zweite Schicht 406 (oder ein zweiter Teil 406b der zweiten Schicht 406) mindestens einen Teil der Seite 401a der ersten Schicht 401 bedecken. Des Weiteren kann die zweite Schicht 406 (oder der zweite Teil 406b der zweiten Schicht 406) einen Abschnitt der Seitenwände 405a der Nanolöcher 405 bedecken, zum Beispiel einen oberen Abschnitt 405c der Seitenwände 405a der Nanolöcher 405, wie gezeigt.
  • Die zweite Schicht 406, oder das Metall oder die Metalllegierung der zweiten Schicht 406, kann mittels eines beliebigen geeigneten Abscheidungsprozesses abgeschieden werden, einschließlich beispielsweise chemisches Aufdampfen (CVD), physikalisches Aufdampfen (PVD), Aufsputtern, Elektroplattieren und chemisches Plattieren.
  • Wie gezeigt, kann die zweite Schicht 406 die Nanolöcher 405 (oder wenigstens einige der Nanolöcher 405) teilweise ausfüllen. Zum Beispiel braucht ein oberer Abschnitt der Nanolöcher 405, der dem oberen Abschnitt 405c der Seitenwände 405a der Nanolöcher 405 entspricht, nicht vollständig mit der zweiten Schicht 406 ausgefüllt zu sein. Oder anders ausgedrückt: Der erste Teil 406a der zweiten Schicht 406, die in mindestens einigen der Nanolöcher 405 angeordnet ist, und der zweite Teil 406b der zweiten Schicht 406, der die Seite 401a der ersten Schicht 401 und den oberen Abschnitt 405c der Seitenwände 405a der Nanolöcher 405 bedeckt, können so angeordnet sein, dass Lücken 507 in den Nanolöchern 405 zurückbleiben.
  • 9C zeigt, in einer Ansicht 920, dass die zweite Schicht 406, zum Beispiel die Oberflächenmetallschicht (oder der Teil des zweiten Teils 406b der zweiten Schicht 406, der die Seite 401a der ersten Schicht 401 bedeckt), gemäß einigen Ausführungsformen gereinigt werden kann. Das kann zum Beispiel enthalten, den Teil des zweiten Teils 406b der zweiten Schicht 406, der die Seite 401a der ersten Schicht 401 bedeckt, zu entfernen, wie gezeigt.
  • Des Weiteren kann, gemäß einigen Ausführungsformen, die zweite Schicht 406 (oder der erste Teil 406a der zweiten Schicht 406, der in den Nanolöchern 405 angeordnet ist, und der Teil des zweiten Teils 406b der zweiten Schicht 406, der den oberen Abschnitt 405c der Seitenwände 405a der Nanolöcher 405 bedeckt) erwärmt werden, um Nanokristalle in den Nanolöchern 405 zu schmelzen, zum Beispiel ähnlich wie oben in Verbindung mit 5C beschrieben.
  • Gemäß einigen Ausführungsformen kann weiteres Metall oder weitere Metalllegierung nach dem Erwärmen der zweiten Schicht 406 abgeschieden werden. Das Metall oder die Metalllegierung kann das gleiche sein wie bei der zweiten Schicht 406 (d. h. das Metall oder die Metalllegierung der zweiten Schicht 406 kann wieder abgeschieden werden). Jedoch kann gemäß einigen Ausführungsformen alternativ oder zusätzlich auch ein anderes Metall oder eine andere Metalllegierung abgeschieden werden.
  • Das Abscheiden von weiterem Metall oder weiterer Metalllegierung kann zum abschließenden Befüllen der Nanolöcher 405 und zum Bedecken mindestens eines Teils der Seite 401a der ersten Schicht 401 mit dem weiteren Metall oder der weiteren Metalllegierung führen, wie in 9D in einer Ansicht 930 gezeigt. Zum Beispiel könnte eine dritte Schicht 408, die das gleiche (oder ein anderes) Metall oder die gleiche (oder eine andere) Metalllegierung enthält oder daraus besteht, über der Seite 401a der ersten Schicht 401 abgeschieden werden. Die dritte Schicht 408 kann dazu dienen, die Nanolöcher 405 (oder wenigstens einige der Nanolöcher 405) vollständig auszufüllen und mindestens einen Teil der Seite 401a der ersten Schicht 401 zu bedecken, wie gezeigt. Zum Beispiel können die zweite Schicht 406 und die dritte Schicht 408 gemäß einigen Ausführungsformen eine aneinandergrenzende Metall- oder Metalllegierungsschicht bilden.
  • Gemäß einigen Ausführungsformen kann es möglich sein, einige oder alle der oben in Verbindung mit den 9C und 9D beschriebenen Prozesse zu iterieren, d. h. Reinigen der Oberfläche des abgeschiedenen Metalls oder der abgeschiedenen Metalllegierung, Erwärmen der Metall-Nanokristalle in den Nanolöchern, um die Nanokristalle zu schmelzen, und erneutes Abscheiden von Metall oder Metalllegierung, um ein vollständiges Befüllen der Nanolöcher mit Metall oder Metalllegierung zu erhalten.
  • Die Ausführungsformen, die oben in Verbindung mit den 4A bis 4F, 5A bis 5D und 9A bis 9D beschrieben wurden, wurden im Kontext des Abscheidens von Metall über einer nanostrukturierten Halbleiterschicht beschrieben, d. h. die erste Schicht 401 wurde so beschrieben, dass sie ein Halbleitermaterial enthält oder daraus besteht, und die zweite Schicht 406 und die dritte Schicht 408 wurden so beschrieben, dass sie ein Metall oder eine Metalllegierung enthalten oder daraus bestehen. Es ist anzumerken, dass der oben beschriebene physische Ineinandergreif-Mechanismus zum Beispiel auch auf den allgemeineren Fall angewendet werden kann, wo eine zweite Schicht ein zweites Material enthält oder daraus besteht, das über einer nanostrukturierten ersten Schicht abgeschieden wird, die ein erstes Material enthält oder daraus besteht, wobei das erste Material und/oder das zweite Material zum Beispiel ein isolierendes Material oder ein halbleitendes Material oder ein leitfähiges Material sein können, und/oder wobei das erste Material und das zweite Material die gleichen oder verschiedene Materialien sein können. Das heißt, gemäß verschiedenen Ausführungsformen kann die oben gezeigte erste Schicht 401 andere Materialien als Halbleiter enthalten oder daraus bestehen, und die oben gezeigte zweite Schicht 406 und/oder dritte Schicht 408 können andere Materialien als Metalle oder Metalllegierungen enthalten oder daraus bestehen.
  • Obgleich die Erfindung konkret anhand bestimmter Ausführungsformen gezeigt und beschrieben wurde, versteht der Fachmann, dass verschiedene Änderungen in Form und Detail daran vorgenommen werden können, ohne vom Geist und Geltungsbereich der Erfindung, wie sie durch die beiliegenden Ansprüche definiert werden, abzuweichen. Der Geltungsbereich der Erfindung wird somit durch die beiliegenden Ansprüche beschrieben, und alle Änderungen, die in Inhalt und Umfang den Ansprüchen äquivalent sind, sollen darum ebenfalls vom Schutzumfang erfasst werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Masuda und K. Fukuda: ”Ordered Metal Nanohole Arrays Made by a Two-Step Replication of Honeycomb Structures of Anodic Alumina”, Science, Vol. 268, S. 1466–1468 (1995) [0084]
    • H. Masuda, F. Hasegwa und S. Ono: „Self-Ordering of Cell Arrangement of Anodic Porous Alumina Formed in Sulfuric Acid Solution”, Journal of the Electrochemical Society 144, L127–30 (1997) [0084]

Claims (21)

  1. Verfahren (100) zur Herstellung einer Schichtanordnung, die Folgendes aufweist: Bereitstellen einer ersten Schicht mit einer Seite (102); Ausbilden eines oder mehrerer Nanolöcher in der ersten Schicht, die in Richtung der Seite der ersten Schicht offen sind (104); und Abscheiden einer zweiten Schicht über der Seite der ersten Schicht nach dem Ausbilden der Nanolöcher (106).
  2. Verfahren (100) nach Anspruch 1, wobei die zweite Schicht mindestens einen Teil der Nanolöcher ausfüllt und mindestens einen Teil der Seite der ersten Schicht bedeckt.
  3. Verfahren (100) nach Anspruch 1 oder 2, wobei das Ausbilden (104) des einen oder der mehreren Nanolöcher in der ersten Schicht Folgendes aufweist: Ausbilden einer nanoporösen Maskenschicht über der Seite der ersten Schicht; Ätzen der ersten Schicht unter Verwendung der nanoporösen Maskenschicht als eine Ätzmaske; und Entfernen der nanoporösen Maskenschicht nach dem Ätzen der ersten Schicht.
  4. Verfahren (100) nach Anspruch 3, wobei das Ausbilden der nanoporösen Maskenschicht über der Seite der ersten Schicht das Ausbilden einer nanoporösen Aluminiumoxidschicht über der Seite der ersten Schicht aufweist; wobei vorzugsweise das Ausbilden der nanoporösen Aluminiumoxidschicht über der Seite der ersten Schicht Folgendes aufweist: Abscheiden einer Aluminiumschicht über der Seite der ersten Schicht; und anodisches Oxidieren der Aluminiumschicht in einem sauren Elektrolyten.
  5. Verfahren (100) nach Anspruch 3 oder 4, wobei das Ausbilden der nanoporösen Maskenschicht über der Seite der ersten Schicht das Ausbilden einer nanoporösen Polymerschicht über der Seite der ersten Schicht aufweist; wobei vorzugsweise das Ausbilden der nanoporösen Polymerschicht über der Seite der ersten Schicht Folgendes aufweist: Abscheiden eines Block-Copolymermaterials über der Seite der ersten Schicht; und selektives Ätzen mindestens einer Polymerkomponente des Block-Copolymermaterials.
  6. Verfahren (100) nach einem der Ansprüche 1 bis 5, das des Weiteren Folgendes aufweist: Erwärmen der zweiten Schicht nach dem Abscheiden der zweiten Schicht über der Seite der ersten Schicht; und Abscheiden einer dritten Schicht über der Seite der ersten Schicht nach dem Erwärmen der zweiten Schicht; wobei vorzugsweise die dritte Schicht das gleiche Material wie die zweite Schicht aufweist.
  7. Verfahren (100) nach Anspruch 6, das des Weiteren Folgendes aufweist: Reinigen der zweiten Schicht vor dem Erwärmen der zweiten Schicht.
  8. Verfahren (100) nach einem der Ansprüche 1 bis 7, wobei die zweite Schicht eines oder mehrere der folgenden Materialien aufweist: ein Metall oder eine Metalllegierung, ein Glasmaterial, ein Polymermaterial, ein Keramikmaterial.
  9. Verfahren (100) nach einem der Ansprüche 1 bis 8, wobei die erste Schicht ein Halbleitermaterial aufweist und die zweite Schicht ein Metall oder eine Metalllegierung aufweist.
  10. Verfahren (100) nach Anspruch 9, wobei das Bereitstellen der ersten Schicht das Bereitstellen eines Halbleitersubstrats aufweist, wobei die erste Schicht Teil des Halbleitersubstrats ist.
  11. Verfahren (100) nach Anspruch 10, wobei das Halbleitersubstrat ein Wafer ist; wobei vorzugsweise die Seite der ersten Schicht eine Rückseite des Wafers ist und die zweite Schicht eine Rückseitenmetallisierung aufweist.
  12. Verfahren (100) nach einem der Ansprüche 9 bis 11, wobei die erste Schicht eine elektrische Anschlussregion aufweist; wobei vorzugsweise die elektrische Anschlussregion eine Source-Drain-Region aufweist.
  13. Verfahren zur Herstellung einer Schichtanordnung, die Folgendes aufweist: Bereitstellen einer Halbleiterschicht mit einer Seite; Ausbilden mehrerer Nanolöcher in der Halbleiterschicht, die in Richtung der Seite der Halbleiterschicht offen sind; Abscheiden eines Metalls oder einer Metalllegierung über der Seite der Halbleiterschicht, um mindestens einen Teil der Nanolöcher auszufüllen und mindestens einen Teil der Seite der Halbleiterschicht zu bedecken.
  14. Verfahren nach Anspruch 13, wobei das Ausbilden der mehreren Nanolöcher in der Halbleiterschicht Folgendes aufweist: Ausbilden einer nanoporösen Maskenschicht über der Seite der Halbleiterschicht; und Ätzen der Halbleiterschicht unter Verwendung der nanoporösen Maskenschicht als eine Ätzmaske.
  15. Verfahren nach Anspruch 14, wobei die nanoporöse Maskenschicht nanoporöses Aluminiumoxid oder ein nanoporöses Polymermaterial aufweist.
  16. Verfahren nach Anspruch 14 oder 15, das des Weiteren Folgendes aufweist: Erwärmen des Metalls oder der Metalllegierung nach dem Abscheiden des Metalls oder der Metalllegierung über der Seite der Halbleiterschicht; und Abscheiden von weiterem Metall oder weiterer Metalllegierung über der Halbleiterschicht nach dem Erwärmen des Metalls oder der Metalllegierung.
  17. Verfahren zur Herstellung einer Schichtanordnung, die Folgendes aufweist: Ausbilden einer Ätzmaske über einem Substrat, wobei die Ätzmaske eine Nanoloch-Gruppierung aufweist; Ätzen des Substrats unter Verwendung der Ätzmaske, um Nanolöcher in dem Substrat zu bilden; Entfernen der Ätzmaske nach dem Ätzen des Substrats; und Abscheiden einer Schicht über dem Substrat, um mindestens einen Teil der Nanolöcher auszufüllen und mindestens einen Teil des Substrats mit der Schicht zu bedecken.
  18. Verfahren nach Anspruch 17, wobei die Ätzmaske poröses Aluminiumoxid oder ein poröses Polymermaterial aufweist; wobei vorzugsweise die Schicht ein Metall oder eine Metalllegierung aufweist.
  19. Schichtanordnung, die Folgendes aufweist: eine erste Schicht mit einer Seite; ein oder mehrere Nanolöcher in der ersten Schicht, die in Richtung der Seite der ersten Schicht offen sind; eine zweite Schicht, die mindestens einen Teil der Nanolöcher ausfüllt und mindestens einen Teil der Seite der ersten Schicht bedeckt, wobei die zweite Schicht mindestens eines der folgenden Materialien aufweist: ein Metall oder eine Metalllegierung, ein Glasmaterial, ein Polymermaterial, ein Keramikmaterial.
  20. Schichtanordnung nach Anspruch 19, wobei die erste Schicht Teil eines Wafers oder Chips ist; wobei vorzugsweise die Seite der ersten Schicht eine Rückseite des Wafers oder Chips ist und die zweite Schicht eine Rückseitenmetallisierung des Wafers oder Chips aufweist.
  21. Schichtanordnung nach Anspruch 20, wobei die erste Schicht eine elektrische Anschlussregion aufweist und die zweite Schicht einen elektrischen Kontakt aufweist, der mit der elektrischen Anschlussregion verbunden ist.
DE102013109285.3A 2012-08-30 2013-08-27 Verfahren zur Herstellung einer Schichtanordnung, und Schichtanordnung Withdrawn DE102013109285A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/598,672 2012-08-30
US13/598,672 US8772948B2 (en) 2012-08-30 2012-08-30 Method for manufacturing a layer arrangement, and a layer arrangement

Publications (1)

Publication Number Publication Date
DE102013109285A1 true DE102013109285A1 (de) 2014-03-06

Family

ID=50098568

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013109285.3A Withdrawn DE102013109285A1 (de) 2012-08-30 2013-08-27 Verfahren zur Herstellung einer Schichtanordnung, und Schichtanordnung

Country Status (3)

Country Link
US (2) US8772948B2 (de)
CN (1) CN103681286B (de)
DE (1) DE102013109285A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111442686A (zh) * 2020-04-06 2020-07-24 东莞市汇成新材料科技有限公司 利于提升铝制品散热效率的纳米金属超导热材料制作工艺

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513316B1 (ko) * 2003-01-21 2005-09-09 삼성전기주식회사 고효율 반도체 소자 제조방법
US6987071B1 (en) * 2003-11-21 2006-01-17 Nanosolar, Inc. Solvent vapor infiltration of organic materials into nanostructures
US8512849B2 (en) * 2007-08-09 2013-08-20 International Business Machines Corporation Corrugated interfaces for multilayered interconnects
CN101350392B (zh) * 2008-08-29 2010-09-15 华中科技大学 纳米图案p型氮化物半导体欧姆接触电极及其制备方法
CN101488475B (zh) * 2009-02-20 2010-09-01 中国科学院上海微系统与信息技术研究所 一种厚膜氮化镓与衬底蓝宝石自剥离的实现方法
CN101872730B (zh) * 2009-11-30 2012-06-27 上海上大瑞沪微系统集成技术有限公司 用碳纳米管簇填充硅通孔的方法
US9231133B2 (en) * 2010-09-10 2016-01-05 International Business Machines Corporation Nanowires formed by employing solder nanodots
US8628996B2 (en) * 2011-06-15 2014-01-14 International Business Machines Corporation Uniformly distributed self-assembled cone-shaped pillars for high efficiency solar cells
US8877628B2 (en) * 2012-07-12 2014-11-04 Micron Technologies, Inc. Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H. Masuda, F. Hasegwa und S. Ono: "Self-Ordering of Cell Arrangement of Anodic Porous Alumina Formed in Sulfuric Acid Solution", Journal of the Electrochemical Society 144, L127-30 (1997)
Masuda und K. Fukuda: "Ordered Metal Nanohole Arrays Made by a Two-Step Replication of Honeycomb Structures of Anodic Alumina", Science, Vol. 268, S. 1466-1468 (1995)

Also Published As

Publication number Publication date
US8772948B2 (en) 2014-07-08
US20140264764A1 (en) 2014-09-18
CN103681286A (zh) 2014-03-26
US20140061935A1 (en) 2014-03-06
CN103681286B (zh) 2018-01-16
US9349794B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
DE2142146C3 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
DE112016002967T5 (de) Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung
DE102014213083B4 (de) Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln
DE102010029282A1 (de) Verfahren und Vorrichtung zur Herstellung einer Dünnschichtbatterie
EP2260126A2 (de) Nanodrähte und verfahren zu deren herstellung
EP2670880B1 (de) Verfahren zum erzeugen einer dreidimensionalen struktur sowie dreidimensionale struktur
DE102016204201A1 (de) Silicidierte Nanodrähte für Nanobrücken-Weak-Links
DE102005028704A1 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE102017104906A1 (de) Anordnung und Verfahren zum Bereitstellen einer Vielzahl von Nanodrähten
DE102015201385A1 (de) Elektrischer Kontakt für ein Graphenteil
DE102013225863A1 (de) Verfahren der Herstellung von Nanokegel-Textur bzw. -Struktur auf Glas und transparenten Leitern
DE102014107105A1 (de) Verfahren zur verarbeitung eines trägers und eine elektronische komponente
DE112018005786T5 (de) Plattiertes Material und Verfahren zu dessen Herstellung
DE102017104922A1 (de) Verbindung von elektrischen Leitern
DE102013109285A1 (de) Verfahren zur Herstellung einer Schichtanordnung, und Schichtanordnung
DE112012000272T5 (de) Verfahren zum Ermöglichen des Verfahrens und Erweitern des Verfahrensfensters zum Bilden von Silicid, Germanid oder Germanosilicid in Strukturen mit extrem kleinen Abmessungen
DE102018111220B3 (de) Verfahren zum Herstellen einer Atomfalle sowie Atomfalle
DE102017104921A1 (de) Verbindung von thermischen Leitern
DE102008060645A1 (de) Leiterplatte mit ausgerichteten Nanostrukturen
DE102016115336A1 (de) Verfahren zum verarbeiten eines trägers und verfahren zum übertragen einer graphenschicht
DE102015006465B4 (de) Nanoröhrenstruktur-basierter metall-damaszener-prozess
DE112018005897T5 (de) Halbleiterbauelement und herstellungsverfahren dafür
WO2006053753A1 (de) Nanostrukturträger, verfahren zu dessen herstellung sowie dessen verwendung
DE102018204376A1 (de) Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
DE102017110076A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned