CN102938393A

CN102938393A - 铜金属覆盖层的制备方法

Info

Publication number: CN102938393A
Application number: CN2012104962548A
Authority: CN
Inventors: 张亮
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2012-11-28
Filing date: 2012-11-28
Publication date: 2013-02-20
Anticipated expiration: 2032-11-28
Also published as: CN102938393B

Abstract

一种铜金属覆盖层的制备方法，包括：步骤S1：提供具有冗余铜金属填充的半导体器件；步骤S2：化学机械研磨冗余金属铜填充所在的表面，并停止在所述防金属扩散层；步骤S3：进行离子干法刻蚀，并使得所述铜金属填充的第二上表面较所述沟槽结构之第一上边沿具有预定高度h₁的凹陷；步骤S4：淀积金属覆盖层；步骤S5：化学机械研磨去除防金属扩散层且铜金属填充的第二上表面具有金属覆盖层；步骤S6：淀积介质隔离保护层。本发明所述方法不仅可以在铜金属填充上淀积金属覆盖层，且避免低介电常数介质层污染。同时，改善铜金属填充与介质隔离保护层的粘附特性，减少了界面扩散和迁移，提高抗电迁移能力和应力迁移能力，最终提高了所述半导体器件的可靠性能。

Description

铜金属覆盖层的制备方法

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种铜金属覆盖层的制备方法。

背景技术

随着科学技术的不断进步，后道互连在半导体芯片制造领域发挥着越来越重要的作用。另外，在先进制程中，图形的关键尺寸也越来越小。为了获得更低的信号延时和高性能的响应特性，45纳米技术结点以下的铜互连层所用的介质材料的介电常数越来越低，孔隙率越来越高，结构更为疏松。线宽的减小和多孔介质材料应用对互连结构的可靠性提出更大挑战。

铜互连结构的可靠性问题主要涉及抗电迁移，介质击穿，应力迁移，静电累积放电等离子引发的击穿及封装相关的可靠性等多个方面。作为导电、动力供应和信号传递的互连结构，其抗电迁移性能是铜互连可靠性能中最重要的一个方面。但是，在工作状态下，温度和电场的双重因素会使得铜互连线中的铜原子在电子风的撞击下产生定向移动，从而使得金属铜从阴极端向阳极端发生移动，导致阴极端出现空洞和阳极端出现金属挤出，最后引发互连结构的电阻变大，甚至断路和短路，使整个芯片失效。对于铜互连结构而言，其电迁移的主导模式是界面扩散，因而伴随着线宽的减少，界面的比例不断增大，保障抗电迁移性能的难度也越来越达。由于集成电路芯片的应用范围日益扩大，性能的要求也越来越高，因此保障可靠性性能，特别是提高抗电迁移性能成为芯片制造的重要问题。

目前，研究者从多方面提出了提高铜互连结构的抗电迁移性能的途径，比如采用制造导向性设计(Design for Manufacture)从设计规则方面进行图形优化，对容易出现电迁移问题的结构或图形进行约束或禁止，从设计上给出金属互连所能承受的最大电流密度；采用多层介质覆盖层以提高结合力和密封性能以降低铜的界面扩散系数；以及在铜的顶部生长金属覆盖层提高抗电迁移性能和应力迁移性能的方法。

如专利申请号为200310124737.6的中国专利所揭露的具有双覆盖层的半导体器件的互连及其制造方法，所述半导体器件的互连是一种铜金属镶嵌互连，在用化学机械抛光加工过的铜层上形成覆盖层，该覆盖层是氮化硅层和碳化硅层的双层结构。因此，有可能在提供优良的漏电流抑制作用的同时维持碳化硅层的高刻蚀选择性和低介电常数。该覆盖层是由顺序淀积的氮化硅层和碳化硅层形成的双层结构。该专利发明人认为，由于提高了界面间表面的界面特性，所以在界面间表面中不会出现孔洞；由于界面性能得到强化，因而可以提高其抗电迁移性能。但是，所述方法忽略了金属铜和介质阻挡层的界面，而金属铜和介质阻挡层直接接触的界面结合力较差，因此该方法可用于降低漏电流而对电迁移性能的提高相当有限。

又如专利申请号为200980138541.8的中国专利所揭露的用于形成钌金属覆盖层的方法，所述方法通过沉积钌(Ru)金属于半导体器件制造中以改善铜(Cu)金属中的电迁移和应力迁移。该专利的实施例包括用NH_x(x≤3)自由基和H自由基处理包括金属层和低K电介质材料的图案化衬底，以提高Ru金属层在金属铜层上相对于在低K电介质材料上的沉积选择比。另外，在专利号为00810831.5的中国专利所揭露的具有高抗电迁移的导体的制作方法及其结构中提出采用涂覆的方法选择性的将金属覆盖层CoWP(钴钨磷)沉积到铜表面，提高的抗电迁移性能和抗应力迁移性能。上述两个中国专利均涉及到金属覆盖层的选择性沉积。即，淀积所述金属覆盖层在所述铜金属层和所述介质保护层之间形成一个过渡层，可以明显的提高两者的结合力，能极大地提高互连结构的抗电迁移性能。上述两个专利的技术方案均理想化的通过选择性生长仅在铜结构上形成金属覆盖层。但是，在实际生产工艺中，仅依靠涂覆过程或沉积过程的选择性生长均无法避免金属覆盖层在电介质材料上的沉积。势必会导致金属覆盖层对电介质材料，特别是疏松的多孔介质材料的金属粘污，导致漏电流大增，击穿特性锐减。

为此，如何能够采用简单有效的方法实现在金属铜表面形成金属覆盖层，而不会在绝缘介质上产生不需要的金属残留，实现完全选择性的生长铜金属覆盖层成为本领域亟待解决的问题。

故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种铜金属覆盖层的制备方法。

发明内容

本发明是针对现有技术中，传统的铜金属覆盖层的制备方法仅用于降低漏电流，而对电迁移性能的提高相当有限；另一方面，仅依靠涂覆过程或沉积过程的选择性生长均无法避免金属覆盖层在电介质材料上的沉积，导致金属覆盖层对电介质材料，特别是疏松的多孔介质材料的金属粘污，进而使得漏电流大增，击穿特性锐减等缺陷提供一种铜金属覆盖层的制备方法。

为了解决上述问题，本发明提供一种铜金属覆盖层的制备方法，所述方法包括：

执行步骤S1：提供具有冗余铜金属填充的半导体器件；

执行步骤S2：化学机械研磨所述具有冗余铜金属填充的半导体器件之冗余金属铜填充所在的表面，并将所述研磨停止在所述防金属扩散层；

执行步骤S3：对经过所述步骤S2平坦化处理后的半导体器件进行离子干法刻蚀，通过调节所述等离子的种类、密度、功率、加速电压、干刻时间，以及刻蚀气体的种类和流量的其中之一或者其组合，使其对所述铜金属填充具有很高的材料去除率，对所述防金属扩散层具有低去除率，并使得所述铜金属填充的第二上表面较所述沟槽结构之第一上边沿具有预定高度h₁的凹陷；

执行步骤S4：在所述铜金属填充的第二上表面和所述防金属扩散层的第三上表面淀积金属覆盖层，所述金属覆盖层与所述铜金属填充形成金属对金属的化学键和金属键，并在电力作用下所述金属覆盖层与所述铜金属填充电性连接；

执行步骤S5：通过化学机械研磨去除所述防金属扩散层，并对所述低介电常数介质层保持一定的过研磨，以完全去除所述防金属扩散层且所述铜金属填充的第二上表面具有所述金属覆盖层，所述金属覆盖层与所述低介电常数介质层具有共平面的上表面；

执行步骤S6：在所述金属覆盖层与所述低介电常数介质层共平面的上表面淀积所述介质隔离保护层，以防止所述金属覆盖层氧化或者腐蚀。

可选地，所述具有冗余铜金属填充的半导体器件的制备方法进一步包括在具有下层金属连线的硅基衬底上设置低介电常数介质层；在所述低介电常数介质层中刻蚀形成所述沟槽结构；在所述沟槽结构内及其低介电常数介质层的第一上表面淀积防金属扩散层；在所述沟槽结构内淀积所述铜籽晶层，并通过电镀工艺进行金属铜填充以形成所述冗余铜金属填充。

可选地，所述低介电常数介质层的相对介电常数为2.5。

可选地，所述防金属扩散层为钽、氮化钽的其中之一。

可选地，所述金属覆盖层为钌、铱、锇、铑、钴钨磷、镉、锰及其金属化合物或合金。

可选地，所述金属覆盖层的厚度为10～2000埃。

可选地，所述金属覆盖层的淀积方式为PVD、MOCVD、PLD以及湿法涂覆的其中之一。

可选地，所述铜金属覆盖层的制备方法进一步包括在所述金属覆盖层淀积后，对所述半导体器件进行热处理工艺，所述热处理的温度为100～450℃，所述热处理时间为1～200min。

可选地，所述铜金属覆盖层的制备方法中所述过研磨的程度取决于所述预定高度h1，以及所述金属覆盖层的厚度。

可选地，所述过研磨的程度以完全去除所述防金属扩散层且所述铜金属填充的第一上表面具有所述金属覆盖层。

可选地，所述防金属扩散层的过研磨中所述防金属扩散层被去除的厚度为100～800埃。

可选地，所述介质隔离保护层为氮化硅、碳化硅、氮氧化硅，氮掺杂的碳化硅的其中之一或者其组合层。

可选地，所述介质隔离保护层的厚度为50～1000埃。

可选地，所述介质隔离保护层为氮掺杂的碳化硅，且所述作为介质隔离层的氮掺杂的碳化硅的厚度为500埃。

可选地，所述半导体器件为45nm及以下并采用多孔低介电常数介质层的铜金属互连技术节点。

综上所述，本发明所述的铜金属覆盖层的制备方法不仅可以完全选择性的在所述铜金属填充上淀积所述金属覆盖层，而且避免所述低介电常数介质层污染。同时，将所述金属覆盖层作为所述铜金属填充与所述介质隔离保护层之间的过渡层，极大的改善了所述铜金属填充与所述介质隔离保护层的粘附特性，减少了界面扩散和迁移，提高抗电迁移能力和应力迁移能力，最终提高了所述半导体器件的可靠性能。

附图说明

图1所示为本发明铜金属覆盖层的制备方法的流程图；

图2所示为本发明具有冗余铜金属填充的半导体器件的结构示意图；

图3所示为冗余铜金属填充的平坦化处理结构示意图；

图4所示为离子干法刻蚀去除铜金属填充的结构示意图；

图5所示为淀积金属覆盖层的结构示意图；

图6所示为去除所述防金属扩散层的结构示意图；

图7所示为淀积所述介质隔离保护层的结构示意图。

具体实施方式

为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。

请参阅图1，图1所示为本发明铜金属覆盖层的制备方法的流程图。所述铜金属覆盖层的制备方法，包括以下步骤：

执行步骤S1：提供具有冗余铜金属填充的半导体器件；

其中，所述具有冗余铜金属填充的半导体器件的制备方法进一步包括在具有下层金属连线的硅基衬底上设置低介电常数介质层；在所述低介电常数介质层中刻蚀形成所述沟槽结构；在所述沟槽结构内及其低介电常数介质层的第一上表面淀积防金属扩散层；在所述沟槽结构内淀积铜籽晶层，并通过电镀工艺进行金属铜填充以形成所述冗余铜金属填充。

执行步骤S2：化学机械研磨所述具有冗余铜金属填充的半导体器件之冗余金属铜填充所在的表面，并将所述研磨停止在所述防金属扩散层处；

执行步骤S3：对经过所述步骤S2平坦化处理后的半导体器件进行离子干法刻蚀，通过调节所述等离子的种类、密度、功率、加速电压、干刻时间，以及刻蚀气体的种类和流量的其中之一或者其组合，并利用所述等离子的轰击作用和刻蚀作用，使其对所述铜金属填充具有高材料去除率，对所述防金属扩散层具有低材料去除率，进而使得所述铜金属填充的第二上表面较所述沟槽结构之第一上边沿具有预定高度h₁的凹陷；

其中，在本发明中，通过调节所述等离子的种类、密度、功率、加速电压、干刻时间，以及刻蚀气体的种类和流量，以获得所述预定高度h₁；所述防金属扩散层较所述铜金属填充化学性质呈惰性，且所述防金属扩散层之原子质量较所述等离子相对较大，在所述离子干法刻蚀过程中不会被所述等离子刻蚀，或者在所述离子干法刻蚀过程中所述防金属扩散层相对所述铜金属填充的刻蚀率较低。容易理解地，所述等离子对所述铜金属填充具有高材料去除率，对所述防金属扩散层具有低材料去除率中所述的高材料去除率、低材料去除率为针对所述铜金属填充和所述防金属扩散层的相对概念。在本发明中，优选地，所述防金属扩散层包括但不限于钽、氮化钽。

执行步骤S4：在所述铜金属填充的第二上表面和所述防金属扩散层的第三上表面淀积金属覆盖层，所述金属覆盖层与所述铜金属填充形成金属对金属的化学键和金属键，并在电力作用下所述金属覆盖层与所述铜金属填充具有优异的电性连接。

本发明所述的铜金属覆盖层的制备方法用于所述低介电常数介质层后段铜互连结构的可靠性提升，特别适用于45nm以下采用多孔低介电常数介质层的铜互连技术节点。

请参阅图2、图3、图4、图5、图6、图7，图2所示为本发明具有冗余铜金属填充的半导体器件的结构示意图。图3所示为冗余铜金属填充的平坦化处理结构示意图。图4所示为离子干法刻蚀去除铜金属填充的结构示意图。图5所示为淀积金属覆盖层的结构示意图。图6所示为去除所述防金属扩散层的结构示意图。图7所示为淀积所述介质隔离保护层的结构示意图。作为本发明的具体实施方式，在本实施方式中仅以双大马士革工艺为例进行阐述，所述列举不应视为对本专利技术方案的限制。同样地，本发明的技术方案也适于单大马士革工艺。本发明所述铜金属覆盖层的制备方法，包括以下步骤：

执行步骤S1：提供具有冗余铜金属填充11的半导体器件1；

其中，所述具有冗余铜金属填充11的半导体器件1的制备方法进一步包括在具有下层金属连线12的硅基衬底13上设置低介电常数介质层14；在所述低介电常数介质层14中刻蚀形成所述沟槽结构15；在所述沟槽结构15内及其低介电常数介质层14的第一上表面140淀积防金属扩散层16；在所述沟槽结构15内淀积所述铜籽晶层17，并通过电镀工艺进行金属铜填充以形成所述冗余铜金属填充11。所述半导体器件1为45nm及以下并采用多孔低介电常数介质层的铜金属互连技术节点。所述低介电常数介质层14的相对介电常数为2.5。

执行步骤S2：化学机械研磨所述具有冗余铜金属填充11的半导体器件1之冗余金属铜填充11所在的表面，并将所述研磨停止在所述防金属扩散层16处；具体地，在所述研磨过程中，通过侦测研磨马达的功率或电流，实现终点监测。

执行步骤S3：对经过所述步骤S2平坦化处理后的半导体器件1进行离子干法刻蚀，通过调节所述等离子的种类、密度、功率、加速电压、干刻时间，以及刻蚀气体的种类和流量的其中之一或者其组合，并利用所述等离子的轰击作用和刻蚀作用，使其对所述铜金属填充11具有高材料去除率，对所述防金属扩散层16具有低材料去除率，进而使得所述铜金属填充11的第二上表面110较所述沟槽结构15之第一上边沿150具有预定高度h₁的凹陷；

其中，在本发明中，通过调节所述等离子的种类、密度、功率、加速电压、干刻时间，以及刻蚀气体的种类和流量的其中之一或者其组合，以获得所述预定高度h₁；所述防金属扩散层16较所述铜金属填充11化学性质呈惰性，且所述防金属扩散层16之原子质量较所述等离子相对较大，在所述离子干法刻蚀过程中不会被所述等离子刻蚀，或者在所述离子干法刻蚀过程中所述防金属扩散层16相对所述铜金属填充11的刻蚀率较低。容易理解地，所述等离子对所述铜金属填充具有高材料去除率，对所述防金属扩散层具有低材料去除率中所述的高材料去除率、低材料去除率为针对所述铜金属填充11和所述防金属扩散层16的相对概念。在本发明中，优选地，所述防金属扩散层16包括但不限于钽、氮化钽。

明显地，所述防金属扩散层16较所述铜金属填充11化学性质呈惰性，且所述防金属扩散层16之原子质量较所述等离子相对较大，所以在所述离子干法刻蚀过程中不会被所述等离子刻蚀，或者在所述离子干法刻蚀过程中所述防金属扩散层16相对所述铜金属填充11的刻蚀率较低。

执行步骤S4：在所述铜金属填充11的第二上表面110和所述防金属扩散层16的第三上表面160淀积金属覆盖层18；

作为本发明的优选实施方式，本发明所述金属覆盖层18与所述铜金属填充11形成金属对金属的化学键和金属键，并在电力作用下所述金属覆盖层18与所述铜金属填充11具有优异的电性连接。优选地，所述金属覆盖层18包括但不限于钌、铱、锇、铑、钴钨磷、镉、锰及其金属化合物或合金。所述金属覆盖层18的厚度为10～2000埃。所述金属覆盖层18的淀积方式包括但不限于PVD、MOCVD、PLD以及湿法涂覆。更优选地，为了所述金属覆盖层18与所述铜金属填充11更有效的接触，本发明在所述金属覆盖层18淀积后，对所述半导体器件1进行热处理工艺，所述热处理的温度为100～450℃，所述热处理时间为1～200min。

执行步骤S5：通过化学机械研磨去除所述防金属扩散层16，并对所述低介电常数介质层14保持一定的过研磨，以完全去除所述防金属扩散层16且所述铜金属填充11的第一上表面110具有所述金属覆盖层18，所述金属覆盖层18与所述低介电常数介质层14具有共平面的上表面；

其中，所述过研磨的程度取决于所述预定高度h₁、以及所述金属覆盖层18的厚度。在本发明中，所述过研磨的程度以完全去除所述防金属扩散层16且所述铜金属填充11的第一上表面110具有所述金属覆盖层18为宜。更具体地，所述防金属扩散层16被去除的厚度为100～800埃。

执行步骤S6：在所述金属覆盖层18与所述低介电常数介质层14共平面的上表面淀积所述介质隔离保护层19，以防止所述金属覆盖层18氧化或者腐蚀。

其中，所述介质隔离保护层19包括但不限于氮化硅、碳化硅、氮氧化硅，氮掺杂的碳化硅的其中之一或者其组合层。优选地，所述介质隔离保护层19的厚度为50～1000埃。更优选地，所述介质隔离保护层19为氮掺杂的碳化硅，且所述作为介质隔离保护层19的氮掺杂的碳化硅的厚度为500埃。

显然地，本发明所述的铜金属覆盖层的制备方法可以完全选择性的在所述铜金属填充11的第二上表面110淀积生长所述金属覆盖层18。在所述金属覆盖层18的淀积生长过程中，所述低介电常数介质层14因所述防金属扩散层16的覆盖而被保护，所述低介电常数介质层14不会与所述金属覆盖层18直接接触，进而避免了所述低介电常数介质层14的污染。另外，将所述金属覆盖层18作为所述铜金属填充11与所述介质隔离保护层19之间的过渡层，极大的改善了所述铜金属填充11与所述介质隔离保护层19的粘附特性，减少了界面扩散和迁移，提高抗电迁移能力和应力迁移能力，最终提高了所述半导体器件的可靠性能。

本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims

1.一种铜金属覆盖层的制备方法，其特征在于，所述方法包括：

执行步骤S1：提供具有冗余铜金属填充的半导体器件；

执行步骤S3：对经过所述步骤S2平坦化处理后的半导体器件进行离子干法刻蚀，通过调节所述等离子的种类、密度、功率、加速电压、干刻时间，以及刻蚀气体的种类和流量的其中之一或者其组合，使其对所述铜金属填充具有高的材料去除率，对所述防金属扩散层具有低的材料去除率，并使得所述铜金属填充的第二上表面较所述沟槽结构之第一上边沿具有预定高度h₁的凹陷；

执行步骤S5：通过化学机械研磨去除所述防金属扩散层，并对所述低介电常数介质层保持过研磨，以完全去除所述防金属扩散层且所述铜金属填充的第二上表面具有所述金属覆盖层，所述金属覆盖层与所述低介电常数介质层具有共平面的上表面；

2.如权利要求1所述的铜金属覆盖层的制备方法，其特征在于，所述具有冗余铜金属填充的半导体器件的制备方法进一步包括在具有下层金属连线的硅基衬底上设置低介电常数介质层；在所述低介电常数介质层中刻蚀形成所述沟槽结构；在所述沟槽结构内及其低介电常数介质层的第一上表面淀积防金属扩散层；在所述沟槽结构内淀积所述铜籽晶层，并通过电镀工艺进行金属铜填充以形成所述冗余铜金属填充。

3.如权利要求2所述的铜金属覆盖层的制备方法，其特征在于，所述低介电常数介质层的相对介电常数为2.5。

4.如权利要求3所述的铜金属覆盖层的制备方法，其特征在于，所述防金属扩散层为钽、氮化钽的其中之一。

5.如权利要求1所述的铜金属覆盖层的制备方法，其特征在于，所述金属覆盖层为钌、铱、锇、铑、钴钨磷、镉、锰及其金属化合物或合金。

6.如权利要求1所述的铜金属覆盖层的制备方法，其特征在于，所述金属覆盖层的厚度为10～2000埃。

7.如权利要求1所述的铜金属覆盖层的制备方法，其特征在于，所述金属覆盖层的淀积方式为PVD、MOCVD、PLD以及湿法涂覆的其中之一。

8.如权利要求1所述的铜金属覆盖层的制备方法，其特征在于，所述铜金属覆盖层的制备方法进一步包括在所述金属覆盖层淀积后，对所述半导体器件进行热处理工艺，所述热处理的温度为100～450℃，所述热处理时间为1～200min。

9.如权利要求1所述的铜金属覆盖层的制备方法，其特征在于，所述铜金属覆盖层的制备方法中所述过研磨的程度取决于所述预定高度h₁，以及所述金属覆盖层的厚度。

10.如权利要求1所述的铜金属覆盖层的制备方法，其特征在于，所述过研磨的程度以完全去除所述防金属扩散层且所述铜金属填充的第一上表面具有所述金属覆盖层。

11.如权利要求10所述的铜金属覆盖层的制备方法，其特征在于，在所述防金属扩散层的过研磨中所述防金属扩散层被去除的厚度为100～800埃。

12.如权利要求11所述的铜金属覆盖层的制备方法，其特征在于，所述介质隔离保护层为氮化硅、碳化硅、氮氧化硅，氮掺杂的碳化硅的其中之一或者其组合层。

13.如权利要求12所述的铜金属覆盖层的制备方法，其特征在于，所述介质隔离保护层的厚度为50～1000埃。

14.如权利要求13所述的铜金属覆盖层的制备方法，其特征在于，所述介质隔离保护层为氮掺杂的碳化硅，且所述作为介质隔离层的氮掺杂的碳化硅的厚度为500埃。

15.如权利要求1～14任一权利要求所述的铜金属覆盖层的制备方法，其特征在于，所述半导体器件为45nm及以下并采用多孔低介电常数介质层的铜金属互连技术节点。