CN113366643A - 具有预成型纤丝的电阻式随机存取存储器 - Google Patents
具有预成型纤丝的电阻式随机存取存储器 Download PDFInfo
- Publication number
- CN113366643A CN113366643A CN202080010893.1A CN202080010893A CN113366643A CN 113366643 A CN113366643 A CN 113366643A CN 202080010893 A CN202080010893 A CN 202080010893A CN 113366643 A CN113366643 A CN 113366643A
- Authority
- CN
- China
- Prior art keywords
- memory medium
- via hole
- layer
- conversion material
- critical dimension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 62
- 239000000463 material Substances 0.000 claims abstract description 52
- 238000006243 chemical reaction Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 238000000231 atomic layer deposition Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 4
- 230000007547 defect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000003112 inhibitor Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- QZCHKAUWIRYEGK-UHFFFAOYSA-N tellanylidenecopper Chemical compound [Te]=[Cu] QZCHKAUWIRYEGK-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种用于制造多个电阻式随机存取存储器(RRAM)单元的方法包括：提供衬底，其包括布置在底层上的存储器介质；在所述存储器介质中建立通道孔，其具有1nm至20nm范围内的第一关键尺寸；在所述通道孔中沉积定义所述RRAM单元的纤丝的转换材料；在所述存储器介质和所述转换材料上沉积所述RRAM单元的顶电极；以及通过蚀刻所述通道孔中的相邻者之间的所述顶电极以及所述存储器介质，以分隔所述RRAM单元中的相邻者。
Description
相关申请的交叉引用
本申请要求于2019年1月25日申请的美国临时申请No.62/796,818的利益。上述引用的申请其全部公开内容都通过引用合并于此。
技术领域
本发明涉及存储器，尤其是具有预成型纤丝的电阻式随机存取存储器(RRAM)。
背景技术
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
电子设备中的非易失性存储器通常包括具有相对高密度且低成本的闪存。然而，闪存有几项缺点，包括低操作速度、低写入/抹除循环耐久性以及高写入电压。闪存可能因大的漏电流而达到小型化极限。
已提出电阻式随机存取存储器(RRAM)作为闪存的另一方案。RRAM单元依赖于电阻转换(RS)。一般而言，RRAM单元包括布置于顶电极与底电极之间的存储器介质(例如绝缘体或半导体)。通过形成并破坏纤丝，存储器介质具有可编程的电阻。通过施加电压，每一存储器单元的纤丝被编程为高电阻态或低电阻态。
一些RRAM单元使用非晶材料作为布置于顶电极与底电极之间的存储器介质。在转换过程中，传导纤丝可以形成于非晶材料的任何地方。因此，可能难以精确地定位或限制传导纤丝。此外，RRAM单元中传导纤丝的随机形成也会降低不同单元之间的效能的一致性(并增加变异)。
其他RRAM单元试图利用具有线缺陷的外延生长的单晶材料，以将纤丝形成的变异降至最小。纤丝形成于线缺陷中，并被线缺陷所限制。还难以在所期望位置处以适当密度一致地形成线缺陷。因此，该方法难以大量生产。
发明内容
一种用于制造多个电阻式随机存取存储器(RRAM)单元的方法包括：提供衬底，其包括布置在底层上的存储器介质；在所述存储器介质中建立通道孔，其具有1nm至20nm范围内的第一关键尺寸；在所述通道孔中沉积定义所述RRAM单元的纤丝的转换材料；在所述存储器介质和所述转换材料上沉积所述RRAM单元的顶电极；以及通过蚀刻所述通道孔中的相邻者之间的所述顶电极以及所述存储器介质，以分隔所述RRAM单元中的相邻者。
在其他特征中，在所述存储器介质中建立所述通道孔包括：在所述存储器介质上沉积第一掩模层；图案化具有所述第一关键尺寸的所述通道孔于所述掩模层中；穿过所述通道孔蚀刻所述存储器介质至所述底层；以及去除所述第一掩模层。
在其他特征中，在所述存储器介质中建立所述通道孔包括：在所述存储器介质上沉积第一掩模层；图案化具有第二关键尺寸的所述通道孔，所述第二关键尺寸大于所述第一关键尺寸；穿过所述通道孔蚀刻所述存储器介质至所述底层；去除所述第一掩模层；以及以保形层填充所述通道孔，以将所述通道孔的所述第二关键尺寸减小至小于或等于所述第一关键尺寸。
在其他特征中，以所述转换材料填充所述通道孔包括于所述通道孔中沉积掺杂保形层。所述掺杂保形层是利用原子层沉积来沉积。
在其他特征中，所述存储器介质是选自由硅(Si)、硅锗(SixGey)、二氧化硅(SiO2)、氮化硅(SiaNb)、金属氧化物以及金属氮化物所组成的群组。所述转换材料是选自由掺杂硅(Si)、硅锗(SixGey)、二氧化硅(SiO2)、氮化硅(SiaNb)、金属氧化物以及金属氮化物所组成的群组。
在其他特征中，以所述转换材料填充所述通道孔包括于所述通道孔中沉积掺杂的半保形层，且其中所述掺杂的半保形层在所述通道孔的底部处比在所述通道孔的上部处更厚。
在其他特征中，以所述转换材料填充所述通道孔包括沉积多个交替的金属与介电质层。所述多个交替的金属与介电质层定义多个纤丝。所述多个交替的金属与介电质层利用原子层沉积来沉积。所述方法包括于沉积所述转换材料后，进行化学机械研磨，以从所述存储器介质的场区域去除所述转换材料。所述存储器介质选自由非晶、多晶以及单晶所组成的群组。
根据详细描述、权利要求和附图，本公开内容的适用性的进一步的范围将变得显而易见。详细描述和具体示例仅用于说明的目的，并非意在限制本公开的范围。
附图说明
根据详细描述和附图将更充分地理解本公开，其中：
图1A至1K为根据本发明的包含有电阻式随机存取存储器(RRAM)单元的衬底的示例的侧面剖视图；
图2为根据本发明的包含有RRAM单元的衬底另一示例的侧面剖视图；
图3为根据本发明的用于制造RRAM单元的方法示例的流程图；
图4为示出根据本发明用于减小转换材料的关键尺寸的孔填充示例的侧面剖视图；
图5为根据本发明的用于制造RRAM单元的另一方法示例的流程图；以及
图6为示出根据本发明的具有电介质与金属交替层的转换材料示例的侧面剖视图。
在附图中，可以重复使用附图标记来标识相似和/或相同的元件。
具体实施方式
RRAM单元中不可靠度的一种来源涉及低电阻态(LRS)与高电阻态(HRS)中的电阻变化(循环间和/或装置间)。电阻变化的主要根源是由于RRAM单元中纤丝的不一致的形成与破坏。
本发明涉及RRAM单元以及用于建立RRAM单元的方法。RRAM单元包括被图案化且蚀刻的转换材料(其限定一或更多种纤丝)。在一些示例中，转换材料被蚀刻为具有1nm至20nm范围内的关键尺寸。在其他示例中，转换材料被蚀刻为具有大于或等于1nm且小于或等于5nm的关键尺寸。
一些RRAM单元包括具有外延生长的单晶材料的存储器介质。纤丝在线缺陷中形成。利用错位控制以在SiGe/Si外延存储器中产生线缺陷以及纤丝的可靠形成。该存储器具有高耐久性以及长保持力、高开关比、循环间一致性、装置间一致性、抑制潜路径以及线性电导更新。然而，使用该方法的存储器难以大量生产。
根据本发明的用于制造RRAM单元的方法包括具有通过图案化孔、蚀刻和/或沉积而形成于存储器介质中的纤丝的转换材料。在一些示例中，存储器体单元中的通道孔(用于转换材料)具有1nm至20nm范围内的关键尺寸。在其他示例中，存储器单元中的通道孔(用于转换材料)具有大于或等于1nm且小于或等于5nm的关键尺寸。该方法确保纤丝通道将位于每一存储器单元上。此外，由于控制了可变电阻通道的关键尺寸(CD)以及位置，因此存储器单元的变异性将降低。
用于制造RRAM单元的方法允许使用多种材料。例如，转换材料无须为单晶。其可以是非晶或多晶(即使多晶材料可能会增加变异性)。
现在参考图1A至1K，其示出了用于在衬底100上制造RRAM单元的示例性工艺。在图1A中，衬底100的底层112包括P++掺杂衬底或底电极和/或其他底层。存储器介质114沉积于底层112上。在一些示例中，存储器介质114选自由硅(Si)、硅锗(SixGey或SiGe，其中x及y为整数)、二氧化硅(SiO2)、氮化硅(SiaNb或SiN，其中a及b为整数)、金属氧化物以及金属氮化物所组成的群组。在一些示例中，存储器介质114包括选自由非晶、多晶以及单晶所组成的群组的材料。
在图1B及1C中，掩模层116沉积于存储器介质114上，并图案化以在掩模层116中定义通道孔118。在一些示例中，通道孔118均匀地间隔开，并且具有1nm至20nm的关键尺寸(CD)。在一些示例中，进行极紫外光(EUV)处理，以图案化通道孔118为具有1nm至20nm的CD。在其他示例中，所建立的通道孔118具有较高的关键尺寸(CD)，并且进行额外步骤(例如原子层沉积(ALD)或直接自组装(DSA))，以部分地填充通道孔118并将通道孔118的CD减小到1nm至20nm的范围。
在图1D中，进行电介质蚀刻，以蚀刻通道孔118下方的区域而穿过存储器介质114至底层112，以在存储器介质114中建立用于转换材料的通道孔122。
在图1E中，蚀刻或去除掩模层116。在图1F中，转换材料130沉积于通道孔122中。在一些示例中，转换材料130包括保形层132，其使用原子层沉积(ALD)来沉积且掺杂有金属。金属可在保形层的表面处偏析(segregate)以形成纤丝。在一些示例中，转换材料130包括通过ALD、CVD或其他工艺沉积的掺杂Si、SiGe、SiO2、SiN、金属氧化物以及金属氮化物。在一些示例中，在后续处理之前，使用化学机械研磨(CMP)、蚀刻或另一工艺，以去除衬底100的场区域中的保形层132(但不去除通道孔122中的保形层)。
在图1G中，沉积顶电极140。在一些示例中，顶电极140是由选自由银(Ag)、铜(Cu)、铜碲(CuTe)和/或可形成金属离子的其他金属所组成的群组的材料制成。在图1H以及图1I中，掩模层142沉积于顶电极140上，并图案化以形成单元间孔144。进行导体蚀刻以及电介质蚀刻，以去除单元间孔144下方的材料，并分离相邻的RRAM单元。在图1K中，去除掩模层142，并可执行进一步的处理。
现在参考图2，虽然转换材料可如上所述呈保形性，但转换材料也可以呈半保形性。在图2中，衬底200包括转换材料210，其沉积有位于通道孔122开口附近的上部260，其于水平方向上比通道孔122底部处的下部264更薄。在一些示例中，建立了“V”形填充轮廓266。
由于厚度从下部264到上部260减小，因此此布置产生较高的电场。在一些示例中，可在原子层沉积之前(或在ALD循环之间)使用抑制剂等离子体，以相对于通道孔122的下部264而抑制通道孔122的上部260中的沉积，并产生半保形层。抑制剂等离子体的示例公开于共同转让的美国专利No.9,425,078中，其名称为“Inhibitor Plasma Mediated AtomicLayer Deposition for Seamless Feature Fill”，其全部内容都通过引用合并于此。
现参考图3，其示出用于制造RRAM单元的方法300。在320，提供衬底，其包括布置于底层(例如P++Si衬底或底电极)上的存储器介质。在324，沉积掩模层。在328，在掩模层中图案化具有第一关键尺寸的多个通道孔。在一些示例中，第一关键尺寸为1nm至20nm。在其他示例中，第一关键尺寸大于或等于1nm且小于或等于5nm。
在332，通过掩模层中的通道孔蚀刻存储器介质。在336，于存储器介质的通道孔中沉积转换材料。在一些示例中，使用原子层沉积。在一些示例中，使用化学机械研磨、蚀刻或另一工艺，以去除沉积在衬底的场区域上的转换材料。在340，沉积顶电极。
在344，沉积并图案化掩模层，以在存储器单元之间定义单元间孔。在348，利用导体蚀刻以及电介质蚀刻，蚀刻单元间孔下方及存储器单元之间的区域。在350，去除掩模层。可执行衬底的进一步处理。
现参考图4，衬底400包括通道孔410，其最初可于掩模层中图案化为具有大于第一关键尺寸的第二关键尺寸。去除掩模层之后，通过在通道孔410中沉积保形层420来进一步减小通道孔410的关键尺寸，以将关键尺寸进一步减小至第一关键尺寸(例如，从1nm至20nm的范围(或在一些示例中，大于或等于1nm且小于或等于5nm))。在一些示例中，沉积ALD膜。在一些示例中，ALD膜具有与用于存储器介质的膜相同的组成。在一些示例中，ALD膜具有与用于转换材料的膜不同的组成。例如，该膜可能缺少用于转换材料的金属掺杂。
现参考图5，示出了用于制造电阻式随机存取存储器单元的方法500。在520，提供衬底，其包括布置于底层(例如P++Si衬底或底电极)上的存储器介质。在524，沉积掩模层。在528，在掩模层中图案化具有第二关键尺寸(大于第一关键尺寸)的多个通道孔。在532，通过掩模层中的通道孔蚀刻存储器介质。在534，去除掩模层。
在536，沉积膜于通道孔中，以分别将关键尺寸从第二关键尺寸减小至第一关键尺寸。在一些示例中，进行ALD。在538，于存储器介质的通道孔中沉积转换材料。在一些示例中，利用原子层沉积，沉积金属掺杂材料。在一些示例中，利用化学机械研磨(CMP)、蚀刻或另一工艺，以去除衬底的场区域上的转换材料。在540，沉积顶电极。
在544处，沉积并图案化掩模层，以定义布置于存储器单元之间的单元间孔。在548，利用导体蚀刻以及电介质蚀刻来蚀刻单元间孔下方(以及RRAM单元之间)的区域。在550，去除掩模层。可执行衬底的进一步处理。
现在参考图6，上述的先前示例是使用掺杂膜作为转换材料。在其他示例中，衬底600包括具有多个层614-1、614-2、……及614-L(合称为层614)的转换材料610，其中L为大于2的整数。层614在金属与电介质之间交替。
在一些示例中，L为偶数，且有L/2层金属及L/2层电介质。在其他示例中，L为奇数，且有不对称层数的金属以及介电质。在一些示例中，利用多个ALD循环，沉积层614中的每一者。例如，利用R个ALD循环，以沉积介电质层，并利用S个ALD循环，以沉积金属层，其中R及S为大于1的整数。多层布置使得在单个存储器通道中能形成多个纤丝。
前面的描述本质上仅仅是说明性的，并且绝不旨在限制本公开、其应用或用途。本公开的广泛教导可以以各种形式实现。因此，虽然本公开包括特定示例，但是本公开的真实范围不应当被如此限制，因为在研究附图、说明书和所附权利要求时，其他修改将变得显而易见。应当理解，在不改变本公开的原理的情况下，方法中的一个或多个步骤可以以不同的顺序(或同时地)执行。此外，虽然每个实施方案在上面被描述为具有某些特征，但是相对于本公开的任何实施方案描述的那些特征中的任何一个或多个，可以在任何其它实施方案的特征中实现和/或与任何其它实施方案的特征组合，即使该组合没有明确描述。换句话说，所描述的实施方案不是相互排斥的，并且一个或多个实施方案彼此的置换保持在本公开的范围内。
使用各种术语来描述元件之间(例如，模块之间、电路元件之间、半导体层之间等)的空间和功能关系，各种术语包括“连接”、“接合”、“耦合”、“相邻”、“紧挨”、“在...顶部”、“在...上面”、“在...下面”和“设置”。除非将第一和第二元件之间的关系明确地描述为“直接”，否则在上述公开中描述这种关系时，该关系可以是直接关系，其中在第一和第二元件之间不存在其它中间元件，但是也可以是间接关系，其中在第一和第二元件之间(在空间上或功能上)存在一个或多个中间元件。如本文所使用的，短语“A、B和C中的至少一个”应当被解释为意味着使用非排他性逻辑或(OR)的逻辑(A或B或C)，并且不应被解释为表示“A中的至少一个、B中的至少一个和C中的至少一个”。
Claims (14)
1.一种用于制造多个电阻式随机存取存储器(RRAM)单元的方法，其包括：
提供衬底，其包括布置在底层上的存储器介质；
在所述存储器介质中建立通道孔，其具有1nm至20nm范围内的第一关键尺寸；
在所述通道孔中沉积定义所述RRAM单元的纤丝的转换材料；
在所述存储器介质和所述转换材料上沉积所述RRAM单元的顶电极；以及
通过蚀刻所述通道孔中的相邻者之间的所述顶电极以及所述存储器介质，以分隔所述RRAM单元中的相邻者。
2.根据权利要求1所述的方法，其中在所述存储器介质中建立所述通道孔包括：
在所述存储器介质上沉积第一掩模层；
图案化具有所述第一关键尺寸的所述通道孔于所述掩模层中；
穿过所述通道孔蚀刻所述存储器介质至所述底层；以及
去除所述第一掩模层。
3.根据权利要求1所述的方法，其中在所述存储器介质中建立所述通道孔包括：
在所述存储器介质上沉积第一掩模层；
图案化具有第二关键尺寸的所述通道孔于所述掩模层中，所述第二关键尺寸大于所述第一关键尺寸；
穿过所述通道孔蚀刻所述存储器介质至所述底层；
去除所述第一掩模层；以及
以保形层填充所述通道孔，以将所述通道孔的所述第二关键尺寸减小至小于或等于所述第一关键尺寸。
4.根据权利要求1所述的方法，其中以所述转换材料填充所述通道孔包括于所述通道孔中沉积掺杂保形层。
5.根据权利要求4所述的方法，其中所述掺杂保形层是利用原子层沉积来沉积。
6.根据权利要求1所述的方法，其中所述存储器介质是选自由硅(Si)、硅锗(SixGey)、二氧化硅(SiO2)、氮化硅(SiaNb)、金属氧化物以及金属氮化物所组成的群组。
7.根据权利要求1所述的方法，其中所述转换材料是选自由掺杂硅(Si)、硅锗(SixGey)、二氧化硅(SiO2)、氮化硅(SiaNb)、金属氧化物以及金属氮化物所组成的群组。
8.根据权利要求1所述的方法，其中以所述转换材料填充所述通道孔包括于所述通道孔中沉积掺杂的半保形层，且其中所述掺杂的半保形层在所述通道孔的底部处比在所述通道孔的上部处更厚。
9.根据权利要求1所述的方法，其中以所述转换材料填充所述通道孔包括沉积多个交替的金属与介电质层。
10.根据权利要求9所述的方法，其中所述多个交替的金属与介电质层定义多个纤丝。
11.根据权利要求9所述的方法，其中所述多个交替的金属与介电质层利用原子层沉积来沉积。
12.根据权利要求1所述的方法，其还包括于沉积所述转换材料后，进行化学机械研磨，以从所述存储器介质的场区域去除所述转换材料。
13.根据权利要求1所述的方法，其中所述存储器介质选自由非晶、多晶以及单晶所组成的群组。
14.根据权利要求1所述的方法，其中所述第一关键尺寸大于或等于1nm且小于或等于5nm。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962796818P | 2019-01-25 | 2019-01-25 | |
| US62/796,818 | 2019-01-25 | ||
| PCT/US2020/013304 WO2020154123A1 (en) | 2019-01-25 | 2020-01-13 | Resistive random access memory with preformed filaments |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113366643A true CN113366643A (zh) | 2021-09-07 |
Family
ID=71736511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080010893.1A Pending CN113366643A (zh) | 2019-01-25 | 2020-01-13 | 具有预成型纤丝的电阻式随机存取存储器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US12127486B2 (zh) |
| KR (1) | KR20210110393A (zh) |
| CN (1) | CN113366643A (zh) |
| TW (1) | TWI831907B (zh) |
| WO (1) | WO2020154123A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11404432B2 (en) * | 2019-07-26 | 2022-08-02 | SK Hynix Inc. | Vertical semiconductor device and method for fabricating the same |
| CN111933795A (zh) * | 2020-08-19 | 2020-11-13 | 惠科股份有限公司 | 记忆体单元及其制造方法、记忆体阵列 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100102306A1 (en) * | 2008-10-24 | 2010-04-29 | Industrial Technology Research Institute | Multi-level memory cell and manufacturing method thereof |
| CN102754207A (zh) * | 2010-02-08 | 2012-10-24 | 美光科技公司 | 电阻式存储器及处理电阻式存储器的方法 |
| US20160351256A1 (en) * | 2013-12-06 | 2016-12-01 | University Of Massachusetts | Resistive memory |
| CN108321293A (zh) * | 2017-01-16 | 2018-07-24 | 联华电子股份有限公司 | 可变电阻式存储器及形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649242B2 (en) | 2006-05-19 | 2010-01-19 | Infineon Technologies Ag | Programmable resistive memory cell with a programmable resistance layer |
| JP5006481B2 (ja) * | 2010-11-12 | 2012-08-22 | パナソニック株式会社 | 不揮発性半導体記憶素子の製造方法 |
| CN103733338B (zh) * | 2011-06-24 | 2016-10-26 | 慧与发展有限责任合伙企业 | 高可靠性高速忆阻器 |
| US8737114B2 (en) * | 2012-05-07 | 2014-05-27 | Micron Technology, Inc. | Switching device structures and methods |
| JP2019523999A (ja) | 2016-06-20 | 2019-08-29 | マサチューセッツ インスティテュート オブ テクノロジー | 電気スイッチングのための装置および方法 |
-
2020
- 2020-01-13 KR KR1020217026788A patent/KR20210110393A/ko active IP Right Grant
- 2020-01-13 WO PCT/US2020/013304 patent/WO2020154123A1/en active Application Filing
- 2020-01-13 US US17/424,792 patent/US12127486B2/en active Active
- 2020-01-13 CN CN202080010893.1A patent/CN113366643A/zh active Pending
- 2020-01-20 TW TW109101922A patent/TWI831907B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100102306A1 (en) * | 2008-10-24 | 2010-04-29 | Industrial Technology Research Institute | Multi-level memory cell and manufacturing method thereof |
| CN102754207A (zh) * | 2010-02-08 | 2012-10-24 | 美光科技公司 | 电阻式存储器及处理电阻式存储器的方法 |
| US20160351256A1 (en) * | 2013-12-06 | 2016-12-01 | University Of Massachusetts | Resistive memory |
| CN108321293A (zh) * | 2017-01-16 | 2018-07-24 | 联华电子股份有限公司 | 可变电阻式存储器及形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US12127486B2 (en) | 2024-10-22 |
| KR20210110393A (ko) | 2021-09-07 |
| TW202040847A (zh) | 2020-11-01 |
| WO2020154123A1 (en) | 2020-07-30 |
| US20220069218A1 (en) | 2022-03-03 |
| TWI831907B (zh) | 2024-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100668846B1 (ko) | 상변환 기억 소자의 제조방법 | |
| US10164178B2 (en) | Methods for forming narrow vertical pillars and integrated circuit devices having the same | |
| CN104347631B (zh) | 使用组合间隔件的rram结构和工艺 | |
| KR100789045B1 (ko) | 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법 | |
| JP5783961B2 (ja) | 不揮発性記憶装置 | |
| CN110504256B (zh) | 存储器装置及应用其的集成电路的制造方法 | |
| US20110001110A1 (en) | Resistance change element and manufacturing method thereof | |
| JP2014216646A (ja) | 抵抗変化型メモリ装置の製造方法 | |
| US10096654B2 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
| JP2014216647A (ja) | 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法 | |
| KR20210059032A (ko) | 비트 라인 저항 감소를 위한 캡 층 | |
| US20100167462A1 (en) | Method for manufacturing resistance ram device | |
| EP3676871B1 (en) | Three-dimensional resistive memory array and fabrication thereof | |
| TW200901331A (en) | Large array of upward pointing P-I-N diodes having large and uniform current and methods of forming the same | |
| US8293650B2 (en) | Phase change memory device in which a phase change layer is stably formed and prevented from lifting and method for manufacturing the same | |
| US11778931B2 (en) | Diffusion barrier layer in programmable metallization cell | |
| CN111354760A (zh) | 竖直存储器件 | |
| CN113366643A (zh) | 具有预成型纤丝的电阻式随机存取存储器 | |
| CN115867123A (zh) | 一种半导体器件及其制造方法 | |
| KR102329578B1 (ko) | 라인형 메모리 및 그 형성 방법 | |
| CN114420838A (zh) | 相变存储器及其制造方法 | |
| JP2023500592A (ja) | 構造体および垂直既定フィラメントを有する抵抗変化型メモリの製作方法 | |
| US20240341105A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| TWI807314B (zh) | 半導體記憶裝置及半導體記憶裝置之製造方法 | |
| CN118450714A (zh) | 阻变存储器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |