CN114420838A - 相变存储器及其制造方法 - Google Patents

相变存储器及其制造方法 Download PDF

Info

Publication number
CN114420838A
CN114420838A CN202111655257.7A CN202111655257A CN114420838A CN 114420838 A CN114420838 A CN 114420838A CN 202111655257 A CN202111655257 A CN 202111655257A CN 114420838 A CN114420838 A CN 114420838A
Authority
CN
China
Prior art keywords
phase change
change memory
layer
metal ion
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111655257.7A
Other languages
English (en)
Inventor
杨海波
刘峻
刘广宇
彭文林
付志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202111655257.7A priority Critical patent/CN114420838A/zh
Publication of CN114420838A publication Critical patent/CN114420838A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提出了一种相变存储器及其制造方法，其中，所述相变存储器，包括：相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、相变存储结构、第二电极；所述相变存储结构包括至少一个相变存储层和至少一个金属离子提供层，所述相变存储层与所述金属离子提供层交替堆叠设置；所述金属离子提供层用于在所述第一电极和第二电极接收电压时，为所述相变存储层提供金属离子，以增大所述相变存储层中的电流。

Description

相变存储器及其制造方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种相变存储器及其制造方法。
背景技术
相变存储器作为一种新兴的非易失性存储器件，同时具有动态随机存取存储器(Dynamic Random Access Memory，DRAM)的高速度、高寿命和快闪存储器(Flash Memory)的低成本、非易失的优点。另外，由于其低功耗和高集成度而可以用于移动设备中。
相关技术中，可沿垂直于衬底方向堆叠设置存储单元，以提高相变存储器的位密度和集成度。如何在提高相变存储器的位密度和集成度的同时，兼顾较高的操作速度，成为亟待解决的问题。
发明内容
有鉴于此，本发明实施例提供一种相变存储器及其制造方法。
根据本发明实施例的第一方面，提供一种相变存储器，包括：
相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、相变存储结构、第二电极；
所述相变存储结构包括至少一个相变存储层和至少一个金属离子提供层，所述相变存储层与所述金属离子提供层交替堆叠设置；
所述金属离子提供层用于在所述第一电极和第二电极接收电压时，为所述相变存储层提供金属离子，以增大所述相变存储层中的电流。
上述方案中，所述相变存储层结构包括：一个金属离子提供层，所述一个金属离子提供层位于所述相变存储层与所述第一电极之间或者位于所述相变存储层与所述第二电极之间；
或者，
所述相变存储层结构包括：两个金属离子提供层，所述两个金属离子提供层中的第一金属离子提供层位于所述相变存储层与所述第一电极之间，所述两个金属离子提供层中的第二金属离子提供层位于所述相变存储层与所述第二电极之间。
上述方案中，所述相变存储层结构包括三个金属离子提供层；所述三个金属离子提供层中的第一金属离子提供层位于第一相变存储层与所述第一电极之间，所述三个金属离子提供层中的第二金属离子提供层位于第二相变存储层与所述第二电极之间，所述三个金属离子提供层中的第三金属离子提供层位于所述第一相变存储层和所述第二相变存储层之间。
上述方案中，所述金属离子提供层的厚度小于所述相变存储层的厚度。
上述方案中，所述金属离子提供层的材料包括金属硫系化合物。
上述方案中，所述金属离子提供层的材料包括硫化铜。
上述方案中，所述相变存储单元还包括：设置在所述第二电极上方或者设置在所述第一电极下方的选通层、第三电极。
根据本发明实施例的又一方面，提供另一种相变存储器，包括：
相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、相变存储结构、第二电极；
所述相变存储结构包括至少一个相变存储层和至少一个金属离子提供层，所述相变存储层与所述金属离子提供层交替堆叠设置；
所述金属离子提供层的材料包括金属硫系化合物，用于在所述第一电极和第二电极接收电压时，为所述相变存储层提供金属离子。
上述方案中，所述相变存储层结构包括两个金属离子提供层；所述两个金属离子提供层中的第一金属离子提供层位于所述相变存储层与所述第一电极之间，所述两个金属离子提供层中的第二金属离子提供层位于所述相变存储层与所述第二电极之间。
本发明实施例又提供了一种相变存储器的制造方法，包括：
形成相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、相变存储结构、第二电极；
所述相变存储结构包括至少一个相变存储层和至少一个金属离子提供层，所述相变存储层与所述金属离子提供层交替堆叠设置；所述金属离子提供层用于在所述第一电极和第二电极接收电压时，为所述相变存储层提供金属离子，以增大所述相变存储层中的电流。
本发明实施例提出了一种相变存储器及其制造方法，其中，所述相变存储器，包括：相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、相变存储结构、第二电极；所述相变存储结构包括至少一个相变存储层和至少一个金属离子提供层，所述相变存储层与所述金属离子提供层交替堆叠设置；所述金属离子提供层用于在所述第一电极和第二电极接收电压时，为所述相变存储层提供金属离子，以增大所述相变存储层中的电流。本发明各实施例中，相变存储器中相变存储单元中的各层垂直于衬底方向堆叠设置，可以保证相变存储器的位密度和集成度；同时，相变存储单元中的相变存储结构设置有相变存储层和金属离子提供层，在所述第一电极和第二电极接收电压时，相变存储层中具有电子载流子和金属离子提供层提供的金属离子载流子，从而处于操作状态的所述相变存储层中的电流较大，相变存储层的在不同晶态间的转变速度较快，相变存储器的操作速度较快。此外，由于相变存储层的在不同晶态间的转变速度较快，相变存储单元的亚阈值摆幅较大，开关比也相对较大。
附图说明
图1是根据一示例性实施例示出的一种相变存储器的示意图；
图2a至图2c是根据一示例性实施例示出的一种相变存储结构不同转变状态下的示意图；
图3a至图3d是根据一示例性实施例示出的一些相变存储器的示意图；
图4a至图4c是根据一示例性实施例示出的又一种相变存储结构不同转变状态下的示意图；
图5是根据一示例性实施例示出的又一种相变存储器的示意图；
图6是根据一示例性实施例示出的又一种相变存储器的示意图；
图7a至图7c是根据一示例性实施例示出的又一种相变存储器的制造过程的剖面示意图。
附图标记说明
BL-位线；10-相变存储器；100-相变存储单元；101-第三电极；102-选通层； 103-第一电极；104-相变存储结构；1041-金属离子提供层；1042-相变存储层； 105-第二电极；WL-字线；E-电子；20-相变存储器；200-相变存储单元；201- 第三电极；202-选通层；203-第一电极；204-相变存储结构；2041-金属离子提供层；2042-相变存储层；205-第二电极；I-金属离子。
具体实施方式
下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本发明的示例性实施方法，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明各实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
可以理解的是，本发明的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
在本发明实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本发明实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本发明实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互联层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
对于相变随机存储器(Phase Change Random Access Memory，PCRAM) 的性能优化而言，工艺节点的微缩已经变得非常困难，此外新型相变材料和器件结构的开发又存在着周期长，成本高等缺点。因此，在PCRAM结构上优化堆叠的薄膜，能够在不改变主体结构的基础上优化器件性能，如减少了器件的操作功耗，提升了器件的操作速度。
为了便于描述，本发明实施例中第一方向和第二方向表示为堆叠平面中的两个正交方向，也就是各堆叠层在堆叠平面中横向延伸的两个横向表面；第三方向为垂直于堆叠平面的方向，也就是第三方向为所述堆叠的厚度方向。第一方向可以表示为附图中的X方向；第二方向可以表示为附图中的Y方向；第三方向可以表示为附图中的Z方向。
图1是根据一示例性实施例示出的一种相变存储器的示意图。参照图1所示，相变存储器10，包括：依次堆叠形成的位线BL、第三电极101、选通层1 02、第一电极103、相变存储结构104、第二电极105、字线WL。在堆叠方向上耦合在字线WL和位线BL之间的相变存储单元100为包括1个选通结构S (Selector)和1个存储结构R(Resistor)(1S1R)的结构。其中，所述选通结构S包括第三电极101、选通层102、第一电极103；所述存储结构R包括第一电极103、相变存储结构104、第二电极105。
参考图2a至图2c，相变存储层结构104包括一个相变存储层1042以及在堆叠方向上位于相变存储层1042上下两个表面的子电极1041，所述子电极10 41的材料为钨(W)。
如图2a所示，当所述第一电极和第二电极未接收电压时，相变存储层结构 104没有电流通过。如图2b所示，当所述第一电极和第二电极开始接收电压时，含W的电极1041无法为相变存储层1042提供额外的金属离子来提升其操作电流，只有电子E载流子导电，电子E在电压作用下穿过相变存储层。如图2c 所示，当所述第一电极和第二电极接收电压后，电子E在电压作用下穿过相变存储层，由于只有电子载流子导电，相变存储层1042结晶转变速度较慢，不利于相变存储层1042的快速相转变的操作。
含W的相变存储层结构104由于相变存储层1042转变速度较慢，因而其亚阈值摆幅较小，开关比较低。同时，含W的相变存储层结构104由于含W 子电极1041的刻蚀难度大，形貌控制困难，因而在工艺上的挑战较大。
研究发现，通过优化相变存储层结构的堆叠结构和/或其材料类型，可以增大相变存储层结构的开启电流，提升开关比，提高亚阈值摆幅，提高开启速度，进而优化相变存储器性能。
图3a至3d是根据一示例性实施例示出的几种相变存储器的示意图。如图 3a至3d所示，相变存储器20，包括：
相变存储单元200，所述相变存储单元200至少包括依次堆叠设置的第一电极203、相变存储结构204、第二电极205；
所述相变存储结构204包括至少一个相变存储层2042和至少一个金属离子提供层2041，所述相变存储层2042与所述金属离子提供层2041交替堆叠设置；所述金属离子提供层2041用于在所述第一电极203和第二电极205接收电压时，为所述相变存储层2042提供金属离子，以增大所述相变存储层1042中的电流。
在一些实施例中，所述相变存储层结构包括：一个金属离子提供层，所述一个金属离子提供层位于所述相变存储层与所述第一电极之间或者位于所述相变存储层与所述第二电极之间；
或者，
所述相变存储层结构包括：两个金属离子提供层，所述两个金属离子提供层中的第一金属离子提供层位于所述相变存储层与所述第一电极之间，所述两个金属离子提供层中的第二金属离子提供层位于所述相变存储层与所述第二电极之间。
示例性的，如上述图3a所示，所述相变存储层结构204包括一个相变存储层2042和两个金属离子提供层2041；所述两个金属离子提供层2041中的第一金属离子提供层位于所述相变存储层2042与所述第一电极203之间，所述两个金属离子提供层中的第二金属离子提供层位于所述相变存储层2042与所述第二电极205之间。
示例性的，如图3b所示，所述相变存储层结构204包括一个相变存储层 2042和一个金属离子提供层2041；形成在堆叠方式依次为第一电极203、相变存储层2042、金属离子提供层2041、第二电极205的相变存储单元200a。
示例性的，如图3c所示，所述相变存储层结构204包括一个相变存储层 2042和一个金属离子提供层2041；形成在堆叠方式依次为第一电极203、金属离子提供层2041、相变存储层2042、第二电极205的相变存储单元200b。
在一些实施例中，所述相变存储层结构包括三个金属离子提供层；所述三个金属离子提供层中的第一金属离子提供层位于第一相变存储层与所述第一电极之间，所述三个金属离子提供层中的第二金属离子提供层位于第二相变存储层与所述第二电极之间，所述三个金属离子提供层中的第三金属离子提供层位于所述第一相变存储层和所述第二相变存储层之间。
示例性的，如图3d所示，所述相变存储层结构204包括两个相变存储层 2042和三个金属离子提供层2041；每个所述金属离子提供层2041与每个所述相变存储层2042交替间隔分布，形成在堆叠方式依次为第一电极203、金属离子提供层2041、相变存储层2042、金属离子提供层2041、相变存储层2042、金属离子提供层2041、第二电极205的相变存储单元200c。
需要说明的是，图3a至图3d中所示相变存储层2042和金属离子提供层 2041仅用于示例，并不用来限定本发明实施例中至少一个相变存储层2042和至少一个金属离子提供层2041的位置关系和/或数量关系。
在一些实施例中，所述第一金属离子提供层的厚度与所述第二金属离子提供层的厚度相同或者不同。实际应用中，可以根据实际需要进行选择；具体地，所述第一金属离子提供层和所述第二金属离子提供层的厚度相同以保持工艺一致性。
在一些实施例中，所述金属离子提供层的厚度2041小于所述相变存储层 2042的厚度。可以理解的是，所述相变存储层2042和金属离子提供层2041在所述相变存储层结构204中主要作用不同。其中，所述相变存储层2042在于不同晶态间的转变(可以理解为较低电阻状态和较高电阻状态)。具体地，通过所述第一电极和第二电极施加电压于所述相变存储层结构204，所述相变存储层结构204处于较低电阻状态；除去所述施加电压所述相变存储层结构204维持较高电阻状态。这样，所述所述相变存储层结构204具有两种电阻状态(较低电阻状态和较高电阻状态)，这可以定义两种逻辑状态。其中，所示金属离子提供层2041在于为所述相变存储层提供金属离子，以提高所述相变存储层在不同晶态间的转变速度。
基于此，所述相变存储层2042作用于定义两种逻辑状态，所述金属离子提供层2041作用于辅助所示相变存储层2042更好地定义两种逻辑状态。如果，所述第一金属离子提供层的厚度、所述第二金属离子提供层的厚度均大于等于所述相变存储层2042的厚度，所述第一金属离子提供层的厚度、所述第二金属离子提供层会影响所述相变存储层2042的两种电阻状态(较低电阻状态和较高电阻状态)的转变的速度。同时，所述第一金属离子提供层的厚度、所述第二金属离子提供层的厚度均大于等于所述相变存储层2042的厚度，在满足存储器性能的情况下，不利于提高相变存储器的位密度和集成度。
在实际应用中，所述相变存储层2042的厚度是所述金属离子提供层2041 厚度的2倍至10倍。示例性地，所述相变存储层2042的厚度范围为1nm至1 00nm，所述金属离子提供层厚度为1nm至40nm。
这里，所述相变存储层2042的材料可以包括：锗锑碲(Ge-Sb-Te，GST) 合金，或者，GST合金中掺杂硫(S)、氮(N)、氧(O)以及硅(Si)元素中的至少一种元素形成的混合物。相变存储层2042的材料还可包括任何其他适合的相变材料。
需要指出的是，当相变存储层2042发生相变时，相变存储层2042的电阻发生变化。相变存储器20可根据相变存储层2042的电阻状态变化进行数据的存储。
电极层的材料可包括非晶碳，例如α相碳。所述电极层用于传导电信号。需要强调的是，第一电极层203和第二个电极层205均为电极层，其包括的材料可以相同或者不同，不同的附图标记只是为了区分两个电极层在位置上的不同，而不必用于描述特定的顺序或先后次序。
在一些实施例中，所述金属离子提供层2041的材料包括金属硫系化合物。
在一些实施例中，所述金属离子提供层2041的材料包括AgS、AgSe、AgTe、CuS、CuSe以及CuTe中的至少一种。
在一些实施例中，所述金属离子提供层2041的材料包括掺杂金属元素的金属硫系化合物。具体的，所述掺杂金属元素的金属硫系化合物包括AgS、AgSe、 AgTe、CuS、CuSe以及CuTe中至少一种化合物，掺杂铬(Cr)、锰(Mn)、铁 (Fe)、钴(Co)、镍(Ni)、锌(Zn)、铝(Al)、镁(Mg)、镉(Cd)、铟(In)、铪(Hf)、钛(Ti)、钽(Ta)及钨(W)中的至少一种金属元素形成的混合物。
参考图4a至图4c，相变存储层结构204包括一个相变存储层2042以及在在堆叠方向上位于相变存储层2042上下两个表面的所述金属离子提供层2041，所述金属离子提供层2041的材料为金属硫系化合物或掺杂金属元素的金属硫系化合物。
根据本发明实施例的又一方面，提供另一些相变存储器，如图3a至3d所示，包括：
相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、相变存储结构、第二电极；
所述相变存储结构包括至少一个相变存储层和至少一个金属离子提供层，所述相变存储层与所述金属离子提供层交替堆叠设置；
所述金属离子提供层的材料包括金属硫系化合物，用于在所述第一电极和第二电极接收电压时，为所述相变存储层提供金属离子。
在一些实施例中，所述相变存储层结构包括两个金属离子提供层；所述两个金属离子提供层中的第一金属离子提供层位于所述相变存储层与所述第一电极之间，所述两个金属离子提供层中的第二金属离子提供层位于所述相变存储层与所述第二电极之间。
本申请实施例提供的另一些相变存储器与上述实施例中的相变存储器类似，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里，不再赘述。如图4a所示，当所述第一电极和第二电极未接收电压时，相变存储层结构204没有电流通过。如图4b所示，当所述第一电极203和第二电极205 接收电压时，所述金属离子提供层2041为所述相变存储层2042提供额外的金属离子I来提升其操作电流。相较于含W的子电极1041(参考图2b)，所述金属离子提供层2041能够提供额外的金属离子I来提升所述相变存储层2042中的电流，使得所述相变存储层2042结晶过程更加充分。如图4c所示，相较于含W的子电极1041(参考图2c)，相变存储结构204除了相变材料自身的电子 E载流子还具有所述金属离子提供层2041提供的金属离子I载流子，因而其转变速度较快，使得所述相变存储层2042能够被快速操作。
所述金属离子提供层2041中含有额外的金属离子，当所述第一电极203 和第二电极205接收电压超过所述相变存储结构204的阈值电压时可以在所述相变存储层2042中迁移并发生电化学反应形成导电通道；当电压降到一定值以下时可以快速扩散进入迁移回到所述金属离子提供层2041，使导电通道破裂。
所述金属离子提供层2041一方面额外的金属离子形成不稳定的导电通道，在电压降低到一定值以下时，所述相变存储层2042可以更有效的破裂回到初始高阻关态；另一方面所述金属离子提供层2041为金属离子不饱和的状态，可以更有效的拉回导电通道中的金属离子，促进导电通道的破裂。
并且，所述金属离子提供层2041由于转变速度较快，因而其亚阈值摆幅较大，开关比也相对较大。同时，所述金属离子提供层2041在刻蚀的过程难度较小相较于硬度较大的W的子电极1041，相貌控制相对较好，此外没有额外增加光罩，工艺开发难度较小，工艺开发成本较低，经济适用性好。
在一些实施例中，参照图5所示，所述相变存储单元200还包括：设置在所述第二电极203上方或者设置在所述第一电极203下方的选通层202、第三电极201。
需要指出的是，上述第一电极203、第二电极205以及第三电极201表示的相变存储单元中的电极层，其包括的材料可以相同或者不同，不同的附图标记只是为了区分电极层位置上的不同，而不必用于描述特定的顺序或先后次序。
选通层202的材料可包括：阈值选择开关(Ovonic Threshold Sitching，O TS)材料，例如ZnaTeb、GeaTeb、NbaOb或者SiaAsbTec等。在一些实施例中，参照图6所示，相变存储器20还可包括：
位线BL和字线WL；其中，位线BL、相变存储单元200(参考图5)以及字线WL由下至上依次堆叠设置的；位线BL和字线WL平行于同一平面且彼此垂直，所述相变存储单元200与所述位线BL和字线WL均垂直。需要说明的是，位线BL和字线WL位置也可以相互调换。
位线BL和字线WL的材料包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或其任何组合。位线BL和字线WL可以具有相同的导电材料，也可以具有不同的导电材料。
需要强调的是，设置位线BL的第一平面和设置字线WL的第二平面平行，且第一平面与第二平面不重叠。相变存储单元位于第一平面和第二平面之间，且相变存储单元与第一平面和第二平面均垂直。
相变存储器200还包括：位于位线BL下方的衬底(未示出)；衬底(未示出)的材料可包括半导体材料，例如硅(Si)衬底。
本申请实施例所提供的相变存储器可以通过下述实施例提供的相变存储器的制造方法形成，参考图7a至图7c。在一些实施例中，参考上述图7b，形成相变存储的方法，包括：
形成相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极 203、相变存储结构204、第二电极205；
所述相变存储结构204包括至少一个相变存储层2042和至少一个金属离子提供层2041，所述相变存储层2042与所述金属离子提供层2041交替堆叠设置；所述金属离子提供层2041用于在所述第一电极203和第二电极205接收电压时，为所述相变存储层2042提供金属离子，以增大所述相变存储层2042中的电流。
在一些实施例中，参考上述图7b，形成所述相变存储层结构204包括一个相变存储层2042和两个金属离子提供层2041；所述两个金属离子提供层中的第一金属离子提供层位于所述相变存储层2042与所述第一电极203之间，所述两个金属离子提供层中的第二金属离子提供层位于所述相变存储层2042与所述第二电极205之间。
示例性地，可通过沉积工艺，在第一个电极203的表面依次形成第一个金属离子提供层2041、相变存储层2042、第二个金属离子提供层2041以及第二电极205；沉积工艺包括但不限于物理气相沉积(Physical Vapor Deposition，PVD) 工艺、化学气相沉积(Chemical Vapor Deposition，CVD)工艺、等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition，PECVD)工艺、原子层沉积(Atomic Layer Deposition，ALD)工艺或其组合。在一些实施例中，参考上述图7a，所述相变存储单元还包括：选通层、第三电极；所述相变存储器还包括位线BL和字线WL；形成所述相变存储器的方法还包括：
在形成第一电极203、相变存储结构204、第二电极205之前，依次形成堆叠设置的位线BL、第三电极201、选通层202、第一电极203；所述选通结构包括第三电极201、选通层202、第一电极203。
在一些实施例中，参考上述图7c，形成所述相变存储器的方法还包括：在形成第一电极203、相变存储结构204、第二电极205之后，在位于第二电极2 05之上形成字线WL结构。
需要说明的是，图7a至图7c仅为一种制造方法的示例，不用于限定本申请实施例中相变存储器的制造方法。可以理解的是，前述的选通层与相变存储结构的位置可以相互调换，所述位线BL和字线WL的位置也可以相互调换，相变存储结构中相变存储层和金属离子提供层的数量与位置的关系在制造中也同样适用。
在一些实施例中，所述金属离子提供层2041的材料包括金属硫系化合物。
在一些实施例中，所述金属离子提供层2041的材料包括掺杂金属元素的金属硫系化合物。具体的，所述掺杂金属元素的金属硫系化合物包括AgS、AgSe、 AgTe、CuS、CuSe以及CuTe中至少一种化合物，掺杂Cr、Mn、Fe、Co、Ni、 Zn、Al、Mg、Cd、In、Hf、Ti、Ta及W中的至少一种金属元素形成的混合物。
在实际应用中，上述所述掺杂金属元素的金属硫系化合物的形成方法，包括：采用原位掺杂工艺，可以采用包括但不限于PVD工艺、CVD工艺或ALD 工艺，在沉积金属硫系化合物的同时通入含有Cr、Mn、Fe、Co、Ni、Zn、Al、 Mg、Cd、In、Hf、Ti、Ta及W中的至少一种金属元素的气体。
本申请实施例提供的相变存储器的制造方法与上述实施例中的相变存储器类似，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里，不再赘述。
在本发明所提供的实施例中，应该理解到，所揭露的装置、系统与方法，可以通过其他的方式实现。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种相变存储器，其特征在于，包括：
相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、相变存储结构、第二电极；
所述相变存储结构包括至少一个相变存储层和至少一个金属离子提供层，所述相变存储层与所述金属离子提供层交替堆叠设置；
所述金属离子提供层用于在所述第一电极和第二电极接收电压时，为所述相变存储层提供金属离子，以增大所述相变存储层中的电流。
2.根据权利要求1所述的相变存储器，其特征在于，所述相变存储层结构包括：一个金属离子提供层，所述一个金属离子提供层位于所述相变存储层与所述第一电极之间或者位于所述相变存储层与所述第二电极之间；
或者，
所述相变存储层结构包括：两个金属离子提供层，所述两个金属离子提供层中的第一金属离子提供层位于所述相变存储层与所述第一电极之间，所述两个金属离子提供层中的第二金属离子提供层位于所述相变存储层与所述第二电极之间。
3.根据权利要求1所述的相变存储器，其特征在于，所述相变存储层结构包括三个金属离子提供层；所述三个金属离子提供层中的第一金属离子提供层位于第一相变存储层与所述第一电极之间，所述三个金属离子提供层中的第二金属离子提供层位于第二相变存储层与所述第二电极之间，所述三个金属离子提供层中的第三金属离子提供层位于所述第一相变存储层和所述第二相变存储层之间。
4.根据权利要求1所述的相变存储器，其特征在于，所述金属离子提供层的厚度小于所述相变存储层的厚度。
5.根据权利要求1所述的相变存储器，其特征在于，所述金属离子提供层的材料包括金属硫系化合物。
6.根据权利要求5所述的相变存储器，其特征在于，所述金属离子提供层的材料包括硫化铜。
7.根据权利要求1所述的相变存储器，其特征在于，所述相变存储单元还包括：设置在所述第二电极上方或者设置在所述第一电极下方的选通层、第三电极。
8.一种相变存储器，其特征在于，包括：
相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、相变存储结构、第二电极；
所述相变存储结构包括至少一个相变存储层和至少一个金属离子提供层，所述相变存储层与所述金属离子提供层交替堆叠设置；
所述金属离子提供层的材料包括金属硫系化合物，用于在所述第一电极和第二电极接收电压时，为所述相变存储层提供金属离子。
9.根据权利要求8所述的相变存储器，其特征在于，所述相变存储层结构包括两个金属离子提供层；所述两个金属离子提供层中的第一金属离子提供层位于所述相变存储层与所述第一电极之间，所述两个金属离子提供层中的第二金属离子提供层位于所述相变存储层与所述第二电极之间。
10.一种相变存储器的制造方法，其特征在于，包括：
形成相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、相变存储结构、第二电极；
所述相变存储结构包括至少一个相变存储层和至少一个金属离子提供层，所述相变存储层与所述金属离子提供层交替堆叠设置；所述金属离子提供层用于在所述第一电极和第二电极接收电压时，为所述相变存储层提供金属离子，以增大所述相变存储层中的电流。
CN202111655257.7A 2021-12-30 2021-12-30 相变存储器及其制造方法 Pending CN114420838A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111655257.7A CN114420838A (zh) 2021-12-30 2021-12-30 相变存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111655257.7A CN114420838A (zh) 2021-12-30 2021-12-30 相变存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN114420838A true CN114420838A (zh) 2022-04-29

Family

ID=81270264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111655257.7A Pending CN114420838A (zh) 2021-12-30 2021-12-30 相变存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN114420838A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115249765A (zh) * 2022-08-17 2022-10-28 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115249765A (zh) * 2022-08-17 2022-10-28 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Similar Documents

Publication Publication Date Title
KR100922020B1 (ko) 비휘발성 메모리 셀, 정보 저장 소자, 정보 저장 방법, 비휘발성 메모리 디바이스의 제조 방법 및 컴퓨팅 시스템
US9034710B2 (en) Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US10424619B2 (en) Variable resistance memory devices and methods of manufacturing the same
US7405418B2 (en) Memory device electrode with a surface structure
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
US8187918B2 (en) Methods of forming multi-level cell of semiconductor memory
US8319203B2 (en) Phase change material, a phase change random access memory device including the phase change material, and a semiconductor structure including the phase change material
US9117998B2 (en) Nonvolatile memory cells and methods of forming nonvolatile memory cells
US20200006431A1 (en) Three-dimensional memory device containing cobalt capped copper lines and method of making the same
KR20130092925A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
US7449360B2 (en) Phase change memory devices and fabrication methods thereof
US10658588B2 (en) Memory cell switch device
KR20180133771A (ko) 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리
CN104871313A (zh) 存储装置和存储装置制造方法
US11037992B2 (en) Variable resistance memory device
KR101598378B1 (ko) 메모리 소자의 형성 방법
US8866122B1 (en) Resistive switching devices having a buffer layer and methods of formation thereof
CN114420838A (zh) 相变存储器及其制造方法
WO2021262240A1 (en) Memory array containing capped aluminum access lines and method of making the same
US20200066794A1 (en) Memory cell switch device
US11177320B2 (en) Variable resistance memory device and method of fabricating the same
CN115249765A (zh) 相变存储器及其制造方法
KR102666706B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR102675357B1 (ko) 가변 저항 메모리 장치 및 이의 제조 방법
KR20240068110A (ko) 반도체 장치 및 반도체 장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination