CN115249765A - 相变存储器及其制造方法 - Google Patents

相变存储器及其制造方法 Download PDF

Info

Publication number
CN115249765A
CN115249765A CN202210986758.1A CN202210986758A CN115249765A CN 115249765 A CN115249765 A CN 115249765A CN 202210986758 A CN202210986758 A CN 202210986758A CN 115249765 A CN115249765 A CN 115249765A
Authority
CN
China
Prior art keywords
sub
gate layer
phase change
change memory
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210986758.1A
Other languages
English (en)
Inventor
刘广宇
刘峻
杨海波
彭文林
付志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202210986758.1A priority Critical patent/CN115249765A/zh
Publication of CN115249765A publication Critical patent/CN115249765A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例提出了一种相变存储器及其制造方法，其中，所述相变存储器，包括：相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、选通层、第二电极；所述选通层包括交替堆叠设置的第一子选通层和第二子选通层；所述第一子选通层的材料至少包括锗元素、硫属元素以及第一掺杂元素；其中，所述硫属元素包括硫元素和/或硒元素；所述第二子选通层的材料包括预设金属元素；在所述第一电极和第二电极接收电压时，所述第一掺杂元素和所述预设金属元素用于为所述选通层提供金属离子。

Description

相变存储器及其制造方法
技术领域
本申请实施例涉及半导体技术领域，尤其涉及一种相变存储器及其制造方法。
背景技术
三维相变存储器(3D Phase Change Memory，3D PCM)作为一种新兴的非易失性存储器件，同时具有动态随机存取存储器(Dynamic Random Access Memory，DRAM)的高速度、高寿命和快闪存储器(Flash Memory)的低成本、非易失的优点。另外，由于其低功耗和高集成度而可以用于移动设备中。
相关技术中，可沿垂直于衬底方向堆叠设置相变存储单元(PCM cell)，以提高相变存储器的位密度和集成度。如何在提高相变存储器的位密度和集成度的同时，兼顾提升驱动能力，降低保持电压，成为亟待解决的问题。
发明内容
有鉴于此，本申请实施例提供一种相变存储器及其制造方法。
根据本申请实施例的第一方面，提供一种相变存储器，包括：
相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、选通层、第二电极；所述选通层包括交替堆叠设置的第一子选通层和第二子选通层；
所述第一子选通层的材料至少包括锗元素、硫属元素、以及第一掺杂元素；其中，所述硫属元素包括硫元素和/或硒元素；
所述第二子选通层的材料包括预设金属元素；
在所述第一电极和第二电极接收电压时，所述第一掺杂元素和所述预设金属元素用于为所述选通层提供金属离子。
上述方案中，所述第一掺杂元素与所述预设金属元素相同或不同，所述第一掺杂元素、所述预设金属元素均包括Ti、As、Te、Sb、Zr、Hf、Sc、Y、La、Ce、Ho中的至少一种。
上述方案中，所述第一子选通层的材料的化学通式为GexMyQ100-x-y，M包括硫元素和/或硒元素，Q包括第一掺杂元素；其中，x、y均指元素的原子百分比，0＜x＜40，0＜y＜60，且0≤100-x-y≤10。
上述方案中，所述第二子选通层的材料包括所述预设金属元素的单质或者所述预设金属元素的化合物。
上述方案中，所述第二子选通层的材料包括钛或者碲化钛。
上述方案中，所述第一子选通层的材料还包括第二掺杂元素；所述第二掺杂元素包括C、Si、N、P中的至少一种。
上述方案中，所述第一子选通层的材料的化学通式为的化学通式为GexMyQzR100-x-y-z，M包括硫元素和/或硒元素，Q包括第一掺杂元素，R包括第二掺杂元素；其中，x、y、z均指元素的原子百分比，其中，x、y、z均指元素的原子百分比，0＜x＜40，0＜y＜60，0＜z≤10，0＜100-x-y-z≤1。
上述方案中，所述相变存储单元还包括：依次堆叠设置在所述第二电极上方或者设置在所述第一电极下方的相变存储层、第三电极。
根据本申请实施例的第二方面，提供一种相变存储器的制造方法，包括：
形成相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、选通层、第二电极；所述选通层包括交替堆叠设置的第一子选通层和第二子选通层；
所述第一子选通层的材料至少包括锗元素、硫元素和/或硒元素以及第一掺杂元素；
所述第二子选通层的材料包括预设金属元素；
在所述第一电极和第二电极接收电压时，所述第一掺杂元素和所述预设金属元素用于为所述选通层提供金属离子。
上述方案中，所述方法还包括：
通过热扩散工艺或者掺杂工艺，在所述第一子选通层中形成有第一掺杂元素。
本申请实施例提供一种相变存储器及其制造方法，其中，所述相变存储器，包括：相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、选通层、第二电极；所述选通层包括交替堆叠设置的第一子选通层和第二子选通层；所述第一子选通层的材料至少包括锗元素、硫属元素以及第一掺杂元素；其中，所述硫属元素包括硫元素和/或硒元素；所述第二子选通层的材料包括预设金属元素；在所述第一电极和第二电极接收电压时，所述第一掺杂元素和所述预设金属元素用于为所述选通层提供金属离子。本申请各实施例中，通过若干交替堆叠设置的第一子选通层和第二子选通层构成选通结构，该选通结构具有较低的导热系数和较高电导率，可以提升选通结构的稳定性、可以进一步地提升选通结构驱动电流的能力；以及通过在第一子选通层和第二子选通层中引入掺杂离子或金属离子作为另一种形式的载流子，在电场的作用下，电子和金属离子作为两种载流子共同作用，可以极大地提升选通结构的驱动电流以及开关比等性能，降低选通结构的保持电压，进而优化相变存储器性能。
附图说明
图1是根据一示例性实施例示出的一种相变存储器的示意图；
图2a至图2c是根据一示例性实施例示出的一种选通结构不同转变状态下的示意图；
图3a至图3d是根据一示例性实施例示出的一些相变存储器的示意图；
图4a至图4f是根据一示例性实施例示出的又一种选通结构不同转变状态下的示意图；
图5是根据一示例性实施例示出的又一种相变存储器的示意图；
图6是根据一示例性实施例示出的又一种相变存储器的示意图；
图7a至图7c是根据一示例性实施例示出的又一种相变存储器的制造过程的剖面示意图。
具体实施方式
下面将结合附图和实施例对本申请的技术方案进一步详细阐述。虽然附图中显示了本申请的示例性实施方法，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本申请各实施例。根据下面说明和权利要求书，本申请的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本申请实施例的目的。
可以理解的是，本申请的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
在本申请实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本申请实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本申请实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互联层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
需要说明的是，本申请实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
随着工艺节点的不断微缩，摩尔定律的延续遇到的困难也变得越来越艰巨，因而依赖器件尺寸缩减延续摩尔定律难以为继。对于三维相变存储器而言，同样减小相变存储单元(包括存储单元(Resistor Cell)和选通结构(Selector Cell))选通结构的尺寸来获得性能的提升已经变得非常困难，另一方面，尺寸微缩的工艺难度也大幅增加，进一步增加了相变存储器性能提升的难度。因此，寻找新的性能提升的途径已经成为了延续摩尔定律的新趋势。此外，新型相变材料和器件结构的开发又存在着周期长，成本高等缺点。优化相变存储单元(存储单元和选通结构)的选通结构薄膜的堆叠结构、薄膜材料作为一种新的性能提升的途径，能够在不改变主体结构的基础上优化器件性能，如提升选通结构的驱动能力，降低选通结构的保持电压，从而提升选通器件的性能。
然而，传统基于载流子电子的选通器件的载流子种类单一，难以提供较高的驱动电流；传统基于载流子电子的选通器件的开关比(Roff/Ron)较低；传统基于载流子电子的选通器具有较高的保持电压。具体地：
为了便于描述，本申请实施例中第一方向和第二方向表示为堆叠平面中的两个正交方向，也就是各堆叠层在堆叠平面中横向延伸的两个方向；第三方向为垂直于堆叠平面的方向，也就是第三方向为所述堆叠的厚度方向。第一方向可以表示为附图中的X方向；第三方向可以表示为附图中的Z方向。
图1是根据一示例性实施例示出的一种相变存储器的示意图。参照图1所示，相变存储器10，包括：依次堆叠形成的位线BL、第一电极101、选通层102、第二电极103、相变存储层104、第三电极105、字线WL。在堆叠方向上耦合在字线WL和位线BL之间的相变存储单元100为包括1个选通结构S(Selector)和1个存储结构R(Resistor)(1S1R)的结构。其中，所述选通结构S包括第一电极101、选通层102、第二电极103；所述存储结构R包括第二电极103、相变存储层104、第三电极105。
参考图2a至图2c，相变存储单元100包括选通结构，所述选通结构包括一个选通层102以及在堆叠方向上位于选通层102上下两个表面的第一电极101、第二电极103；选通层102的材料为非晶硫系材料(例如GeSe，GeS)，所述第一电极101、第二电极103的材料为钨(W)。
如图2a至图2c所示，在电场的作用下，先是部分载流子电子获得能量，其能级处于导带，该部分载流子可以自由移动，但选通器还是处于亚阈值状态，当电压大于阈值电压后，更过的载流子电子处于自由移动状态，此时电子在电极之间自由移动，选通器件此时处于开启状态，为相变存储器件提供驱动电流。
如图2a所示，当所述第一电极101和第二电极103未接收电压时，选通层102没有电流通过。如图2b所示，当所述第一电极101和第二电极103开始接收电压时，含W的第一电极101和第二电极103无法为选通层102提供额外的金属离子来提升其操作电流，只有电子E载流子导电，电子E在电压作用下穿过选通层102。如图2c所示，当所述第一电极101和第二电极103接收电压后，电子E在电压作用下穿过选通层102，由于只有单一的电子载流子提供电流，选通层102驱动电流的能力较低，不利于选通层102为相变存储器件提供驱动电流。
通常的相变存储单元中的选通结构为非晶硫系材料，通过在电场的作用下载流子电子的跃迁来提供较大的开态电流从而给相变结构提供驱动电流，要想进一步提高选通结构的驱动能力以及开关比等性能，仅通过尺寸微缩已经很难取得明显的成果。
在一些实施例中，通过优化选通结构的堆叠结构和/或其材料类型，可以提升选通结构的驱动能力以及开关比等性能，降低选通结构的保持电压，进而优化相变存储器性能。
图3a至图3d是根据一示例性实施例示出的几种相变存储器的示意图。如图3a至图3d所示，相变存储器，包括：
相变存储单元200，所述相变存储单元200至少包括依次堆叠设置的第一电极201、选通层202、第二电极203；所述选通层202包括交替堆叠设置的第一子选通层2021和第二子选通层2022；
所述第一子选通层2021的材料至少包括锗元素、硫属元素以及第一掺杂元素；其中，所述硫属元素包括硫元素和/或硒元素；
所述第二子选通层2022的材料包括预设金属元素；
在所述第一电极201和第二电极203接收电压时，所述第一掺杂元素和所述预设金属元素用于为所述选通层202提供金属离子。
需要说明的是，图3a和图3b中的第一子选通层2021和第二子选通层2022的数量不相同；图3c和图3d中的第一子选通层2021和第二子选通层2022的数量相同。
示例性的，如图3a所示，所述选通层202包括交替堆叠设置的第一子选通层2021和第二子选通层2022，且所述选通层202在堆叠方向上通过第二子选通层2022与所述第一电极201和所述第二电极203接触且电连接。
示例性的，如图3b所示，所述选通层202包括交替堆叠设置的第一子选通层2021和第二子选通层2022，且所述选通层202在堆叠方向上通过第一子选通层2021与所述第一电极201和所述第二电极203接触且电连接。
示例性的，如图3c、图3d所示，所述选通层202包括交替堆叠设置的第一子选通层2021和第二子选通层2022，且所述选通层202在堆叠方向上通过第一子选通层2021、第二子选通层2022分别与所述第二电极203、所述第一电极201接触且电连接，或者第一子选通层2021、第二子选通层2022分别与所述第一电极201、所述第二电极203接触且电连接。
需要说明的是，图3a至图3d中所示第一子选通层2021和第二子选通层2022仅用于示例，并不用来限定本申请实施例中交替堆叠设置的第一子选通层2021和第二子选通层2022的厚度关系和/或数量关系。
在一些实施例中，所述第一子选通层2021和所述第二子选通层2022提供层的厚度相同或者不同。实际应用中，可以根据实际需要进行选择；具体地，所述第一子选通层2021的厚度可以大于所述第二子选通层2022的厚度。
在一些具体的实施例中，所述第一子选通层2021的厚度是所述第二子选通层2022厚度的2倍至10倍。示例性地，所述第一子选通层2021的厚度范围为1nm至100nm，所述第二子选通层2022的厚度为1nm至40nm。
在上述实施例中，一个所述第一子选通层2021和一个所述第二子选通层2022构成一个周期叠层，则所述选通层202包括交替堆叠设置多个所述周期叠层；所述周期叠层的数量可以是2～100个，每个所述周期叠层的厚度可以是1nm至100nm。需要说明的是，所述多个周期叠层的数量以及每个所述第一子选通层2021和每个所述第二子选通层2022的厚度可以根据实际工艺的需要进行调整。
所述第一掺杂元素能够提供金属离子载流子，使得第一子选通层2021中具有两种载流子(电子和金属离子)的共同作用；同时，所述预设金属元素能够进一步提供金属离子载流子，这样，使得选通层202中具有丰富的载流子(电子和金属离子)的共同作用，这些载流子的共同作用可以极大的提升选通层的驱动电流的能力。
这里，所述第一掺杂元素与所述预设金属元素可以相同或者不同，在一些实施例中所述第一掺杂元素与所述预设金属元素可以包括：准金属元素(如As、Te、Sb)、过渡金属元素(如Ti、Zr、Hf)、稀土元素(如Sc、Y、La、Ce、Ho)中的至少一种。
在一些具体实施例中，所述第一掺杂元素与所述预设金属元素相同或不同，所述第一掺杂元素、所述预设金属元素均包括钛(Ti)、砷(As)、碲(Te)、锑(Sb)、锆(Zr)、铪(Hf)、钪(Sc)、钇(Y)、镧(La)、铈(Ce)、钬(Ho)中的至少一种。
在一些实施例中，所述第一子选通层的材料的化学通式为GexMyQ100-x-y，M包括硫元素和/或硒元素，Q包括第一掺杂元素；其中，x、y均指元素的原子百分比，0＜x＜40，0＜y＜60，且0≤100-x-y≤10。
这里，第一掺杂元素在第一子选通层中所占据的原子百分比范围为0～10％，这样，可以在提升选通层的稳定性的前提下，尽可能的提升选通层驱动电流的能力。
在一些实施例中，所述第二子选通层的材料包括所述预设金属元素的单质或者所述预设金属元素的化合物。
在一些实施例中，所述第二子选通层的材料包括钛或者碲化钛。在一些具体的实施例中，所述碲化钛具体可以包括TiTe、TiTe2、Ti5Te8、Ti2Te3中的至少一种。优选地，所述第二子选通层的材料包括TiTe2。
钛副族碲化物具有较低的导热系数和较高电导率，如此，钛副族碲化物可以降低选通结构打开或关闭状态的能量损耗，从而能够提升选结构的开关比，在较大的开启电流下，开启电阻较低，从而开关比得以提升。
在一些实施例中，所述第一子选通层的材料还包括第二掺杂元素；所述第二掺杂元素包括碳(C)、硅(Si)、氮(N)、磷(P)中的至少一种。
这里，第二掺杂元素包括非金属元素，例如P型掺杂元素、N型掺杂元素。示例性地，第二掺杂元素包括N型掺杂元素N。
通过在所述第一子选通层中掺杂一定量的非金属材料元素，可以提高所述选通层的热稳定性。
在一些实施例中，所述第一子选通层的材料的化学通式为的化学通式为GexMyQzR100-x-y-z，M包括硫元素和/或硒元素，Q包括第一掺杂元素，R包括第二掺杂元素；其中，x、y、z均指元素的原子百分比，其中，x、y、z均指元素的原子百分比，0＜x＜40，0＜y＜60，0＜z≤10，0＜100-x-y-z≤1。
这里，第二掺杂元素在第一子选通层中所占据的原子百分比范围为0～1％，这样，在满足选通层驱动电流的能力的前提下，可以提升选通层的稳定性。
示例性地，所述第一子选通层的材料的化学通式为(GeSe)a(Ti2Te)bR100-a-b，其中，0＜a＜40，0≤b≤10，0≤100-a-b≤1；所述第二子选通层的材料包括TiTe2。这里，GeSe和Ti2Te构成所述第一子选通层的主体材料，可以选通层的稳定性。TiTe2构成所述第二子选通层的材料可以提升选通层的开关比。
示例性地，所述第一子选通层的材料的化学通式为(GeSe)a(GeTi2)bR100-a-b，其中，0＜a+b＜40，0≤2b≤10，0≤100-a-b≤1；所述第二子选通层的材料包括TiTe2。这里，GeSe和GeTi2构成所述第一子选通层的主体材料，可以选通层的稳定性。TiTe2构成所述第二子选通层的材料可以提升选通层的开关比。
示例性地，所述第一子选通层的材料的化学通式为(GeSe)a(GeTe6)bR100-a-b，其中，0＜a+b＜40，0≤6b≤10，0≤100-a-b≤1；所述第二子选通层的材料包括TiTe2。这里，GeSe和GeTe6构成所述第一子选通层的主体材料，可以选通层的稳定性。TiTe2构成所述第二子选通层的材料可以提升选通层的开关比。
可以理解的是，所述选通层202在电信号的操作下可实现高阻态到低阻态的瞬时转变，且在撤去电信号时瞬时返回高阻态；也就是说，所述选通层202在外加电场的作用下，当达到阈值电压时，能够实现从高阻态向低电阻态的转变，选通结构打开，从而提供较大的开态电流从而给相变结构提供驱动电流。撤去外加电场的作用或者所述施加电压小于阈值电压时，能够实现从低阻态向高电阻态的转变，选通结构关闭，从而无电流提供给相变结构或者提供极低的关态电流从而给相变结构。具体地：
通过所述第一电极201和第二电极203施加电压于所述选通层202，当达到阈值电压时，选通层202处于较低电阻状态，选通结构打开，为相变结构提供开态电流；除去所述施加电压或者当所述施加电压小于阈值电压时，所述选通层202维持较高电阻状态，选通结构关闭，为相变结构提供关态电流。这样，在1S1R的结构(1个选通结构和1个存储结构)中，通过选通结构打开或关闭状态，将外加电场施加至存储结构；进一步地，利用所述存储结构中相变存储层的晶态和非晶态的特性来存储数据，相变存储层的这种晶态和非晶态的变化就可以表示一个比特的数据“1”或“0”，可以定义两种逻辑状态。
本申请实施例中，第一方面，通过交替堆叠设置多个所述周期叠层构成的所述选通层202，其中，每个所述周期叠层包括第一子选通层2021和第二子选通层2022。多个所述周期叠层的结构在叠层之间引入了一定数量的界面，在界面散射的作用下，声子在沿堆叠生长方向的运动受到阻碍，产生附加的界面声子阻抗。而在半导体中，声子是主要的热流载体，半导体材料的宏观热导主要由声子决定，因而该界面声子阻抗将会产生明显的界面热阻，从而降低材料的热导率，而材料热导率的降低就意味着材料扩散热量的减少，积聚热量的能力将大大增强。也就是说，热导率的降低将会提升多层相变材料的热学性能，例如材料的热稳定性等性能。利用这种特质制造相变存储器的选通层，所述第一子选通层2021和所述第二子选通层2022的材料具有较低的导热系数和较高电导率，可以提升选通层的稳定性、可以进一步地提升选通层驱动电流的能力。
第二方面，通过在第一子选通层和第二子选通层中引入金属离子作为另一种形式的载流子，在电场的作用下，电子和金属离子作为两种载流子共同作用，可以极大的提升选通结构的驱动电流以及开关比等性能，降低选通结构的保持电压，相较于单一载流子提供电流的选通结构而言，其金属离子优化的选通层性能提升明显，进而优化相变存储器性能，减少了对于尺寸微缩的依赖，成为一种成本低廉，工艺简单的方法，为将来制备高性能选通结构提供了一种可靠的方法。
图4a至图4f是根据一示例性实施例示出的又一种选通结构不同转变状态下的示意图。为清晰地、简要地描述本申请，图4a至图4c中仅示出了选通层中所述第一子选通层2021不同转变状态下的示意情况，图4d至图4f中仅示出了选通层中所述第二子选通层2022不同转变状态下的示意情况。可以理解的是，在外加电场的作用下，选通层中所述第一子选通层和所述第二子选通层是同时作用的。图4a至图4c中示出的所述第一子选通层2021的作用情况，以及图4d至图4f中示出的所述第二子选通层2022的作用情况，仅用于为清晰地、简要地描述本申请，并不用于限定本申请各实施例。
如图4a所示，当所述第一电极和第二电极未接收电压时，所述第一子选通层2021没有电流通过。如图4b所示，当所述第一电极和第二电极接收电压时，所述第一子选通层2021提供额外的金属离子I来提升其操作电流。相较于含W的子电极(参考图2b中第一电极101和第二电极103)，所述第一子选通层2021能够提供额外的金属离子I来提升所述选通层202中的电流。如图4c所示，相较于含W的子电极(参考图2c中第一电极101和第二电极103)，所述第一子选通层2021除了电子E载流子还具有金属离子I载流子，因而提升选通层202的驱动电流的能力，使得所述选通层202能够被快速操作。
如图4d所示，当所述第一电极和第二电极未接收电压时，所述第二子选通层2022没有电流通过。如图4e所示，当所述第一电极和第二电极接收电压时，所述第二子选通层2022提供额外的金属离子I来提升其操作电流。相较于含W的子电极(参考图2b中第一电极101和第二电极103)，所述第二子选通层2022能够提供额外的金属离子I来提升所述选通层202中的电流。如图4f所示，相较于含W的子电极(参考图2c中第一电极101和第二电极103)，所述第二子选通层2022除了电子E载流子还具有金属离子I载流子，因而提升选通层202的驱动电流的能力，使得所述选通层202能够被快速操作。
所述第一子选通层2021和所述第二子选通层2022中含有额外的金属离子，当所述第一电极和第二电极接收电压超过所述选通结构的阈值电压时可以在所述第一子选通层2021和所述第二子选通层2022的晶胞结构中迁移至晶胞结构之间并发生电化学反应形成导电通道；当电压降到一定值以下时可以快速扩散进入迁移回到所述第一子选通层2021和所述第二子选通层2022的晶胞结构中，使导电通道破裂。
所述第一子选通层2021和所述第二子选通层2022一方面额外的金属离子形成不稳定的导电通道，在电压降低到一定值以下时，所述第一子选通层2021和所述第二子选通层2022可以更有效的破裂回到初始高阻关态；另一方面所述第一子选通层2021和所述第二子选通层2022为金属离子不饱和的状态，可以更有效的拉回导电通道中的金属离子，促进导电通道的破裂。
并且，所述第一子选通层2021和所述第二子选通层2022由于转变速度较快，因而其亚阈值摆幅较大，开关比也相对较大。同时，所述第一子选通层2021和所述第二子选通层2022在刻蚀的过程难度较小相较于硬度较大的W的子电极(参考图2a至图2c中第一电极101和第二电极103)，形貌控制相对较好，此外没有额外增加光罩，工艺开发难度较小，工艺开发成本较低，经济适用性好。
与此同时，通过交替堆叠设置的第一子选通层2021和第二子选通层2022所构成的选通层202，所述选通层202具有较低的导热系数和较高电导率，可以提升选通结构的稳定性、可以进一步地提升选通结构驱动电流的能力。
在一些实施例中，参照图5所示，所述相变存储单元200还包括：依次堆叠设置在所述第二电极203上方或者设置在所述第一电极下方的相变存储层204、第三电极205。
需要指出的是，上述第一电极201、第二电极203以及第三电极205表示所述相变存储单元200中的电极层，所述电极层的材料可包括非晶碳，例如α相碳。所述电极层用于传导电信号。需要强调的是，第一电极201、第二电极203以及第三电极205包括的材料可以相同或者不同，不同的附图标记只是为了区分电极层位置上的不同，而不必用于描述特定的顺序或先后次序。
这里，所述相变存储层204的材料可以包括：锗锑碲(Ge-Sb-Te，GST)合金，或者，GST合金中掺杂硫(S)、氮(N)、氧(O)以及硅(Si)元素中的至少一种元素形成的混合物。相变存储层204的材料还可包括任何其他适合的相变材料。
需要指出的是，当相变存储层204发生相变时，相变存储层204的电阻发生变化。相变存储器可根据相变存储层204的电阻状态变化进行数据的存储。
在一些实施例中，参照图6所示，相变存储器20还可包括：
位线BL和字线WL；其中，位线BL、相变存储单元200(参考图5)以及字线WL由下至上依次堆叠设置的；位线BL和字线WL平行于同一平面且彼此垂直，所述相变存储单元200(参考图5)与所述位线BL和字线WL均垂直。需要说明的是，位线BL和字线WL位置也可以相互调换。
位线BL和字线WL的材料包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或其任何组合。位线BL和字线WL可以具有相同的导电材料，也可以具有不同的导电材料。
需要强调的是，设置位线BL的第一平面和设置字线WL的第二平面平行，且第一平面与第二平面不重叠。相变存储单元200(参考图5)位于第一平面和第二平面之间，且相变存储单元200(参考图5)与第一平面和第二平面均垂直。
相变存储器20还可以包括：位于位线BL下方的衬底(未示出)；衬底(未示出)的材料可包括半导体材料，例如硅(Si)衬底。
本申请实施例所提供的相变存储器可以通过下述实施例提供的相变存储器的制造方法形成，参考图7a至图7c。在一些实施例中，形成相变存储20的方法，包括：
形成相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极201、选通层202、第二电极203；所述选通层202包括交替堆叠设置的第一子选通层2021和第二子选通层2022(选通层202的具体详情参考上述图3a至图3d进行理解，这里及以下仅以选通层202示出)；所述第一子选通层2021的材料至少包括锗元素、硫属元素以及第一掺杂元素；其中，所述硫属元素包括硫元素和/或硒元素；所述第二子选通层2022的材料包括预设金属元素；在所述第一电极201和第二电极203接收电压时，所述第一掺杂元素和所述预设金属元素用于为所述选通层202提供金属离子。
示例性地，参考图7a，在形成所述第一个电极201之前，可通过沉积工艺，形成位线BL，在位线BL的表面形成所述第一个电极201；参考图7a以及结合上述图3a，可通过沉积工艺，在第一个电极201的表面依次形成替堆叠设置的第一子选通层2021和第二子选通层2022以及第二电极203。沉积工艺包括但不限于物理气相沉积(Physical VaporDeposition，PVD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)工艺、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)工艺、原子层沉积(Atomic Layer Deposition，ALD)工艺或其组合。
在一些实施例中，参考图7b，所述相变存储单元还包括：相变存储层、第三电极；参考图7c，所述相变存储器还包括位线BL和字线WL；形成所述相变存储器20的方法还包括：
在形成第一电极201、选通层202、第二电极203之后，依次形成堆叠设置的相变存储层204、第三电极205、字线WL；所述存储结构包括第二电极203、相变存储层204、第三电极205。需要说明的是，图7a至图7c仅为一种制造方法的示例，不用于限定本申请实施例中相变存储器的制造方法。可以理解的是，前述的选通层与相变存储结构的位置可以相互调换，所述位线BL和字线WL的位置也可以相互调换，相变存储结构中存储结构和选通结构的位置的关系在制造中也同样适用。
在一些实施例中，所述方法还包括：
通过热扩散工艺或者掺杂工艺，在所述第一子选通层2021中形成有第一掺杂元素。
在实际应用中，采用原位掺杂工艺，可以采用包括但不限于PVD工艺、CVD工艺或ALD工艺，在沉积所述第一子选通层2021的材料的同时通入含有第一掺杂元素的气体。
在一些具体的实施例中，所述第一子选通层的材料的化学通式为GexMyQ100-x-y，M包括硫元素和/或硒元素，Q包括第一掺杂元素，所述第一掺杂元素包括Ti、As、Te、Sb、Zr、Hf、Sc、Y、La、Ce、Ho中的至少一种；其中，x、y均指元素的原子百分比，0＜x＜40，0＜y＜60，且0≤100-x-y≤10。
在所述第一子选通层2021中掺杂第一掺杂元素，包括：
提供GexMy的基体材料；
通过原位掺杂工艺，在沉积所述基体材料的同时原位掺杂第一掺杂元素形成所述第一子选通层2021。
在另一些具体的实施例中，在所述第一子选通层2021中掺杂第一掺杂元素，包括：
提供GexMy的基体材料；
先通过薄膜沉积工艺形成包含第一掺杂元素的种子层；
再在所述种子层上，通过原位掺杂工艺，在沉积所述基体材料的同时原位掺杂第一掺杂元素形成所述第一子选通层2021。
本申请实施例提供的相变存储器的制造方法与上述实施例中的相变存储器类似，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里，不再赘述。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种相变存储器，其特征在于，包括：
相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、选通层、第二电极；所述选通层包括交替堆叠设置的第一子选通层和第二子选通层；
所述第一子选通层的材料至少包括锗元素、硫属元素、以及第一掺杂元素；其中，所述硫属元素包括硫元素和/或硒元素；
所述第二子选通层的材料包括预设金属元素；
在所述第一电极和第二电极接收电压时，所述第一掺杂元素和所述预设金属元素用于为所述选通层提供金属离子。
2.根据权利要求1所述的相变存储器，其特征在于，所述第一掺杂元素与所述预设金属元素相同或不同，所述第一掺杂元素、所述预设金属元素均包括Ti、As、Te、Sb、Zr、Hf、Sc、Y、La、Ce、Ho中的至少一种。
3.根据权利要求1所述的相变存储器，其特征在于，所述第一子选通层的材料的化学通式为GexMyQ100-x-y，M包括硫元素和/或硒元素，Q包括第一掺杂元素；其中，x、y均指元素的原子百分比，0＜x＜40，0＜y＜60，且0≤100-x-y≤10。
4.根据权利要求1所述的相变存储器，其特征在于，所述第二子选通层的材料包括所述预设金属元素的单质或者所述预设金属元素的化合物。
5.根据权利要求4所述的相变存储器，其特征在于，所述第二子选通层的材料包括钛或者碲化钛。
6.根据权利要求1所述的相变存储器，其特征在于，所述第一子选通层的材料还包括第二掺杂元素；所述第二掺杂元素包括C、Si、N、P中的至少一种。
7.根据权利要求6所述的相变存储器，其特征在于，所述第一子选通层的材料的化学通式为的化学通式为GexMyQzR100-x-y-z，M包括硫元素和/或硒元素，Q包括第一掺杂元素，R包括第二掺杂元素；其中，x、y、z均指元素的原子百分比，其中，x、y、z均指元素的原子百分比，0＜x＜40，0＜y＜60，0＜z≤10，0＜100-x-y-z≤1。
8.根据权利要求1所述的相变存储器，其特征在于，所述相变存储单元还包括：依次堆叠设置在所述第二电极上方或者设置在所述第一电极下方的相变存储层、第三电极。
9.一种相变存储器的制造方法，其特征在于，包括：
形成相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、选通层、第二电极；所述选通层包括交替堆叠设置的第一子选通层和第二子选通层；所述第一子选通层的材料至少包括锗元素、硫元素和/或硒元素以及第一掺杂元素；所述第二子选通层的材料包括预设金属元素；在所述第一电极和第二电极接收电压时，所述第一掺杂元素和所述预设金属元素用于为所述选通层提供金属离子。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
通过热扩散工艺或者掺杂工艺，在所述第一子选通层中形成有第一掺杂元素。
CN202210986758.1A 2022-08-17 2022-08-17 相变存储器及其制造方法 Pending CN115249765A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210986758.1A CN115249765A (zh) 2022-08-17 2022-08-17 相变存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210986758.1A CN115249765A (zh) 2022-08-17 2022-08-17 相变存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN115249765A true CN115249765A (zh) 2022-10-28

Family

ID=83699776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210986758.1A Pending CN115249765A (zh) 2022-08-17 2022-08-17 相变存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN115249765A (zh)

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041957A (ja) * 2006-08-07 2008-02-21 Nec Corp スイッチング素子
JP2009157479A (ja) * 2007-12-25 2009-07-16 Shigadry With Earth:Kk 被介護者の寝床環境モニタリングシステム
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关
CN102142517A (zh) * 2010-12-17 2011-08-03 华中科技大学 一种低热导率的多层相变材料
CN104916776A (zh) * 2014-03-11 2015-09-16 科洛斯巴股份有限公司 用于两端点存储器的选择器装置
CN105474420A (zh) * 2013-03-15 2016-04-06 Adesto技术公司 具有半金属或半导体电极的非易失性存储器
US20160149129A1 (en) * 2014-11-25 2016-05-26 Intermolecular, Inc. Using Metal Silicides as Electrodes for MSM Stack in Selector for Non-Volatile Memory Application
US20170104031A1 (en) * 2015-10-07 2017-04-13 Intermolecular, Inc. Selector Elements
US20170331036A1 (en) * 2016-05-16 2017-11-16 Micron Technology, Inc. Semiconductor structures including liners and related methods
CN107732010A (zh) * 2017-09-29 2018-02-23 华中科技大学 一种选通管器件及其制备方法
KR20190098423A (ko) * 2018-02-14 2019-08-22 세종대학교산학협력단 원자층 증착법을 이용한 Ti-Te 막 증착 방법, 및 Ti-Te 분리막을 포함하는 다층 상변화 구조체 및 상변화 메모리 소자
CN110571330A (zh) * 2019-08-19 2019-12-13 华中科技大学 一种选通管器件、存储器单元及制备方法
KR20200136332A (ko) * 2020-10-14 2020-12-07 광운대학교 산학협력단 이온 농도에 따른 전자소자와 그 제조 방법
CN112242488A (zh) * 2020-10-15 2021-01-19 华中科技大学 一种具有二维材料新型结构的选通管及其制备方法
CN112243527A (zh) * 2020-09-17 2021-01-19 长江先进存储产业创新中心有限责任公司 具有金属丝阈值切换选择器的相变存储器件及其形成方法
CN112703592A (zh) * 2019-02-15 2021-04-23 铠侠股份有限公司 非易失性半导体存储装置及其制造方法
CN113113537A (zh) * 2021-04-08 2021-07-13 华中科技大学 一种阈值转变器件及其制备方法
CN113196510A (zh) * 2018-12-19 2021-07-30 汉阳大学校产学协力团 选择器件及利用其的存储器件
CN114420838A (zh) * 2021-12-30 2022-04-29 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法
KR20220096635A (ko) * 2020-12-31 2022-07-07 포항공과대학교 산학협력단 이온화 가능한 금속 이온이 도핑된 cbram 기반의 선택 소자 및 이의 제조 방법
WO2022158260A1 (ja) * 2021-01-20 2022-07-28 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子およびメモリ装置
CN114824073A (zh) * 2022-05-20 2022-07-29 长江先进存储产业创新中心有限责任公司 相变材料及其制造方法、相变存储器及其制造方法

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041957A (ja) * 2006-08-07 2008-02-21 Nec Corp スイッチング素子
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关
JP2009157479A (ja) * 2007-12-25 2009-07-16 Shigadry With Earth:Kk 被介護者の寝床環境モニタリングシステム
CN102142517A (zh) * 2010-12-17 2011-08-03 华中科技大学 一种低热导率的多层相变材料
CN105474420A (zh) * 2013-03-15 2016-04-06 Adesto技术公司 具有半金属或半导体电极的非易失性存储器
CN104916776A (zh) * 2014-03-11 2015-09-16 科洛斯巴股份有限公司 用于两端点存储器的选择器装置
US20160149129A1 (en) * 2014-11-25 2016-05-26 Intermolecular, Inc. Using Metal Silicides as Electrodes for MSM Stack in Selector for Non-Volatile Memory Application
US20170104031A1 (en) * 2015-10-07 2017-04-13 Intermolecular, Inc. Selector Elements
US20170331036A1 (en) * 2016-05-16 2017-11-16 Micron Technology, Inc. Semiconductor structures including liners and related methods
CN107732010A (zh) * 2017-09-29 2018-02-23 华中科技大学 一种选通管器件及其制备方法
KR20190098423A (ko) * 2018-02-14 2019-08-22 세종대학교산학협력단 원자층 증착법을 이용한 Ti-Te 막 증착 방법, 및 Ti-Te 분리막을 포함하는 다층 상변화 구조체 및 상변화 메모리 소자
CN113196510A (zh) * 2018-12-19 2021-07-30 汉阳大学校产学协力团 选择器件及利用其的存储器件
CN112703592A (zh) * 2019-02-15 2021-04-23 铠侠股份有限公司 非易失性半导体存储装置及其制造方法
CN110571330A (zh) * 2019-08-19 2019-12-13 华中科技大学 一种选通管器件、存储器单元及制备方法
CN112243527A (zh) * 2020-09-17 2021-01-19 长江先进存储产业创新中心有限责任公司 具有金属丝阈值切换选择器的相变存储器件及其形成方法
KR20200136332A (ko) * 2020-10-14 2020-12-07 광운대학교 산학협력단 이온 농도에 따른 전자소자와 그 제조 방법
CN112242488A (zh) * 2020-10-15 2021-01-19 华中科技大学 一种具有二维材料新型结构的选通管及其制备方法
KR20220096635A (ko) * 2020-12-31 2022-07-07 포항공과대학교 산학협력단 이온화 가능한 금속 이온이 도핑된 cbram 기반의 선택 소자 및 이의 제조 방법
WO2022158260A1 (ja) * 2021-01-20 2022-07-28 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子およびメモリ装置
CN113113537A (zh) * 2021-04-08 2021-07-13 华中科技大学 一种阈值转变器件及其制备方法
CN114420838A (zh) * 2021-12-30 2022-04-29 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法
CN114824073A (zh) * 2022-05-20 2022-07-29 长江先进存储产业创新中心有限责任公司 相变材料及其制造方法、相变存储器及其制造方法

Similar Documents

Publication Publication Date Title
US9812505B2 (en) Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof
US9093368B2 (en) Nonvolatile memory cells and arrays of nonvolatile memory cells
US9184385B2 (en) Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9064564B2 (en) Variable resistive memory device and method of fabricating and driving the same
CN109860387A (zh) 具有选择器件的pcram结构
US20130134419A1 (en) Vertical diodes for non-volatile memory device
KR20130092925A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
TW201032315A (en) Three-dimensional semiconductor structure and method of fabricating the same
US20180269388A1 (en) Phase change memory unit and preparation method therefor
US11037992B2 (en) Variable resistance memory device
WO2017044166A1 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
KR20150021362A (ko) 반도체 장치 및 이의 제조 방법
US20140131655A1 (en) Semiconductor memory devices and methods of fabricating the same
CN102332530B (zh) 具有侧壁加热电极与相变材料的存储器单元及制备方法
JP2020516057A (ja) メモリセルスイッチ装置
US9385317B2 (en) Memory cells and methods of forming memory cells
CN114420838A (zh) 相变存储器及其制造方法
CN115249765A (zh) 相变存储器及其制造方法
KR101331859B1 (ko) 3차원 비휘발성 메모리 장치 및 이의 제조 방법
CN101976677B (zh) 基于ZnO肖特基二极管的相变随机存储器阵列及制作方法
CN113594201A (zh) 相变存储器及其制作方法
CN112585758A (zh) 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构
CN114447024A (zh) 一种选通器、存储器及其制备方法
CN114883485A (zh) 相变材料层结构及其制备方法和相变存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination