CN114824073A - 相变材料及其制造方法、相变存储器及其制造方法 - Google Patents

相变材料及其制造方法、相变存储器及其制造方法 Download PDF

Info

Publication number
CN114824073A
CN114824073A CN202210554553.6A CN202210554553A CN114824073A CN 114824073 A CN114824073 A CN 114824073A CN 202210554553 A CN202210554553 A CN 202210554553A CN 114824073 A CN114824073 A CN 114824073A
Authority
CN
China
Prior art keywords
phase change
layer
doping element
doping
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210554553.6A
Other languages
English (en)
Inventor
杨红心
周凌珺
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202210554553.6A priority Critical patent/CN114824073A/zh
Publication of CN114824073A publication Critical patent/CN114824073A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供一种相变材料及其制造方法、相变存储器及其制造方法,其中,所述相变材料包括:第一掺杂元素、第二掺杂元素以及相变本体材料;其中,所述第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成化学键;所述形成的化学键的键能大于所述相变本体材料中元素间的化学键的键能;所述第一掺杂元素和所述第二掺杂元素属于元素周期表中不同族的元素。本发明实施例能够提高相变材料的非晶态热稳定性和数据保持力,从而提升相变存储器的电学性能。

Description

相变材料及其制造方法、相变存储器及其制造方法
技术领域
本发明实施例涉及半导体技术领域,尤其涉及一种相变材料及其制造方法、相变存储器及其制造方法。
背景技术
相变存储器(PCM,Phase Change Memory)利用相变材料在不同状态下的电阻差异来保存数据,具有可按位寻址、断电后数据不丢失、存储密度高、读写速度快等优势,被认为是最有前景的下一代存储器。
然而,相关技术中,相变存储器还存在各种挑战。
发明内容
有鉴于此,本发明实施例提供一种相变材料及其制造方法、相变存储器及其制造方法。
根据本发明实施例的一方面,提供了一种相变材料,包括:
第一掺杂元素、第二掺杂元素以及相变本体材料;其中,所述第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成化学键;所述形成的化学键的键能大于所述相变本体材料中元素间的化学键的键能;所述第一掺杂元素和所述第二掺杂元素属于元素周期表中不同族的元素。
上述方案中,所述第一掺杂元素包括所述元素周期表中第三主族元素中的至少一种;所述第二掺杂元素包括所述元素周期表中第四主族元素中的至少一种。
上述方案中,所述第一掺杂元素包括铟元素;所述第二掺杂元素包括碳元素;所述相变本体材料包括硫系化合物;所述相变材料的化学通式为(InC)rR100-r;其中,1%<r<20%;所述R为所述相变本体材料。
上述方案中,所述相变材料的化学通式为(InxC)r(GeySbzTe)100-r;
其中,0.01%<x<100%;y>z。
上述方案中,所述相变材料的化学通式为(InC)5(Ge3Sb2Te6)95。
上述方案中,所述相变材料包括交替堆叠设置的第一超晶格相变层和第二超晶格相变层;其中,
所述第一超晶格相变层含有铟元素,所述第二超晶格相变层含有碳元素;
或者,
所述第一超晶格相变层含有碳元素,所述第二超晶格相变层含有铟元素;
或者,
所述第一超晶格相变层及所述第二超晶格相变层均含有铟元素及碳元素。
上述方案中,所述第一超晶格相变层的化学通式为Cx(GeTe)100-x,所述第二超晶格相变层的化学通式为Iny(Sb2Te3)100-y;
或者,
所述第一超晶格相变层的化学通式为Inx(GeTe)100-x,所述第二超晶格相变层的化学通式为Cy(Sb2Te3)100-y;
其中,1%<x<20%;1%<y<20%。
上述方案中,所述第一超晶格相变层的化学通式为(InxC)r(GeTe)100-r,所述第二超晶格相变层的化学通式为(InxC)r(Sb2Te3)100-r;
其中,0.01%<x<100%。
根据本发明实施例的另一方面,提供一种相变存储器,包括:
第一地址线层;其中,所述第一地址线层包括多条相互平行的第一地址线;
第二地址线层;其中,所述第二地址线层包括多条相互平行的第二地址线;
位于所述第一地址线层和所述第二地址线层之间的相变存储单元,所述相变存储单元至少包括如本发明上述各实施例中任一项所述的相变材料。
上述方案中,所述相变存储单元还包括:
依次堆叠设置的第一电极、所述相变材料、第二电极;以及
堆叠设置在所述第二电极上方或者所述第一电极下方的选通层、第三电极。
根据本发明实施例的再一方面,提供一种相变材料的制造方法,所述方法包括:
提供至少含有第一掺杂元素的第一靶材;
提供至少含有第二掺杂元素的第二靶材;
利用所述第一靶材和所述第二靶材对相变本体材料进行掺杂,以形成相变材料;
其中,所述第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成化学键;所述形成的化学键的键能大于所述相变本体材料中元素间的化学键的键能;所述第一掺杂元素和所述第二掺杂元素属于元素周期表中不同族的元素。
上述方案中,所述第一掺杂元素包括铟元素;所述第二掺杂元素包括碳元素;所述相变本体材料包括硫系化合物;所述相变材料的化学通式为(InC)rR100-r;其中,1%<r<20%;所述R为所述相变本体材料。
上述方案中,所述方法还包括:
通过热扩散工艺或者掺杂工艺,在相变本体材料中掺杂铟元素及碳元素,以形成相变材料。
上述方案中,所述相变材料包括交替堆叠设置的第一超晶格相变层和第二超晶格相变层;
所述利用所述第一靶材和所述第二靶材对相变本体材料进行掺杂,包括:
利用所述第一靶材对相变本体材料进行掺杂,形成至少一层第一超晶格相变层;
利用所述第二靶材对相变本体材料进行掺杂,形成与所述第一超晶格相变层交替排布的第二超晶格相变层。
根据本发明实施例的又一方面,提供一种相变存储器的制造方法,所述方法包括:
形成第一地址线层;
在所述第一地址线层上形成相变存储单元;所述相变存储单元至少包括相变材料;所述相变材料包括第一掺杂元素、第二掺杂元素以及相变本体材料;其中,所述第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成化学键;所述形成的化学键的键能大于所述相变本体材料中元素间的化学键的键能;所述第一掺杂元素和所述第二掺杂元素属于元素周期表中不同族的元素;
在所述相变存储单元上形成多条相互平行的第二地址线;所述第二地址线与所述第一地址线垂直。
本发明实施例提供了一种相变材料及其制造方法、相变存储器及其制造方法,其中,所述相变材料包括:第一掺杂元素、第二掺杂元素以及相变本体材料;其中,所述第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成化学键;所述形成的化学键的键能大于所述相变本体材料中元素间的化学键的键能;所述第一掺杂元素和所述第二掺杂元素属于元素周期表中不同族的元素。本发明各实施例中,通过将第一掺杂元素及第二掺杂元素掺入相变本体材料中,由于第一掺杂元素和所述第二掺杂元素均与所述相变本体材料中的元素形成化学键的键能,大于所述相变本体材料中元素间的化学键的键能,使得形成的相变材料的结晶温度升高,相变转换温度被推延,有利于非晶态热稳定性的增强,进而提高相变存储器的数据保持力;同时,掺杂了第一掺杂元素及第二掺杂元素的相变本体材料,带隙宽度变大,晶态电阻率增加,其中,更高的晶态电阻率有利于器件在RESET过程中实现更好的能量传输,从而降低RESET电流,增加相变存储器的循环次数。
附图说明
图1为本发明实施例提供的一种相变存储器的局部三维架构示意图;
图2为本发明实施例提供的一些相变结构的示意图;
图3a-图3c为本发明实施例提供的多种超晶格的相变结构的剖面示意图;
图4a为本发明实施例提供的一种相变存储单元的剖面示意图一;
图4b为本发明实施例提供的一种相变存储单元的剖面示意图二;
图5为本发明实施例提供的一种两层相变存储单元堆叠设置的相变存储器的剖面示意图。
在上述附图(其不一定是按比例绘制的)中,相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图中包括:101-第一地址线;102-第一相变存储单元;103-第二地址线;104-第二相变存储单元;105-第三地址线;1021-第一电极;1022-第一选通元件;1023-第二电极;1024-第一相变存储元件;1025-第三电极;1041-第四电极;1042-第二选通元件;1043-第五电极;1044-第二相变存储元件;1045-第六电极;201-相变材料;300-相变材料;301-掺杂后的第一超晶格相变层;302-掺杂后的第二超晶格相变层;303-掺杂后的第一超晶格相变层;304-掺杂后的第二超晶格相变层;305-掺杂后的第一超晶格相变层;306-掺杂后的第二超晶格相变层;400-相变存储单元;401-第一电极;402-相变材料;403-第二电极;404-选通层;405-第三电极;500-第一堆叠结构;501-第一地址线;502-第一相变存储单元;503-第二地址线;504-第二相变存储单元;505-第三地址线;5021-第一电极;5022-第一选通层;5023-第二电极;5024-第一相变结构;5025-第三电极;5041-第四电极;5042-第二选通层;5043-第五电极;5044-第二相变结构;5045-第六电极;600-第二堆叠结构;700-介质层;800-粘附层;900-隔离结构;901-第一隔离结构;902-第二隔离结构。
具体实施方式
下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本发明的示例性实施方法,然而应当理解,可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻的理解本发明,并且能够将本发明的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明各实施例。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
可以理解的是,本发明的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读,以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义,而且还包括在某物“上”且其间有居间特征或层的含义。
在本发明实施例中,术语“A与B相连”包含A、B两者相互接触地A与B相连的情形,或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本发明实施例中,术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
在本发明实施例中,术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸,或者可以具有小于下方或上方结构范围的范围。此外,层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如,层可位于连续结构的顶表面和底表面之间,或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如,互联层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
需要说明的是,本发明实施例所记载的技术方案之间,在不冲突的情况下,可以任意组合。
为了便于描述,本发明实施例及附图中Z轴表示堆叠层堆叠的方向,X轴与Y轴表示与堆叠的方向垂直的两个正交方向。
本发明实施例涉及的存储器可以包括由横竖交错的位线、字线及相变存储单元构成的存储器,包括但不限于相变存储器、铁电存储器(FeRAM,Ferroelectric,RandomAccess Memory)、磁存储器(MRAM,Magnetoresistive Random Access Memory)、阻变式存储器(RRAM,Resistive Random Access Memory)等。以下,仅以相变存储器为例进行说明。
实际应用中,相变存储器弥补了动态随机存取存储器(Dynamic Random AccessMemory,DRAM)和闪存存储器(Flash Memory)之间的性能差距,具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点,而被广泛地使用。
图1是一种相变存储器的局部三维架构示意图。如图1所示,相变存储器包括由下至上依次层叠设置的第一地址线101、第一相变存储单元102、第二地址线103(可以包括如图1所示的两层,也可以仅存在一层)、第二相变存储单元104以及第三地址线105;其中,所述第一相变存储单元102包括由下至上依次层叠设置的第一电极1021、第一选通元件1022、第二电极1023、第一相变存储元件1024、第三电极1025;所述第二相变存储单元104包括由下至上依次层叠设置的第四电极1041、第二选通元件1042、第五电极1043、第二相变存储元件1044、第六电极1045。相变存储器可以基于对第一相变存储元件1024和第二相变存储元件1044所做的加热和淬火,使得第一相变存储元件1024和第二相变存储元件1044在非晶态和晶态之间转换,进而利用第一相变存储元件1024和第二相变存储元件1044在非晶态的电阻率和晶态的电阻率之间的差异,来存储数据。
从图1中可以看出:第一地址线101与第三地址线105平行,且第一地址线101和第三地址线105均与第二地址线103垂直;同时,第一相变存储单元102与第一地址线101、第二地址线103均垂直,第二相变存储单元104与第二地址线103和第三地址线105均垂直。其中,第一地址线101和第三地址线105可作为位线(英文表达为Bit Line),第二地址线103可作为字线(英文表达为Word Line)。
实际应用中,通过对选定字线和选定位线的激活实现对与选定字线和选定位线均连接的相变存储单元的选择。这里,第一地址线、第二地址线和第三地址线通常由图案化工艺之后形成的20nm/20nm的等幅线宽线(L/S,Line/Space)形成。
可以理解的是,相变存储器中的相变存储元件以相变材料为存储介质,基于相变材料在非晶态与晶态在会见的可逆相变,相变存储器的数据的擦除和读取分为三个过程:
(1)RESET操作(即为写“0”操作)过程是用一束脉宽较窄且功率高的电脉冲通过加热元件产生热量,相变结晶区域局部受热后迅速升温至熔点以上,是此区域因处于过热状态而熔化为液相,当脉冲消失后,液相急速冷却且速度达到相变材料的临界冷却温度以上,此时的相变材料转变为短程有序长程无序的非晶态,表现为半导体性质,其电阻率较高,表示二进制存储的“0”状态。
(2)SET操作(即为写“1”操作)过程是用一束脉宽较宽且功率低的电脉冲,使相变材料非晶区域局部受热后温度快速升高至结晶温度以上,熔点以下,使此区域转变成长程有序的结晶态,表现出半金属特性,其电阻率较低,表示二进制存储的“1”状态。
(3)READ操作(即为读取操作)过程是用一束低功率电脉冲通过存储器,由于功率较低不会使相变存储材料发生热致相变。因为材料非晶态和结晶态的电阻率不同,用电阻探测器检测出反应电阻大小,转换信号后即可知区域内记录的数据时“1”还是“0”,完成读取操作。
换言之,相变材料在相变存储器的读写操作中起着至关重要的作用。
然而,采用相关技术中的相变材料形成的相变存储器还存在结晶温度低、数据保持性能差以及RESET(复位)电流大等问题。
为了解决上述问题中至少之一,本发明实施例提出了一种相变材料,包括:第一掺杂元素、第二掺杂元素以及相变本体材料;其中,所述第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成化学键;所述形成的化学键的键能大于所述相变本体材料中元素间的化学键的键能;所述第一掺杂元素和所述第二掺杂元素属于元素周期表中不同族的元素。
这里,所述相变本体材料为形成相变材料的主要组成部分;通过在所述相变本体材料中掺杂,以形成相变材料。其中,掺杂的元素包括第一掺杂元素和第二掺杂元素,这里,第一掺杂元素与第二掺杂元素不同。
实际应用中,相变本体材料中的元素间的原子结构较为稳定;在将第一掺杂元素和第二掺杂元素同时掺入到相变本体材料后,第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成键能更强的化学键。换言之,掺杂后形成的相变材料的原子结构之间的化学键的键能,相较于相变本体材料中元素间的化学键的键能更大。
这样,使得相变材料在其非晶态和晶态之间转化时所需要的能量更高,也即需要更高的温度才能实现相变材料从非晶态到晶态的转化。基于此,掺杂后形成的相变材料的结晶温度升高。
可以理解的是,相变材料的结晶温度升高,使得相变材料的非晶态热稳定性提高;进而提高了相变存储器的数据保持力。
在一些实施例中,所述相变本体材料包括硫系化合物;所述第一掺杂元素包括所述元素周期表中第三主族元素中的至少一种;所述第二掺杂元素包括所述元素周期表中第四主族元素中的至少一种。
这里,所述硫系化合物中至少含有一种硫系元素的合金材料。大多由元素周期表中第13-第16族的一些半导体元素构成。
示例性的,所述硫系化合物包括锗(Ge)、碲(Te)、锑(Sb)等元素的组合或其任意组合的合金材料。
示例性的,所述第一掺杂元素包括铟元素(In);所述第二掺杂元素包括碳元素(C)。
也就是说,本发明实施例中通过在相变本体材料(硫系化合物)中掺杂铟元素和碳元素,以使形成的相变材料的热稳定性和数据保持力得到提高。
在一些实施例中,所述相变材料的化学通式为(InC)rR100-r;其中,1%<r<20%;所述R为相变本体材料。
这里的r为掺杂元素的原子百分比。具体的,这里的r为铟元素、碳元素的原子百分比。
需要说明的是,上述化学通式中,铟元素和碳元素的原子比例为不确定值。
示例性的,在一些实施例中,铟元素和碳元素的原子比例为1:100;即上述化学通式为(In1C100)rR100-r;在另一些实施例中,铟元素和碳元素的原子比例为100:1;即上述化学通式为(In100C1)rR100-r
换言之,铟元素和碳元素在相变材料中的掺杂浓度可以是任一值;或者可以是根据实际需求进行设定的任意比例值。
需要说明的是,相变材料可以是GeSbTe(GST)合金材料,也可以是超晶格相变结构;为了多方位的示例本发明的立意,以下实施例中分别以相变材料为GeSbTe(GST)合金材料和超晶格相变结构为例进行说明。但需要说明的是,以下以硫系化合物为例仅进行示例性说明,并不用来限制本发明的范围。
一方面,如图2所示,以相变材料201为GeSbTe(GST)合金材料为例。
可以理解的是,在GeSbTe相变材料中,所述相变材料的结晶过程中可能存在多种晶相结构,例如非晶态,亚稳态(面心立方结构)、稳定态(六方结构)。并且GeSbTe相变材料中,GeSbTe的化学计量比可以为2:2:5,例如Ge2Sb2Te5;或者GeSbTe的化学计量比为1:2:4,例如Ge1Sb2Te4;又或者GeSbTe的化学计量比为3:2:6,例如Ge3Sb2Te6等。
基于此,本发明的一些实施例中,所述相变材料201的化学通式可以为(InxC)r(GeySbzTe)100-r
其中,0.01%<x<100%;y>z。
需要说明的是,在形成化学通式为(InxC)r(GeySbzTe)100-r的相变材料的过程中,Ge的消耗量大于Sb的消耗量,因此,形成的GeySbzTe相变材料中Ge的原子比(y)大于Sb的原子比(z),即提供的Ge元素的分量大于SB元素的分量。另外,本发明实施例中,以GeSbTe相变材料为Ge3Sb2Te6为例进行说明。
另外,基于描述的简洁、清楚性考虑,本发明实施例中,以铟元素和碳元素的掺杂比例为1:1为例进行说明。也就是说,相变材料的化学通式为(InC)r(Ge3Sb2Te6)1-r
本发明实施例中,根据多次的实验结果及验证显示,掺杂元素的原子百分比r的数值范围为1%<r<20%时,相变材料的非晶态热稳定性增加,相变存储器的长期数据存储性能够得以改善。并且,以同时掺杂了铟元素和碳元素的相变本体材料为原材料形成的相变存储元件,具有可以快速结晶的特性。
然而,在掺杂元素的原子百分比r的数值范围大于20%时,相变存储器的性能会出现恶化。
优选地,所述相变材料的化学通式为(InC)5(Ge3Sb2Te6)95
需要说明的是,在另一些实施例中,在相变本体材料中掺入的掺杂元素还可以是非金属材料元素,包括碳(C)、氮(N)、硅(Si)、氧(O)中的至少一种元素。通过在所述相变本体材料中掺杂一定量的非金属材料元素,也可以提高所述相变材料的热稳定性。
另外,需要说明的是,铟元素和碳元素在相变材料中的原子分布情况也可以根据实际需求进行选择设置。
另一方面,如图3a-图3c所示,以相变本体材料为硫系化合物的超晶格相变结构为例。换言之,所述相变材料为超晶格相变结构。
可以理解的是,超晶格相变结构为两种晶格匹配很好的材料交替地堆叠生长的周期性结构,每层材料的厚度在100nm以下,则声子沿堆叠生长方向的运动将会产生振荡;可以理解的是,超晶格相变结构可以是两种不同组元以不到一纳米到几十个纳米的薄层交替生长并保持严格周期性的多层膜,事实上就是特定形式的层状精细复合材料。
多层膜结构给材料引入了一定数量的界面,在界面散射的作用下,声子在沿堆叠生长方向的运动受到阻碍,产生附加的界面声子阻抗。而在半导体中,声子是主要的热流载体,半导体材料的宏观热导主要由声子决定,因而该界面声子阻抗将会产生明显的界面热阻,从而降低材料的热导率,而材料热导率的降低就意味着材料扩散热量的减少,积聚热量的能力将大大增强。也就是说,热导率的降低将会提升多层相变材料的热学性能,同时降低相变材料的复位电流。
基于此,可以利用超晶格相变结构的这种特质,将超晶格相变结构用于制造相变存储器的相变存储单元,以改善相变存储器的复位电流,增加相变存储器的循环次数。
在一些实施例中,所述相变材料300(即超晶格相变结构)包括交替堆叠设置的第一超晶格相变层和第二超晶格相变层;其中,
所述第一超晶格相变层含有铟元素,所述第二超晶格相变层含有碳元素;
或者,
所述第一超晶格相变层含有碳元素,所述第二超晶格相变层含有铟元素;
或者,
所述第一超晶格相变层及所述第二超晶格相变层均含有铟元素及碳元素。
这里,所述第一超晶格相变层和第二超晶格相变层均可以具有相同或相近似的晶体结构,如它们可以均具有体心立方晶格、面心立方晶格或者六方晶格等,且晶格常数接近。交替堆叠设置的第一超晶格相变层和第二超晶格相变层形成为超晶格相变结构。
在一些实施例中,第一超晶格相变层为GeTe晶体结构;第二超晶格相变层为Sb2Te3晶体结构。其中,GeTe晶体结构为三方晶系,Sb2Te3晶体结构为三方晶系,即二者的晶格常数接近。
为了增强相变材料的非晶态热稳定性,提高相变材料的结晶温度和数据保持力;改善相变存储器的复位电流,增加相变存储器的循环次数;可以在第一超晶格相变层中仅掺杂铟元素;在第二超晶格相变层中仅掺杂碳元素;也可以在第一超晶格相变层中仅掺杂碳元素;在第二超晶格相变层中仅掺杂铟元素;还可以在第一超晶格相变层和第二超晶格相变层中均掺杂铟元素和碳元素。
示例性的,参考图3a,在GeTe晶体结构中掺杂铟元素,在Sb2Te3晶体结构中掺杂碳元素,其中,掺杂后的所述第一超晶格相变层301的化学通式为Cx(GeTe)100-x;掺杂后的所述第二超晶格相变层302的化学通式为Iny(Sb2Te3)100-y;其中,1%<x<20%;1%<y<20%。
在另一些实施例中,参考图3b,在GeTe晶体结构中掺杂碳元素,在Sb2Te3晶体结构中掺杂铟元素,其中,掺杂后的所述第一超晶格相变层303的化学通式为Inx(GeTe)100-x;掺杂后的所述第二超晶格相变层304的化学通式为Cy(Sb2Te3)100-y
其中,1%<x<20%;1%<y<20%。
在另一些实施例中,参考图3c,在GeTe晶体结构中掺杂铟元素和碳元素,在Sb2Te3晶体结构中掺杂铟元素和碳元素,其中,掺杂后的所述第一超晶格相变层305的化学通式为(InxC)r(GeTe)100-r,掺杂后的所述第二超晶格相变层306的化学通式为(InxC)r(Sb2Te3)100-r
其中,0.01%<x<100%。
这里,GeTe晶体结构与Sb2Te3晶体结构交替堆叠构成的超晶格相变结构,一方面,由于GeTe晶体结构与Sb2Te3晶体结构之间具有相同或相近似的晶体结构,相邻层之间由范德华力(Van Der Waals force)形成范德华层(Van Der Waals layer),GeTe晶体结构的结晶过程,Sb2Te3晶体结构可以作为晶种,提升其相变转换速率。
另一方面,由于在GeTe晶体结构中掺杂铟元素和/或碳元素,以及在Sb2Te3晶体结构掺杂碳元素和/或铟元素,可以使得相变材料的非晶态热稳定性增强,进而提高了相变材料的结晶温度和数据保持力;还可以改善相变存储器的复位电流,增加相变存储器的循环次数。
在一些实施例中,所述相变材料中还可以掺杂过渡金属元素。
这里,所述过渡金属元素可以是铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、锌(Zn)、铝(Al)、镁(Mg)、镉(Cd)、铟(In)、铪(Hf)、钛(Ti)、钽(Ta)及钨(W)中的至少一种元素。
在一些实施例中,在超晶格相变结构(即相变材料)中掺入的掺杂元素的掺杂量可以控制在0~20%的原子百分比范围内,其中,所述原子百分比为所述相变材料中所述掺杂元素的原子数与所述相变材料中所有元素的原子总数的比值。通过在所述相变材料中掺杂一定量的过渡金属元素,可以调节和优化所述相变材料的结晶速度、疲劳特性等性能。
在另一些实施例中,在超晶格相变结构(即相变材料)中掺入的掺杂元素还可以是非金属材料元素,包括C、N、Si、O中的至少一种元素。通过在所述相变本体材料中掺杂一定量的非金属材料元素,也可以提高所述相变材料的热稳定性;降低相变存储器的复位电流,增加相变存储器的循环次数。
本发明实施例还提供了一种相变材料的制造方法,所述方法包括:
提供至少含有第一掺杂元素的第一靶材;
提供至少含有第二掺杂元素的第二靶材;
利用所述第一靶材和所述第二靶材对相变本体材料进行掺杂,以形成相变材料;
其中,所述第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成化学键;所述形成的化学键的键能大于所述相变本体材料中元素间的化学键的键能;所述第一掺杂元素和所述第二掺杂元素属于元素周期表中不同族的元素。
这里,第一靶材为第一掺杂元素的掺杂源;第二靶材为第二掺杂元素的掺杂源。
相变材料的制造方法可以采用沉积工艺或生长工艺。
沉积工艺包括但不限于化学气相沉积(CVD,Chemical Vapor Deposition)、物理气相沉积(PVD,Physical Vapor Deposition)或原子层沉积(ALD,Atomic LayerDeposition)等。示例性的,所述沉积工艺还包括等离子体增强化学气相沉积(PECVD,Plasma Enhanced CVD)、溅镀(Sputtering)、有机金属化学气相沉积(MOCVD,MetalOrganic Chemical Vapor Deposition)。
在另一些实施例中,还可以通过热扩散工艺或者掺杂工艺,将第一靶材中的第一掺杂元素和第二靶材中的第二掺杂元素掺杂至相变本体材料,以形成相变材料。
所述热扩散可以理解为高温气相环境下采用气态杂质源实现沉积、扩散,以使第一掺杂元素及第二掺杂元素掺入到相变本体材料中。实际使用过程中,掺杂元素的浓度越大,扩散越快;温度越高,扩散越快。
这里,还可以通过离子注入工艺形成含有第一掺杂元素及第二掺杂元素的相变材料。
所述离子注入工艺可以理解为利用杂质的高能离子态注入到待掺杂材料(例如相变本体材料)的一定位置,经过退火是注入的原子激活,从而完成掺杂。
在一些实施例中,所述第一掺杂元素包括铟元素;所述第二掺杂元素包括碳元素;所述相变本体材料包括硫系化合物;所述相变材料的化学通式为(InC)rR100-r;其中,1%<r<20%;所述R为所述相变本体材料。
示例性的,所述方法还包括:
通过热扩散工艺或者掺杂工艺,在相变本体材料中掺杂铟元素及碳元素,以形成相变材料。
需要说明的是,相变材料可以是GeSbTe(GST)的合金材料,也可以是超晶格相变结构;基于此,在一些实施例中,所述相变材料包括交替堆叠设置的第一超晶格相变层和第二超晶格相变层;
所述利用所述第一靶材和所述第二靶材对相变本体材料进行掺杂,包括:
利用所述第一靶材对相变本体材料进行掺杂,形成至少一层第一超晶格相变层;
利用所述第二靶材对相变本体材料进行掺杂,形成与所述第一超晶格相变层交替排布的第二超晶格相变层。
示例性的,以第一超晶格相变层为GeTe晶体结构;第二超晶格相变层为Sb2Te3晶体结构为例进行说明。
在一些实施例中,参考图3a,掺杂后的所述第一超晶格相变层301的化学通式为Cx(GeTe)100-x;掺杂后的所述第二超晶格相变层302的化学通式为Iny(Sb2Te3)100-y
其中,1%<x<20%;1%<y<20%。
在另一些实施例中,参考图3b,掺杂后的所述第一超晶格相变层303的化学通式为Inx(GeTe)100-x;掺杂后的所述第二超晶格相变层304的化学通式为Cy(Sb2Te3)100-y
其中,1%<x<20%;1%<y<20%。
在又一些实施例中,参考图3c,掺杂后的所述第一超晶格相变层305的化学通式为(InxC)r(GeTe)100-r,掺杂后的所述第二超晶格相变层306的化学通式为(InxC)r(Sb2Te3)100-r
其中,0.01%<x<100%。
本发明实施例提供的一种相变存储器,包括:
第一地址线层;其中,所述第一地址线层包括多条相互平行的第一地址线;
第二地址线层;其中,所述第二地址线层包括多条相互平行的第二地址线;
位于所述第一地址线层和所述第二地址线层之间的相变存储单元,所述相变存储单元至少包括本发明上述实施例所述的相变材料。所述相变材料参考上述实施例的描述,此处不在赘述。
可以理解的是,第一地址线层中包括多条第一地址线;每条所述第一地址线沿第一方向(例如X轴方向)延伸;且所述多条第一地址线沿第二方向(例如Y轴方向)并列排布。
同样,第二地址线层中包括多条第二地址线;每条所述第二地址线沿第二方向(例如Y轴方向)延伸;且所述多条第二地址线沿第一方向(例如X轴方向)并列排布。
这里,每条第一地址线与每条第二地址线均垂直。
所述相变存储单元位于第一地址线层和所述第二地址线层之间。
图4a、图4b为本发明实施例提供的一些相变存储单元的剖面示意图。
在一些实施例中,所述相变存储单元包括:
依次堆叠设置的第一电极、所述相变材料、第二电极;以及
堆叠设置在所述第二电极上方或者所述第一电极下方的选通层、第三电极。
这里,相变材料与选通层的位置可以根据实际情况进行位置互换。基于此,如图4a所示,所述相变存储单元400包括:依次堆叠设置的第一电极401、所述相变材料402、第二电极403、选通层404、第三电极405。
或者,参考图4b,所述相变存储单元400包括:依次堆叠设置的第三电极405、选通层404、第一电极401、所述相变材料402、第二电极403。
需要指出的是,上述第一电极401、第二电极403以及第三电极405表示的相变存储单元中的电极层,其包括的材料可以相同或者不同,不同的附图标记只是为了区分电极层位置上的不同,而不必用于描述特定的顺序或先后次序。其中,电极层的材料可包括非晶碳,例如α相碳。所述电极层用于传导电信号。
所述相变材料402前已述及这里不再赘述。
选通层431的材料可包括:阈值选择开关(OTS,Ovonic Threshold Sitching)材料,例如碲化锌(ZnaTeb)、碲化锗(GeaTeb)、氧化铌(NbaOb)或者砷碲化硅(SiaAsbTec)等,其中,a、b、c表示为化学计量数。
可以理解的是,第一地址线层与第二地址线层以及位于第一地址线层与第二地址线层之间的相变存储单元形成一堆叠结构。为了更全面的了解相变存储,下面以两层堆叠结构为例进行说明。
示例性的,参考图5,图5中示出的相变存储器具有两层堆叠结构设置的堆叠结构;即第一堆叠结构500和第二堆叠结构600。其中,第一堆叠结构500包括第一地址线层501、第一相变存储单元502、第二地址线层503;第二堆叠结构600包括第二地址线层503、第二相变存储单元504、第三地址线层505。
这里,所述第一堆叠结构500与第二堆叠结构600共用一层第二地址线层503,也就是说,第二地址线层503可以作为第一堆叠结构500的顶部地址线层;也可以作为第二堆叠结构600的底部地址线层;因此,在形成两层堆叠结构的相变存储器阵列时,可以省掉两层堆叠结构连接处的一层地址线,例如第二地址线层503。
可以理解的是,在另一些实施例中第一堆叠结构500和第二堆叠结构600也可以不共用第二地址线层503,分别形成各自相应的地址线层。
这里,第一地址线层与第三地址线层相同,可以均为字线,也可以均为位线;第二地址线层可以为位线,也可以为字线;但是第一地址线层或第三地址线,均与第二地址线层不同。在第一地址线层为位线时,第二地址线层为字线,同时,第三地址线层为位线。而在第一地址线层为字线时,第二地址线层为位线,同时,第三地址线层为字线。
第一地址线层、第二地址线层、第三地址线层的材料包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、导电氮化物或其任何组合。其中,第一地址线层、第三地址线层与第二地址线层可以是相同的导电材料,也可以是不同的导电材料。
这里,所述第一地址线层中的每一条第一地址线与所述第三地址线层中的每一条第三地址线平行,所述第二地址线层中的每一条第二地址线均与每一条所述第一地址线、每一条所述第三地址线垂直。
示例性的,第一地址线、第三地址线沿X方向延伸,第二地址线沿Y方向延伸,相变存储单元沿Z方向堆叠。
参考图5,可以看出,第一相变存储单元502包括由下至上依次层叠设置的第一电极5021、第一选通层5022、第二电极5023、第一相变材料5024、第三电极5025;所述第二相变存储单元504包括由下至上依次层叠设置的第四电极5041、第二选通层5042、第五电极5043、第二相变材料5044、第六电极5045。
需要说明的是,上述实施例的每一相变存储单元中,以相变材料位于选通层的上方为例进行说明。
在一些实施例中,图5中还示出了所需要的介质层700。可以理解的是,介质层700用于将相邻的相变存储单元之间电隔离,以及用于将沿所述第一方向(X轴方向)排布的地址线层电隔离。
所述介质层700的材料包括但不限于正硅酸乙酯、氮化硅、氮氧化硅、碳化硅、二氧化硅或其他任何合适的材料。
在一些实施例中,所述相变存储单元中还设置有粘附层800;所述粘附层位于相变结构与电极之间;用于增加相变结构与电极之间的粘附力;并减小电极与相变结构之间的接触电阻。
示例性的,在第一相变存储单元502中,粘附层800位于第二电极5023与第一相变材料5024之间,以及位于第一相变材料5024与第三电极5025之间。
示例性的,在第二相变存储单元504中,粘附层800位于第二电极5043与第一相变材料5044之间,以及位于第一相变材料5044与第三电极5045之间。
在一些实施例中,所述相变存储单元中还设置有隔离结构900;所述隔离结构900包括第一隔离结构901和第二隔离结构902。
其中,第一隔离结构901设置在相变材料与粘附层800的侧壁。
在一些实施例中,由于形成相变材料与形成选通层的材料不同,因此,在形成相变存储单元的过程中,可能存在材料的交叉污染;第一隔离结构能够将相变材料隔离,改善了相变材料与选通层之间由于组成材料的不同,造成的交叉污染问题。
第二隔离结构902设置在相变存储单元的侧壁;用于隔离相邻的相变存储单元。
具体地,第一堆叠结构500中的第二隔离结构902贯穿第一地址线、第一电极、选通层、第二电极、相变材料、第三电极。
需要说明的是,相邻的两个相变存储单元的侧壁均设置第二隔离结构902;这里,介质层700设置在相邻的两个第二隔离结构902之间,用于将相邻的第二隔离结构之间电隔离。
这里,第一隔离结构901与第二隔离结构902的材料可以相同,也可以不同。
这里,第一隔离结构901和第二隔离结构902的组成材料包括但不限于氮化硅、氮氧化硅、碳化硅、二氧化硅。
本发明实施例中又提供了一种相变存储器的制造方法,所述方法包括:
形成第一地址线层;
在所述第一地址线层上形成相变存储单元;所述相变存储单元至少包括相变材料;所述相变材料包括第一掺杂元素、第二掺杂元素以及相变本体材料;其中,所述第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成化学键;所述形成的化学键的键能大于所述相变本体材料中元素间的化学键的键能;所述第一掺杂元素和所述第二掺杂元素属于元素周期表中不同族的元素;
在所述相变存储单元上形成多条相互平行的第二地址线;所述第二地址线与所述第一地址线垂直。
本发明各实施例中,通过将铟掺杂元素及碳掺杂元素掺入相变材料中,使其形成的相变结构的结晶温度升高,相变转换温度被推延,有利于非晶态热稳定性的增强,进而提高相变存储器的数据保持力;以及增加相变存储器的循环次数。同时,掺杂了铟掺杂元素及碳掺杂元素的相变结构,带隙宽度变大,晶态电阻率增加,更高的晶态电阻率有利于器件在RESET过程中实现更好的能量传输,从而降低RESET电流。
对于本发明实施例中提供的相变材料的制造方法、相变存储器的制造方法、实施例中未详尽披露的技术特征,请参照上述实施例进行理解,这里,不再赘述。
应理解,说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此,在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解,在本发明的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
本发明所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种相变材料,其特征在于,包括:
第一掺杂元素、第二掺杂元素以及相变本体材料;其中,所述第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成化学键;所述形成的化学键的键能大于所述相变本体材料中元素间的化学键的键能;所述第一掺杂元素和所述第二掺杂元素属于元素周期表中不同族的元素。
2.根据权利要求1所述的相变材料,其特征在于,所述第一掺杂元素包括所述元素周期表中第三主族元素中的至少一种;所述第二掺杂元素包括所述元素周期表中第四主族元素中的至少一种。
3.根据权利要求2所述的相变材料,其特征在于,所述第一掺杂元素包括铟元素;所述第二掺杂元素包括碳元素;所述相变本体材料包括硫系化合物;所述相变材料的化学通式为(InC)rR100-r;其中,1%<r<20%;所述R为所述相变本体材料。
4.根据权利要求3所述的相变材料,其特征在于,所述相变材料的化学通式为(InxC)r(GeySbzTe)100-r
其中,0.01%<x<100%;y>z。
5.根据权利要求4所述的相变材料,其特征在于,所述相变材料的化学通式为(InC)5(Ge3Sb2Te6)95
6.根据权利要求3所述的相变材料,其特征在于,所述相变材料包括交替堆叠设置的第一超晶格相变层和第二超晶格相变层;其中,
所述第一超晶格相变层含有铟元素,所述第二超晶格相变层含有碳元素;
或者,
所述第一超晶格相变层含有碳元素,所述第二超晶格相变层含有铟元素;
或者,
所述第一超晶格相变层及所述第二超晶格相变层均含有铟元素及碳元素。
7.根据权利要求6所述的相变材料,其特征在于,所述第一超晶格相变层的化学通式为Cx(GeTe)100-x,所述第二超晶格相变层的化学通式为Iny(Sb2Te3)100-y
或者,
所述第一超晶格相变层的化学通式为Inx(GeTe)100-x,所述第二超晶格相变层的化学通式为Cy(Sb2Te3)100-y
其中,1%<x<20%;1%<y<20%。
8.根据权利要求6所述的相变材料,其特征在于,所述第一超晶格相变层的化学通式为(InxC)r(GeTe)100-r,所述第二超晶格相变层的化学通式为(InxC)r(Sb2Te3)100-r
其中,0.01%<x<100%。
9.一种相变存储器,其特征在于,包括:
第一地址线层;其中,所述第一地址线层包括多条相互平行的第一地址线;
第二地址线层;其中,所述第二地址线层包括多条相互平行的第二地址线;
位于所述第一地址线层和所述第二地址线层之间的相变存储单元,所述相变存储单元至少包括如权利要求1-8中任一项所述的相变材料。
10.根据权利要求9所述的相变存储器,其特征在于,所述相变存储单元还包括:
依次堆叠设置的第一电极、所述相变材料、第二电极;以及
堆叠设置在所述第二电极上方或者所述第一电极下方的选通层、第三电极。
11.一种相变材料的制造方法,其特征在于,所述方法包括:
提供至少含有第一掺杂元素的第一靶材;
提供至少含有第二掺杂元素的第二靶材;
利用所述第一靶材和所述第二靶材对相变本体材料进行掺杂,以形成相变材料;
其中,所述第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成化学键;所述形成的化学键的键能大于所述相变本体材料中元素间的化学键的键能;所述第一掺杂元素和所述第二掺杂元素属于元素周期表中不同族的元素。
12.根据权利要求11所述的相变材料的制造方法,其特征在于,所述第一掺杂元素包括铟元素;所述第二掺杂元素包括碳元素;所述相变本体材料包括硫系化合物;所述相变材料的化学通式为(InC)rR100-r;其中,1%<r<20%;所述R为所述相变本体材料。
13.根据权利要求12所述的相变材料的制造方法,其特征在于,所述方法还包括:
通过热扩散工艺或者掺杂工艺,在相变本体材料中掺杂铟元素及碳元素,以形成相变材料。
14.根据权利要求12所述的相变材料的制造方法,其特征在于,所述相变材料包括交替堆叠设置的第一超晶格相变层和第二超晶格相变层;
所述利用所述第一靶材和所述第二靶材对相变本体材料进行掺杂,包括:
利用所述第一靶材对相变本体材料进行掺杂,形成至少一层第一超晶格相变层;
利用所述第二靶材对相变本体材料进行掺杂,形成与所述第一超晶格相变层交替排布的第二超晶格相变层。
15.一种相变存储器的制造方法,其特征在于,所述方法包括:
形成第一地址线层;
在所述第一地址线层上形成相变存储单元;所述相变存储单元至少包括相变材料;所述相变材料包括第一掺杂元素、第二掺杂元素以及相变本体材料;其中,所述第一掺杂元素和所述第二掺杂元素均能够与所述相变本体材料中的元素形成化学键;所述形成的化学键的键能大于所述相变本体材料中元素间的化学键的键能;所述第一掺杂元素和所述第二掺杂元素属于元素周期表中不同族的元素;
在所述相变存储单元上形成多条相互平行的第二地址线;所述第二地址线与所述第一地址线垂直。
CN202210554553.6A 2022-05-20 2022-05-20 相变材料及其制造方法、相变存储器及其制造方法 Pending CN114824073A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210554553.6A CN114824073A (zh) 2022-05-20 2022-05-20 相变材料及其制造方法、相变存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210554553.6A CN114824073A (zh) 2022-05-20 2022-05-20 相变材料及其制造方法、相变存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN114824073A true CN114824073A (zh) 2022-07-29

Family

ID=82517716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210554553.6A Pending CN114824073A (zh) 2022-05-20 2022-05-20 相变材料及其制造方法、相变存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN114824073A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115249765A (zh) * 2022-08-17 2022-10-28 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115249765A (zh) * 2022-08-17 2022-10-28 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Similar Documents

Publication Publication Date Title
KR102514350B1 (ko) 스위치 소자 및 기억 장치
CN107644934B (zh) 存储器件
KR102297252B1 (ko) 스위치 소자 및 기억 장치
US20200066801A1 (en) Memory device and electronic apparatus including the same
TWI357154B (en) Phase change memory cell with filled sidewall memo
US8742387B2 (en) Resistive memory devices with improved resistive changing elements
US9337421B2 (en) Multi-layered phase-change memory device
US7402851B2 (en) Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
US8299450B2 (en) Non-volatile memory device including phase-change material
US7642540B2 (en) Phase change random access memory and method of operating the same
US8222625B2 (en) Non-volatile memory device including phase-change material
US8014189B2 (en) Information recording/reproducing device
US20060121391A1 (en) Phase change memory device having phase change material layer containing phase change nano particles and method of fabricating the same
KR102465179B1 (ko) 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
JP6086097B2 (ja) 多段相変化材料および多値記録相変化メモリ素子
US20180158870A1 (en) Thermal management of selector
KR101854023B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
TWI404203B (zh) Information recording and reproducing device
CN114824073A (zh) 相变材料及其制造方法、相变存储器及其制造方法
US8237141B2 (en) Non-volatile memory device including phase-change material
US8049202B2 (en) Phase change memory device having phase change material layer containing phase change nano particles
CN112655093B (zh) 具有衬垫限制单元结构的三维存储器及其制造方法
US20220302382A1 (en) Semiconductor storage device
CN114792754A (zh) 超晶格相变结构及其制造方法、相变存储器
US20220406842A1 (en) Chalcogenide material, device and memory device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination