CN102754207A - 电阻式存储器及处理电阻式存储器的方法 - Google Patents

电阻式存储器及处理电阻式存储器的方法 Download PDF

Info

Publication number
CN102754207A
CN102754207A CN2011800086736A CN201180008673A CN102754207A CN 102754207 A CN102754207 A CN 102754207A CN 2011800086736 A CN2011800086736 A CN 2011800086736A CN 201180008673 A CN201180008673 A CN 201180008673A CN 102754207 A CN102754207 A CN 102754207A
Authority
CN
China
Prior art keywords
resistance
seam
type memory
filament
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800086736A
Other languages
English (en)
Other versions
CN102754207B (zh
Inventor
古尔特杰·S·桑胡
约翰·A·斯迈思三世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102754207A publication Critical patent/CN102754207A/zh
Application granted granted Critical
Publication of CN102754207B publication Critical patent/CN102754207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文中描述电阻式存储器及处理电阻式存储器的方法。处理电阻式存储器的一个或一个以上方法实施例包含：在层间电介质中的开口中保形地形成单元材料，使得在所述单元材料中形成接缝；通过对所述接缝进行改性来形成导电通路；及在所述单元材料及所述接缝上形成电极。

Description

电阻式存储器及处理电阻式存储器的方法
技术领域
本发明一般来说涉及半导体存储器装置以及方法及系统，且更特定来说，涉及电阻式存储器及处理电阻式存储器的方法。
背景技术
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻式(例如电阻可变)存储器以及其它存储器。电阻式存储器的类型包含可编程导体存储器、相变随机存取存储器(PCRAM)及电阻式随机存取存储器(RRAM)以及其它电阻式存储器。
存储器装置用作需要高存储器密度、高可靠性及低功率消耗的宽广范围的电子应用的非易失性存储器。非易失性存储器可用于例如个人计算机、便携式存储器棒、固态驱动器(SSD)、数码相机、蜂窝式电话、例如MP3播放器的便携式音乐播放器、电影播放器及其它电子装置中。
存储器装置可包含布置成矩阵(例如，阵列)的若干个存储器单元。举例来说，存储器单元的存取装置(例如二极管、场效应晶体管(FET)或双极结晶体管(BJT))可耦合到形成阵列的“行”的存取线，例如字线。每一存储器单元的存储器元件可耦合到阵列的“列”中的数据线，例如位线。以此方式，可经由行解码器通过选择耦合到一行存储器单元的栅极的字线激活所述行存储器单元来存取存储器单元的存取装置。可通过取决于与特定存储器单元的经编程状态相关联的电阻而致使不同电流在存储器元件中流动来确定(例如，感测)一行选定存储器单元的经编程状态。
可将存储器单元编程(例如，写入)为所要状态。也就是说，可针对存储器单元设定若干个经编程状态(例如，电阻电平)中的一者。举例来说，单电平单元(SLC)可表示两个逻辑状态中的一者，例如，1或0。电阻式存储器单元也可编程为两个以上经编程状态中的一者以便表示两个以上二进制数字，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110或1110。此些单元可称作多状态存储器单元、多数字单元或多电平单元(MLC)。
例如RRAM的电阻式存储器可通过改变电阻式存储器元件的电阻电平来存储数据。可通过将能量源(例如正或负电脉冲，例如正或负电压或电流脉冲)施加到特定电阻式存储器元件达预定持续时间而将数据编程到选定RRAM单元。可通过施加各种量值、极性及持续时间的电压或电流将RRAM单元编程为若干个电阻电平。
用于处理(例如，制作)RRAM单元的方法可包含RRAM单元的平面制作。也就是说，RRAM单元可具有平面结构。然而，具有平面结构的RRAM单元可较大，例如，具有平面结构的RRAM单元可增加RRAM装置的大小。此外，具有平面结构的RRAM单元可能不一致或错误地操作，例如，具有平面结构的RRAM单元的经感测电阻电平可不同于所述单元所编程到的电阻电平。
发明内容
附图说明
图1A到1G图解说明与根据本发明的若干个实施例形成电阻式存储器单元相关联的工艺步骤。
图2图解说明根据本发明的若干个实施例的电阻式存储器的功能框图。
具体实施方式
本文中描述电阻式存储器及处理电阻式存储器的方法。处理电阻式存储器的一个或一个以上方法实施例包含：在层间电介质中的开口中保形地形成单元材料，使得在所述单元材料中形成接缝；通过对所述接缝进行改性来形成导电通路；及在所述单元材料及所述接缝上形成电极。
根据本发明的若干个实施例处理电阻式存储器(例如，电阻式存储器单元)可减小电阻式存储器单元及/或与所述电阻式存储器单元相关联的存储器装置的大小。根据本发明的若干个实施例处理电阻式存储器还可增加所述电阻式存储器的一致性及可靠性。举例来说，根据本发明的若干个实施例处理电阻式存储器可减少与电阻式存储器相关联的错误数据读取的数目。
在本发明的以下详细描述中，参考形成本发明的一部分且其中以图解说明的方式展示可如何实践本发明的若干个实施例的随附图式。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的若干个实施例，且应理解，可利用其它实施例且可在不背离本发明的范围的前提下作出工艺、电或机械改变。
将了解，可添加、更换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，将了解，各图中所提供的元件的比例及相对标度既定图解说明本发明的实施例且不应视为具限制意义。本文中所使用，“若干个”某物可指代一个或一个以上此类事物。举例来说，若干个存储器装置可指代一个或一个以上存储器装置。
图1A到1G图解说明与根据本发明的若干个实施例形成电阻式存储器单元相关联的工艺步骤。图1A图解说明电极102上的层间电介质104的示意性横截面图，其中层间电介质104中具有开口106。电极102可为(例如)钨或铂。层间电介质104可为(例如)氧化物电介质，例如二氧化硅(SiO2)。层间电介质104也可为(例如)氮化物电介质，例如氮化硅(Si3N4)。本发明的实施例并不限于特定类型的层间电介质材料或电极。
如所属领域的技术人员将了解，可以若干种方式(包含化学气相沉积(CVD)或原子层沉积(ALD))在电极102上形成层间电介质104。接着可移除(例如，蚀刻及/或图案化)层间电介质104的一部分，以形成开口106。如图1中所示，开口106邻近于电极102。
在若干个实施例中，开口106可具有10纳米到30纳米的直径。举例来说，开口106可具有约22纳米、约25纳米或约27纳米的直径。然而，实施例并不限于开口106的特定直径。
图1B图解说明图1A中所示的结构在后续处理步骤之后的示意性横截面图。图1B包含形成于层间电介质104上及层间电介质104中的开口106中的电阻式存储器单元材料108。在若干个实施例中，可在层间电介质104上及开口106中保形地形成电阻式存储器单元材料108。可以若干种方式(包含ALD、CVD及电镀)在层间电介质104上及开口106中保形地形成电阻式存储器单元材料108。此外，保形形成的方法可包含具有电阻式存储器单元材料108的处于自下而上填充或选择性模式的一部分。然而，本发明的实施例并不限于保形形成的特定方法。所使用的保形形成方法可取决于(例如)用于电阻式存储器单元材料108的材料。
电阻式存储器单元材料108可为(例如)电阻随机存取存储器(RRAM)单元材料。RRAM单元材料可包含(例如)GexSey、例如CuxOy、WOx、Nb2O5、Al2O3、Ta2O5、TiOx、ZrOx、NixO及FexO的二元金属氧化物及/或可支持固相电解质行为的其它材料。其它RRAM单元材料可包含：例如经掺杂或未经掺杂SrTiO3、SrZrO3及BaTiO3的钙钛矿氧化物；例如Pr(1-x)CaxMnO3(PCMO)、La(1-x)CaxMnO3(LCMO)及Ba(1-x)SrxTiO3的巨磁阻材料；以及例如孟加拉玫瑰红、AlQ3Ag、Cu-TCNQ、DDQ、TAPA及基于荧光物的聚合物的聚合物材料；以及其它类型的RRAM单元材料。
在若干个实施例中，电阻式存储器单元材料108可保形地形成(例如，保形地沉积)于层间电介质104上及开口106中，使得在电阻式存储器单元材料108中形成接缝(例如，图1B中所示的接缝110-1及110-2)。如图1B中所示，所述接缝可为电阻式存储器单元材料108中的开口，例如，其中电阻式存储器单元材料108的相对侧彼此接近使得电阻式存储器单元材料108不完全填充开口106的区。也就是说，可在层间电介质104上及开口106中形成电阻式存储器单元材料108，使得电阻式存储器单元材料贴合层间电介质104且在电阻式存储器单元材料108中形成接缝。在若干个实施例中，可对形成于电阻式存储器单元材料108中的接缝进行改性以在电阻式存储器单元材料108中形成导电通路，如本文中将进一步描述。
图1B图解说明根据本发明的若干个实施例可由电阻式存储器单元材料108的保形形成产生的第一及第二接缝，例如，接缝110-1及110-2。如图1B中所示，接缝110-1及110-2具有不同的特性。区别特性可包含作为沉积程序的终止部分的一部分进行的表面或近表面改性。
形成于电阻式存储器单元材料108中的接缝的特性可取决于电阻式存储器单元材料108的保形形成发生的时间量。举例来说，接缝的直径及/或深度可随着电阻式存储器单元材料108的保形形成发生的时间量增加而减小。在图1B中所图解说明的实施例中，导致接缝110-1的形成的保形形成发生的时间量可大于导致接缝110-2的形成的保形形成发生的时间量。举例来说，接缝110-1的直径d1小于接缝110-2的直径d2，如本文中将进一步描述。另外，接缝110-1的深度D1小于接缝110-2的深度D2，例如，接缝110-2的底部部分112-2比接缝110-1的底部部分112-1更靠近于电极102，如图1B中所示。
在若干个实施例中，可在开口106中保形地形成电阻式存储器单元材料108，使得接缝的底部与电极102之间存在电阻式存储器单元材料108，例如，使得接缝不与电极102接触。举例来说，如图1B中所示，保形地形成接缝110-1及110-2，使得接缝110-1及110-2的底部部分112-1及112-2与电极102之间存在电阻式存储器单元材料108，例如，使得接缝110-1及110-2不与电极102接触。
接缝的底部与电极102之间的距离可取决于电阻式存储器单元材料108的保形形成发生的时间量。举例来说，接缝的底部与电极102之间的距离可随着电阻式存储器单元材料108的保形形成发生的时间量增加而增加。在图1B中所图解说明的实施例中，导致接缝110-1的形成的保形形成发生的时间量可大于导致接缝110-2的形成的保形形成发生的时间量。举例来说，底部部分112-1与电极102之间的距离大于底部部分112-2与电极102之间的距离，如图1B中所示。在若干个实施例中，接缝的底部与电极102之间的距离可在3埃到15埃的范围中。然而，本发明的实施例并不限于此。举例来说，接缝的底部与电极102之间的距离可高达100埃。
图1C图解说明其中形成有接缝110-1及110-2的电阻式存储器单元材料108的示意性俯视图。也就是说，图1C图解说明图1B中所示的电阻式存储器单元材料108的保形形成的示意性俯视图。如图1C中所示，接缝110-1的直径d1小于接缝110-2的直径d2。
在若干个实施例中，形成于电阻式存储器单元材料108中的接缝(例如，接缝110-1及110-2)可具有0.5纳米到5.0纳米的直径。举例来说，所述接缝可具有约1纳米的直径。可(例如)在接缝的顶部处测量所述接缝的直径。
根据本发明的若干个实施例，形成于电阻式存储器单元材料108中的接缝的特性(例如，接缝的深度及/或直径，及/或接缝的底部与电极102之间的距离)可由电阻式存储器单元材料108在层间电介质104上及开口106中的保形形成而产生。然而，使用先前方法(例如，平面制作)可能不能实现接缝的这些特性。
图1D图解说明图1B及1C中所示的结构在后续处理步骤之后的示意性横截面图。图1D包含形成于电阻式存储器单元材料108上及电阻式存储器单元材料108中的接缝110中(例如，接缝110内)的细丝114。细丝114可为改性物材料，所述改性物材料为不同于电阻式存储器单元材料108的材料及/或在接缝110中形成导电通路使得接缝110为导电通路。也就是说，在接缝110中形成细丝114可对接缝110进行改性以在电阻式存储器单元材料108中形成导电通路。举例来说，细丝114可为例如银及铜的金属或例如氧化铜及氧化银的金属氧化物。也就是说，细丝114可为(例如)容易在固相中被氧化或还原的例如铜及银的金属。细丝114可为额外(例如，顶部)电极结构(例如结合图1G所描述的电极116)的一部分。
在若干个实施例中，细丝114可为细丝源材料。也就是说，细丝114可含有可在电阻式存储器单元材料108内形成细丝的原子。
可以若干种方式(包含旋涂、喷溅、ALD、CVD及冷凝)在电阻式存储器单元材料108上及接缝110中形成细丝(例如，细丝源材料)114。在接缝110中形成细丝源材料114可增加细丝源材料114中的原子的浓度。由于可增加细丝源材料114中的原子的浓度，因此细丝源材料114可为薄材料，例如，细丝源材料114可具有小于电阻式存储器单元材料108的厚度的厚度，如图1D中所示。
如图1D中所示，可在接缝110中形成细丝源材料114，使得细丝源材料114的末端邻近于接缝110的底部部分112。由于细丝源材料114的末端可邻近于接缝110的底部部分112，因此细丝源材料114的末端与电极102之间可存在电阻式存储器单元材料108，细丝源材料114可不与电极102接触，及/或细丝源材料114的末端与电极102之间的距离可在3埃到15埃的范围中。也可在接缝110中形成细丝源材料114，使得细丝源材料114完全填充接缝110，如图1D中所示。
在若干个实施例中，可在电阻式存储器单元材料104上及接缝110中形成细丝源材料114之后对其进行加热。加热细丝源材料114可使原子从细丝源材料114扩散到电阻式存储器单元材料104中。
如本文中先前所描述，在接缝110中形成细丝源材料114可对接缝110进行改性以在电阻式存储器单元材料108中形成导电通路。可在不在细丝源材料114的末端与底部电极102之间形成任何额外材料以将细丝源材料114的末端耦合到底部电极102的情况下形成此导电通路。而是，所述导电通路可包含沿着从细丝源材料114的末端到底部电极102的路径延伸穿过电阻式存储器单元材料108中的区115的导电路径。也就是说，可在细丝源材料114的末端与底部电极材料102之间仅形成电阻式存储器单元材料108(例如，在区115中仅具有电阻式存储器单元材料108)的情况下形成所述导电通路。
图1E图解说明图1D中所示的结构在后续处理步骤之后的示意性横截面图。在图1E中，移除电阻式存储器单元材料108的一部分及细丝源材料114的一部分。可以若干种方式(包含化学机械抛光(CMP)及毯覆式蚀刻)移除(例如，蚀刻及/或图案化)电阻式存储器单元材料108及细丝源材料114的经移除部分。
电阻式存储器单元材料108的经移除部分可包含(例如)电阻式存储器单元材料108的不在开口106中的部分。细丝源材料114的经移除部分可包含(例如)细丝源材料114的不在接缝110中的部分。移除电阻式存储器单元材料108及细丝源材料114的这些部分可暴露层间电介质104，如图1E中所示。
图1F图解说明图1E的示意性俯视图。在若干个实施例中，细丝源材料114可具有0.5纳米到5.0纳米的直径d。举例来说，细丝源材料114可具有约1纳米的直径d。细丝源材料114的直径d可对应于接缝110的直径。例如，在其中细丝源材料114完全填充接缝110的实施例中，细丝源材料114的直径d可对应于在接缝110的顶部处接缝110的直径。
图1G图解说明图1E及1F中所示的结构在后续处理步骤之后的示意性横截面图。图1G包含形成于层间电介质104上的电极116、电阻式存储器单元材料108及细丝源材料114。电极116可为(例如)钨或铂。所属领域的技术人员将了解，可以若干种方式在层间电介质104、电阻式存储器单元材料108及细丝源材料114上形成(例如，沉积及图案化)电极116。在若干个实施例中，细丝源材料114可为电极116的结构的一部分，如本文中先前所描述。
图1G中所图解说明的结构可为电阻式存储器单元的组成部分，例如部分。举例来说，图1G中所图解说明的结构可为RRAM单元(例如，图2中所示的存储器单元212)的组成部分。
根据本发明的若干个实施例处理的电阻式存储器单元(例如，RRAM单元)可减小所述电阻式存储器单元及/或与所述电阻式存储器单元相关联的存储器装置的大小。根据本发明的若干个实施例处理的电阻式存储器单元还可具有增加的一致性及可靠性。举例来说，与根据先前方法(例如，平面制作)处理的存储器单元相比，根据本发明的若干个实施例处理的电阻式存储器单元可具有增加的可靠性。
作为一个实例，电阻式存储器单元材料108中的接缝110的底部部分112(例如，细丝源材料114的末端)与电极102之间的距离可在3埃到15埃的范围中，如本文中先前所描述，此可减小电阻式存储器单元的大小。此距离还可改进细丝源材料114的性能，此可增加电阻式存储器单元(例如，图2中所示的存储器单元212)的一致性及可靠性。根据本发明的若干个实施例，此距离可由电阻式存储器单元材料108在层间电介质104上及开口106中的保形形成而产生。然而，使用先前方法(例如，平面制作)可能不能实现此距离。
另外，开口106可有10纳米到30纳米的直径，如本文中先前所描述。此外，电阻式存储器单元材料108中的接缝110(例如，细丝源材料114)可具有0.5纳米到5.0纳米的直径，如本文中先前所描述。这些尺寸也可减小电阻式存储器单元的大小。根据本发明的若干个实施例，这些尺寸可由电阻式存储器单元材料108在层间电介质104上及开口106中的保形形成而产生。然而，使用先前方法(例如，平面制作)可能不能实现这些尺寸。
根据本发明的若干个实施例处理的电阻式存储器单元还可减小电阻式存储器单元材料108中的晶粒边界的效应。举例来说，电阻式存储器单元材料108可含有晶粒边界，且细丝源材料114可沿着所述晶粒边界较快地扩散。然而，本发明的实施例可将晶粒边界交互作用区域限制于细丝源材料114的中心点，例如，电阻式存储器单元材料108中的接缝110的中心点。此可减少与晶粒边界相关联的故障，此可增加电阻式存储器单元的一致性及可靠性。根据本发明的若干个实施例，此晶粒边界区域交互作用限制可由电阻式存储器单元材料108在层间电介质104上及开口106中的保形形成而产生。然而，使用先前方法(例如，平面制作)可能不能实现此晶粒边界区域交互作用限制。
图2图解说明根据本发明的若干个实施例的电阻式存储器200的功能框图。如图2中所示，电阻式存储器200包含电阻式存储器结构202。电阻式存储器结构202可为根据本发明的若干个实施例处理的结构。举例来说，电阻式存储器结构202可为图1G中所图解说明的结构。
在图2中，存取装置210与电阻式存储器结构202串联耦合以形成存储器单元212。存储器单元212耦合到数据线，例如，位线220及源极线222。存取装置210可用作用于启用及停用穿过电阻式存储器结构202的电流的开关。存取装置210可为(例如)具有耦合到存取线(例如，字线224)的栅极的晶体管，例如场效应晶体管(FET)或双极结晶体管(BJT)。因此，当给字线224通电时，可接通存取装置210，借此经由电阻式存储器结构202完成源极线222与位线220之间的电路。
在若干个实施例中，位线220及源极线222耦合到用于从存储器单元212感测(例如，读取)的逻辑及用于编程(例如，写入)存储器单元212的逻辑。举例来说，如图2中所示，读取/写入控制多路复用器230具有耦合到位线220的输出。读取/写入控制多路复用器230可由读取/写入控制逻辑线232控制以在耦合到双极写入脉冲产生器226的第一输入与耦合到读取感测逻辑228的第二输入之间进行选择。施加到电阻式存储器结构202以用于编程的电压或电流的量值、极性及/或持续时间可通过所述电压或电流在和存储器单元212相关联的位线220与源极线222之间的施加来控制。
在若干个实施例中，在写入操作期间，偏置产生器229可经由双极写入脉冲产生器226建立和存储器单元212相关联的位线220与源极线222之间的写入偏置电压电位差，例如，固定电压。所述写入偏置电压可致使特定量值的电流流动穿过电阻式存储器结构202，此可将电阻式存储器结构202的电阻改变到特定电阻。所述特定电阻可对应于电阻式存储器结构202的经编程状态。
在若干个实施例中，在读取操作期间，偏置产生器129可经由读取感测逻辑228建立和存储器单元212相关联的位线220与源极线222之间的读取偏置电压电位差，例如，固定电压。所述读取偏置电压可致使对应于电阻式存储器结构202的电阻的特定量值的电流流动。举例来说，根据欧姆定律，针对给定读取偏置电压，电阻式存储器结构202的电阻越大，流动的电流就越小。可由读取感测逻辑228感测在读取操作期间流动穿过电阻式存储器结构202的电流量(或与其成比例的电压)，例如，感测放大器(未展示)可将电路导出输入与对应于两个经编程状态之间的边界条件的参考输入进行比较，以确定对应于由电阻式存储器结构202的当前电阻表示的经编程状态的输出。
在若干个实施例中，可穿过电阻式存储器结构202施加读取电流，从而致使产生对应电压，可感测所述电压并将其与参考电压进行比较。根据所述比较，可(例如)基于欧姆定律的原理来确定电阻式存储器结构202的电阻。
虽然图2图解说明且上文的论述描述特定读取与写入逻辑布置，但所属领域的技术人员将了解可使用用于切换及/或编程电阻式存储器结构202的逻辑的其它配置来实施本发明的若干个实施例。此外，所属领域的技术人员将了解，电阻式存储器200可包含图2中未展示以便不使本发明的实施例模糊的额外元件及/或电路。
结论
本文中描述电阻式存储器及处理电阻式存储器的方法。处理电阻式存储器的一个或一个以上方法实施例包含：在层间电介质中的开口中保形地形成单元材料，使得在所述单元材料中形成接缝；通过对所述接缝进行改性来形成导电通路；及在所述单元材料及所述接缝上形成电极。
虽然本文中已图解说明及描述了特定实施例，但所属领域的技术人员将了解，旨在实现相同结果的布置可替代所展示的特定实施例。本发明打算涵盖本发明的各种实施例的更改或变化形式。应了解，已以说明性方式而非限制性方式作出上文描述。在审阅上文描述之后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的各种实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同所述权利要求书授权的等效物的全部范围来确定本发明的各种实施例的范围。
在前述实施方式中，出于简化本发明的目的，将各种特征一起集合于单个实施例中。本发明的此方法不应解释为反映本发明的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。而是，如以上权利要求书所反映，发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将以上权利要求书并入到实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (29)

1.一种处理电阻式存储器单元的方法，其包括：
在层间电介质中的开口中保形地形成单元材料，使得在所述单元材料中形成接缝；
通过对所述接缝进行改性来形成导电通路；及
在所述单元材料及所述接缝上形成电极。
2.根据权利要求1所述的方法，其中对所述接缝进行改性包含在所述接缝中形成细丝。
3.根据权利要求2所述的方法，其中所述方法包含在所述接缝中形成所述细丝之后加热所述细丝。
4.根据权利要求2所述的方法，其中所述细丝为细丝源材料。
5.根据权利要求1到4中任一权利要求所述的方法，其中所述方法包含：
在所述开口中保形地形成所述单元材料，使得在所述接缝的底部与邻近所述开口的额外电极之间形成单元材料；且
形成所述导电通路不包含形成将所述接缝的所述底部耦合到底部电极的额外材料。
6.一种处理电阻式随机存取存储器RRAM单元的方法，其包括：
通过在层间电介质中的开口中保形地沉积单元材料来在所述单元材料中形成接缝；
通过对所述接缝进行改性来在所述单元材料中形成导电通路；及
在所述单元材料及所述接缝上形成电极。
7.根据权利要求6所述的方法，其中对所述接缝进行改性包含在所述接缝中形成细丝。
8.根据权利要求6到7中任一权利要求所述的方法，其中所述方法包含在所述开口中保形地沉积所述单元材料，使得在所述接缝的底部与邻近所述开口的额外电极之间形成单元材料。
9.根据权利要求8所述的方法，其中在所述接缝的所述底部与所述额外电极之间仅形成单元材料。
10.根据权利要求6到7中任一权利要求所述的方法，其中所述方法包含在所述单元材料及所述接缝上形成所述电极之前移除所述单元材料的一部分。
11.一种处理电阻式存储器单元的方法，其包括：
在层间电介质中的开口中保形地形成电阻式存储器单元材料，使得在所述电阻式存储器单元材料中形成接缝；
在所述接缝中形成细丝；及
在所述电阻式存储器单元材料及细丝上形成电极。
12.根据权利要求11所述的方法，其中所述方法包含用不同于所述电阻式存储器单元材料的材料形成所述细丝。
13.根据权利要求11所述的方法，其中所述方法包含在所述接缝中形成所述细丝之后且在所述电阻式存储器单元材料及细丝上形成所述电极之前，使原子从所述细丝扩散到所述电阻式存储器单元材料中。
14.根据权利要求13所述的方法，其中所述方法包含通过加热所述细丝来使原子从所述细丝扩散。
15.根据权利要求11到14中任一权利要求所述的方法，其中所述方法包含在所述开口中保形地形成所述电阻式存储器单元材料，使得所述接缝不与邻近所述开口的额外电极接触。
16.根据权利要求11到14中任一权利要求所述的方法，其中所述方法包含在所述接缝中形成所述细丝，使得所述细丝完全填充所述接缝。
17.一种电阻式存储器单元，其包括：
层间电介质，其具有开口；
单元材料，其保形地形成于所述开口中；
导电通路，其在所述单元材料中；及
电极，其在所述单元材料及所述导电通路上。
18.根据权利要求17所述的电阻式存储器单元，其中所述导电通路包含细丝。
19.根据权利要求18所述的电阻式存储器单元，其中所述细丝为金属或金属氧化物。
20.根据权利要求17到19中任一权利要求所述的电阻式存储器单元，其中所述单元材料为金属氧化物。
21.根据权利要求17到19中任一权利要求所述的电阻式存储器单元，其中所述导电通路具有0.5纳米到5.0纳米的直径。
22.根据权利要求17到19中任一权利要求所述的电阻式存储器单元，其中所述开口具有10纳米到30纳米的直径。
23.一种电阻式随机存取存储器RRAM单元，其包括：
层间电介质，其具有开口；
电阻式存储器单元材料，其保形地形成于所述开口中使得所述单元材料包含接缝；
细丝，其在所述接缝中；及
电极，其在所述电阻式存储器单元材料及细丝上。
24.根据权利要求23所述的RRAM单元，其中所述细丝为不同于所述电阻式存储器单元材料的材料。
25.根据权利要求23所述的RRAM单元，其中所述电阻式存储器单元材料为GexSey。
26.根据权利要求23所述的RRAM单元，其中：
所述RRAM单元包含邻近所述层间电介质中的所述开口的额外电极；且
所述接缝中的所述细丝的末端距所述额外电极3埃到15埃的距离。
27.根据权利要求26所述的RRAM单元，其中所述RRAM单元在所述额外电极与所述细丝的所述末端之间仅包含电阻式存储器单元材料。
28.根据权利要求23所述的RRAM单元，其中所述细丝具有约1纳米的直径。
29.根据权利要求23到28中任一权利要求所述的RRAM单元，其中所述细丝为细丝源材料。
CN201180008673.6A 2010-02-08 2011-01-27 电阻式存储器及处理电阻式存储器的方法 Active CN102754207B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/701,885 2010-02-08
US12/701,885 US8048755B2 (en) 2010-02-08 2010-02-08 Resistive memory and methods of processing resistive memory
PCT/US2011/000152 WO2011097008A2 (en) 2010-02-08 2011-01-27 Resistive memory and methods of processing resistive memory

Publications (2)

Publication Number Publication Date
CN102754207A true CN102754207A (zh) 2012-10-24
CN102754207B CN102754207B (zh) 2015-03-25

Family

ID=44352956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180008673.6A Active CN102754207B (zh) 2010-02-08 2011-01-27 电阻式存储器及处理电阻式存储器的方法

Country Status (6)

Country Link
US (3) US8048755B2 (zh)
KR (1) KR101456766B1 (zh)
CN (1) CN102754207B (zh)
SG (1) SG183131A1 (zh)
TW (1) TWI434408B (zh)
WO (1) WO2011097008A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277492A (zh) * 2018-03-15 2019-09-24 三星电子株式会社 制造半导体装置的方法
CN113366643A (zh) * 2019-01-25 2021-09-07 朗姆研究公司 具有预成型纤丝的电阻式随机存取存储器

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US8114468B2 (en) 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8048755B2 (en) 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8558209B1 (en) 2012-05-04 2013-10-15 Micron Technology, Inc. Memory cells having-multi-portion data storage region
US8853713B2 (en) * 2012-05-07 2014-10-07 Micron Technology, Inc. Resistive memory having confined filament formation
US8711603B2 (en) 2012-05-11 2014-04-29 Micron Technology, Inc. Permutational memory cells
US9515262B2 (en) 2013-05-29 2016-12-06 Shih-Yuan Wang Resistive random-access memory with implanted and radiated channels
WO2014194069A2 (en) 2013-05-29 2014-12-04 Shih-Yuan Wang Resistive random-access memory formed without forming voltage
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9685607B2 (en) * 2014-03-11 2017-06-20 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US9496036B1 (en) * 2015-11-30 2016-11-15 Winbond Electronics Corp. Writing method for resistive memory cell and resistive memory
KR102535702B1 (ko) * 2018-03-15 2023-05-25 삼성전자주식회사 반도체 소자의 제조방법
US11094883B2 (en) 2019-10-31 2021-08-17 International Business Machines Corporation Structure and method to fabricate resistive memory with vertical pre-determined filament
US11895934B2 (en) * 2021-08-25 2024-02-06 International Business Machines Corporation Phase change memory with heater
US11882772B2 (en) * 2021-08-30 2024-01-23 International Business Machines Corporation Conductive-bridging semiconductor memory device formed by selective deposition

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680237B2 (en) * 2001-07-23 2004-01-20 Promos Technologies Inc. Method of manufacturing deep trench capacitor
US20070267621A1 (en) * 2006-05-19 2007-11-22 Infineon Technologies Ag Resistive memory device
JP2008306005A (ja) * 2007-06-07 2008-12-18 Fujitsu Ltd 半導体装置及びその製造方法
CN101542728A (zh) * 2006-11-22 2009-09-23 日本电气株式会社 非易失性存储器件
CN101604729A (zh) * 2008-06-12 2009-12-16 旺宏电子股份有限公司 具有上下侧壁接触的相变化存储装置及其制造方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234855A (en) 1990-12-21 1993-08-10 Micron Technology, Inc. Stacked comb spacer capacitor
US5108943A (en) 1991-01-02 1992-04-28 Micron Technology, Inc. Mushroom double stacked capacitor
US5089986A (en) 1991-01-02 1992-02-18 Micron Technology, Inc. Mushroom double stacked capacitor
US5236860A (en) 1991-01-04 1993-08-17 Micron Technology, Inc. Lateral extension stacked capacitor
US5182232A (en) 1991-04-08 1993-01-26 Micron Technology, Inc. Metal silicide texturizing technique
US5068199A (en) 1991-05-06 1991-11-26 Micron Technology, Inc. Method for anodizing a polysilicon layer lower capacitor plate of a DRAM to increase capacitance
US5156987A (en) 1991-12-18 1992-10-20 Micron Technology, Inc. High performance thin film transistor (TFT) by solid phase epitaxial regrowth
US5187638A (en) 1992-07-27 1993-02-16 Micron Technology, Inc. Barrier layers for ferroelectric and pzt dielectric on silicon
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US6156653A (en) 1997-11-03 2000-12-05 Zilog, Inc. Method of fabricating a MOS device
US6165834A (en) 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6218288B1 (en) 1998-05-11 2001-04-17 Micron Technology, Inc. Multiple step methods for forming conformal layers
US6410453B1 (en) 1999-09-02 2002-06-25 Micron Technology, Inc. Method of processing a substrate
US6642112B1 (en) 2001-07-30 2003-11-04 Zilog, Inc. Non-oxidizing spacer densification method for manufacturing semiconductor devices
US7112513B2 (en) 2004-02-19 2006-09-26 Micron Technology, Inc. Sub-micron space liner and densification process
US7332408B2 (en) 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
US7521378B2 (en) 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US20060038293A1 (en) 2004-08-23 2006-02-23 Rueger Neal R Inter-metal dielectric fill
US7271464B2 (en) 2004-08-24 2007-09-18 Micron Technology, Inc. Liner for shallow trench isolation
US7271463B2 (en) 2004-12-10 2007-09-18 Micron Technology, Inc. Trench insulation structures including an oxide liner that is thinner along the walls of the trench than along the base
US7273796B2 (en) 2005-03-23 2007-09-25 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
KR100657956B1 (ko) 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
US7547599B2 (en) 2005-05-26 2009-06-16 Micron Technology, Inc. Multi-state memory cell
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
US7262135B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Methods of forming layers
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7709345B2 (en) 2006-03-07 2010-05-04 Micron Technology, Inc. Trench isolation implantation
US7649242B2 (en) * 2006-05-19 2010-01-19 Infineon Technologies Ag Programmable resistive memory cell with a programmable resistance layer
US7557047B2 (en) 2006-06-09 2009-07-07 Micron Technology, Inc. Method of forming a layer of material using an atomic layer deposition process
US7560769B2 (en) 2006-08-03 2009-07-14 Micron Technology, Inc. Non-volatile memory cell device and methods
US7955935B2 (en) 2006-08-03 2011-06-07 Micron Technology, Inc. Non-volatile memory cell devices and methods
US8129289B2 (en) 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US20080118731A1 (en) 2006-11-16 2008-05-22 Micron Technology, Inc. Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor
KR100982424B1 (ko) 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7892964B2 (en) 2007-02-14 2011-02-22 Micron Technology, Inc. Vapor deposition methods for forming a metal-containing layer on a substrate
KR100852206B1 (ko) 2007-04-04 2008-08-13 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법.
US7902084B2 (en) 2007-07-05 2011-03-08 Micron Technology, Inc. Silicon dioxide deposition methods using at least ozone and TEOS as deposition precursors
US7851307B2 (en) 2007-08-17 2010-12-14 Micron Technology, Inc. Method of forming complex oxide nanodots for a charge trap
US7667293B2 (en) 2007-09-13 2010-02-23 Macronix International Co., Ltd. Resistive random access memory and method for manufacturing the same
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7682945B2 (en) 2008-02-04 2010-03-23 International Business Machines Corporation Phase change element extension embedded in an electrode
US8282999B2 (en) 2008-04-04 2012-10-09 Micron Technology, Inc. Spin-on film processing using acoustic radiation pressure
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
KR100996172B1 (ko) * 2008-07-24 2010-11-24 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR20100032572A (ko) * 2008-09-18 2010-03-26 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US7897955B2 (en) * 2008-11-03 2011-03-01 Seagate Technology Llc Programmable resistive memory cell with filament placement structure
US8048755B2 (en) * 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680237B2 (en) * 2001-07-23 2004-01-20 Promos Technologies Inc. Method of manufacturing deep trench capacitor
US20070267621A1 (en) * 2006-05-19 2007-11-22 Infineon Technologies Ag Resistive memory device
CN101542728A (zh) * 2006-11-22 2009-09-23 日本电气株式会社 非易失性存储器件
JP2008306005A (ja) * 2007-06-07 2008-12-18 Fujitsu Ltd 半導体装置及びその製造方法
CN101604729A (zh) * 2008-06-12 2009-12-16 旺宏电子股份有限公司 具有上下侧壁接触的相变化存储装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277492A (zh) * 2018-03-15 2019-09-24 三星电子株式会社 制造半导体装置的方法
CN110277492B (zh) * 2018-03-15 2024-04-05 三星电子株式会社 制造半导体装置的方法
CN113366643A (zh) * 2019-01-25 2021-09-07 朗姆研究公司 具有预成型纤丝的电阻式随机存取存储器

Also Published As

Publication number Publication date
US8048755B2 (en) 2011-11-01
KR101456766B1 (ko) 2014-10-31
TWI434408B (zh) 2014-04-11
US20110193044A1 (en) 2011-08-11
US20110315944A1 (en) 2011-12-29
KR20120117923A (ko) 2012-10-24
SG183131A1 (en) 2012-09-27
US20130099189A1 (en) 2013-04-25
CN102754207B (zh) 2015-03-25
TW201143085A (en) 2011-12-01
WO2011097008A3 (en) 2011-11-17
US8617959B2 (en) 2013-12-31
WO2011097008A2 (en) 2011-08-11
US8324065B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
CN102754207B (zh) 电阻式存储器及处理电阻式存储器的方法
US11776626B2 (en) Selector device for two-terminal memory
US10608180B2 (en) Resistive memory cell with intrinsic current control
CN102449701B (zh) 具有垂直位线的可重编程非易失性存储器元件的三维阵列
JP5722874B2 (ja) 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
CN103733339B (zh) 存储器单元结构
US9142767B2 (en) Resistive memory cell including integrated select device and storage element
CN104662663A (zh) 具有阶梯字线和垂直位线的三维阵列结构的非易失性存储器及其方法
US10134984B1 (en) Two-terminal memory electrode comprising a non-continuous contact surface
US20160240587A1 (en) Horizontally oriented and vertically stacked memory cells
US10211397B1 (en) Threshold voltage tuning for a volatile selection device
TW201903611A (zh) 用於記憶體裝置操作的方法、系統、及裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant