CN110277492B - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN110277492B
CN110277492B CN201910123967.1A CN201910123967A CN110277492B CN 110277492 B CN110277492 B CN 110277492B CN 201910123967 A CN201910123967 A CN 201910123967A CN 110277492 B CN110277492 B CN 110277492B
Authority
CN
China
Prior art keywords
phase change
change layer
temperature
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910123967.1A
Other languages
English (en)
Other versions
CN110277492A (zh
Inventor
朴昌叶
朴正熙
郑载琥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180037425A external-priority patent/KR102535702B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110277492A publication Critical patent/CN110277492A/zh
Application granted granted Critical
Publication of CN110277492B publication Critical patent/CN110277492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0623—Sulfides, selenides or tellurides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种制造半导体装置的方法。所述方法可以包括在基底上形成成型层，成型层具有暴露基底的一部分的孔；在孔中形成具有空隙的相变层；对相变层进行热处理以从相变层去除空隙。相变层的热处理步骤可以包括将基底加热至第一温度以在相变层中形成扩散层，第一温度可以比相变层的熔点的55％低或等于相变层的熔点的55％。

Description

制造半导体装置的方法
本申请要求于2018年3月15日在韩国知识产权局提交的第10-2018-0030390号韩国专利申请以及于2018年3月30日在韩国知识产权局提交的第10-2018-0037425号韩国专利申请的优先权的权益，这两个韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种制造半导体装置的方法，具体地，涉及一种制造包括相变存储器装置的半导体装置的方法。
背景技术
通常，硫系化合物的相位的改变导致硫系化合物的电阻的改变，因此，硫系化合物可以用作相变存储器装置的相变层。硫系化合物的相电阻性质可以用作用于相变存储器装置的数据存储机制。例如，相变层在其处于非晶态和结晶态下具有不同的电阻值。
发明内容
一些实施例提供了一种在制造具有相变层的半导体装置时从相变层去除空隙的方法。
根据一些实施例，公开涉及一种制造半导体装置的方法，所述方法包括：在基底上形成成型层，成型层具有暴露基底的一部分的孔；在孔中形成相变层，相变层具有空隙和垂悬部中的至少一个；对相变层进行热处理以从相变层去除空隙和垂悬部中的至少一个，其中，对相变层进行热处理的步骤包括将基底加热至第一温度以在相变层中形成扩散层，其中，第一温度比相变层的熔点的55％低或等于相变层的熔点的55％。
根据一些实施例，公开涉及一种制造半导体装置的方法，所述方法包括：在基底上形成成型层，成型层具有暴露基底的一部分的孔；以比室温高的第一温度在孔中形成相变层，相变层具有空隙；以第二温度对相变层进行热处理以去除空隙，第二温度比第一温度高，其中，第二温度比相变层的熔点的55％低或者等于相变层的熔点的55％。
根据一些实施例，公开涉及一种制造半导体装置的方法，所述方法包括：在基底上形成成型层，成型层具有暴露基底的一部分的孔；以第一温度在孔中形成相变层，相变层具有空隙；以第二温度对相变层进行热处理以从相变层去除空隙，其中，在孔中形成相变层的步骤包括将基底加热至第一温度，其中，对相变层进行热处理的步骤包括将基底加热至第二温度以在相变层中形成扩散层，其中，第一温度在相变层的熔点的40％-50％的范围中，第二温度比相变层的熔点的55％低或者等于相变层的熔点的55％。
附图说明
通过下面结合附图的简要描述，将更清楚地理解示例实施例。如在这里描述的，附图表示非限制性的示例实施例。
图1是示出根据一些示例实施例的制造半导体装置的方法的流程图。
图2至图11是示出图1的制造方法的一些步骤的剖视图。
图12是示出图1的形成相变层的步骤的流程图。
图13是示出用于沉积图12的相变层的设备的示例的平面图。
图14是沿图13的线I-I'截取的剖视图。
图15至图18是示出图1的形成相变层的步骤的剖视图。
具体实施方式
现在将参照示出示例实施例的附图更充分地描述示例实施例。
图1示出根据一些示例实施例的制造半导体装置的方法。
参照图1，根据一些示例实施例的制造半导体装置的方法可以用于制造相变存储器装置。在一些实施例中，方法可以包括：(在步骤S10中)形成字线；(在步骤S20中)形成第一成型层；(在步骤S30中)形成二极管；(在步骤S40中)形成下电极；(在步骤S50中)形成第二成型层；(在步骤S60中)形成相变层；(在步骤S70中)形成上电极以及(在步骤S80中)形成位线。
图2至图11是示出图1的制造方法的某些步骤的剖视图。
参照图1和图2，(在步骤S10中)可以在基底W上形成字线102。基底W可以是硅晶圆或者可以包括硅晶圆。字线102可以由至少一种导电材料(例如，掺杂的硅或金属)形成或者可以包括至少一种导电材料(例如，掺杂的硅或金属)。在一些实施例中，可以通过将掺杂剂注入到基底W中的离子注入工艺来形成字线102。在某些实施例中，字线102可以包括金属层，该金属层可以由例如光刻工艺、蚀刻工艺、沉积工艺和抛光工艺形成。字线102可以形成在基底W上以在第一方向上延伸(未示出)。
参照图1和图3，(在步骤S20中)可以在基底W上形成第一成型层104以覆盖字线102的至少一部分。第一成型层104可以由至少一种介电材料(例如，氧化硅、氮化硅或氮氧化硅)形成，或者可以包括至少一种介电材料(例如，氧化硅、氮化硅或氮氧化硅)。可以通过利用沉积工艺(例如，CVD)沉积介电层来形成第一成型层104。第一成型层104可以形成为具有第一接触孔105。第一接触孔105可以形成为暴露字线102的一部分。第一接触孔105的形成步骤可以包括对第一成型层104执行光刻工艺并且随后执行蚀刻工艺。
参照图1和图4，(在步骤S30中)可以在第一成型层104的第一接触孔105中形成二极管110。二极管110可以形成在第一接触孔105的下部区域内。二极管110的形成步骤可以包括利用沉积工艺形成多晶硅层并执行将掺杂剂(例如，硼或砷)注入到多晶硅层中的离子注入工艺。二极管110可以用包含非晶硫系化合物(例如，非晶硫系化合物GeSe)的双向阈值开关(OTS)器件代替。二极管110可以形成为包括第一掺杂区域106和第二掺杂区域108。第一掺杂区域106可以形成在第一接触孔105中且位于字线102上。第一掺杂区域106可以与字线102的顶表面接触。第二掺杂区域108可以形成在第一掺杂区域106上。第二掺杂区域108可以与第一掺杂区域106的顶表面接触。如在这里使用的，除非上下文另外指出，否则术语“接触”表示直接或物理接触(即，触摸)。第一掺杂区域106中的掺杂剂可以与第二掺杂区域108中的掺杂剂不同。例如，在第一掺杂区域106中的掺杂剂为硼的情况下，第二掺杂区域108中的掺杂剂可以是砷。
参照图1和图5，(在步骤S40中)可以在二极管110上形成下电极112。可以在第一接触孔105的上部区域中形成下电极112。下电极112可以与第二掺杂区域108的顶表面接触。下电极112的顶表面可以与第一成型层104的顶表面位于相同的竖直水平处。在一些实施例中，可以通过镶嵌工艺形成下电极112。例如，下电极112的形成步骤可以包括利用沉积工艺形成金属和/或金属硅化物层并且对金属和/或金属硅化物层进行抛光。
参照图1和图6，(在步骤S50中)可以在下电极112和第一成型层104上形成第二成型层114。第二成型层114可以由至少一种介电材料(例如，氧化硅、氮化硅或氮氧化硅)形成，或者可以包括至少一种介电材料(例如，氧化硅、氮化硅或氮氧化硅)。可以通过利用沉积工艺(例如，CVD)沉积介电层来形成第二成型层114。第二成型层114可以形成为具有暴露下电极112的第二接触孔115。在一些实施例中，第二成型层114可以暴露下电极112的全部顶表面以及第一成型层104的顶表面的至少一部分。第二接触孔115的形成步骤可以包括对第二成型层114执行光刻工艺并且随后执行蚀刻工艺。例如，第二接触孔115可以形成为具有约20nm或更小的宽度以及约60nm或更大的深度。第二接触孔115可以具有约3.0:1或更高的纵横比(例如，深度与宽度的比)。第二接触孔115的纵横比可以根据相变存储器装置的电压特性(例如，与相变存储器装置的阈值电压(Vth)成比例)而增大。
参照图1以及图7至图9，(在步骤S60中)可以在下电极112上并且在第二接触孔115中形成相变层116。在一些实施例中，相变层116可以填充第二接触孔115并覆盖第二成型层114的顶表面。可以通过镶嵌工艺形成相变层116。
图12示出图1的步骤S60(即，形成相变层116的步骤)的示例。
参照图12，(在步骤S60中)相变层116的形成步骤可以包括：(在步骤S62中)沉积相变层116；(在步骤S64中)对相变层116进行热处理；(在步骤S66中)对相变层116进行抛光。
图13示出可以用于图12的形成相变层116的步骤的系统111的示例。
图14是沿图13的线I-I'截取的剖视图。
参照图7以及图12至图15，系统111可以构造为(在步骤S62中)利用等离子体33沉积相变层116。可以通过诸如溅射方法的物理气相沉积方法来形成相变层116。例如，系统111可以包括构造为执行溅射工艺的物理气相沉积系统。在一些实施例中，系统111可以包括腔室10、加热器卡盘20、等离子体电极30、靶40、屏蔽件50、遮挡件(shutter)60和边缘加热部70。
腔室10可以被构造为提供从外部密封的内部空间，基底W可以放置在腔室10的内部空间中。在一些实施例中，腔室10可以包括壳体12和隔离阀14。基底W可以设置在壳体12中。隔离阀14可以设置为打开或关闭壳体12的阀开口11。当将基底W载入壳体12中时，可以打开隔离阀14。在基底W上沉积相变层116之前，可以关闭隔离阀14。当关闭隔离阀14时，可以从壳体12中抽出气态物质(例如，空气和气体)。其后，可以在基底W上沉积相变层116。当从壳体12中卸载基底W时，可以再次打开隔离阀14。
加热器卡盘20可以设置在壳体12中的轴22上。加热器卡盘20可以被构造为装载基底W。此外，加热器卡盘20可以用于利用热功率加热基底W。
等离子体电极30可以用于利用RF功率38在壳体12中(具体地，在靶40与基底W之间)产生等离子体33。RF功率供应器32可以向等离子电极30供应RF功率38。RF功率38可以在从约1KW至约100KW的范围。
靶40可以设置在等离子体电极30的底表面上。靶40可以包含将要沉积在基底W上的相变层116的源材料。例如，靶40可以被制备为包含硫系化合物，其中Ge：Sb：Te的组成比为约2：3：5，其中，Ge是锗，Sb是锑，Te是碲。在某些实施例中，靶40可以被制备为包含硫系化合物，其中Ge：Sb：Te的组成比为约2：2：5。等离子体33可以用于产生包含用于相变层116的源材料的粒子(在下文中，源材料)(未示出)。可以在基底W上沉积源粒子以形成相变层116。
屏蔽件50可以设置在腔室10的内壁上且位于靶40与加热器卡盘20之间。在RF功率38被施加到等离子体电极30的情况下，可以在屏蔽件50中产生等离子体33。屏蔽件50可以用于防止在产生等离子体33时发生热损失。此外，屏蔽件50可以用于防止或抑制基底W的热被泄露。在一些实施例中，屏蔽件50可以包括管状屏蔽件52以及第一扇形屏蔽件54和第二扇形屏蔽件56。管状屏蔽件52可以设置为围绕加热器卡盘20和等离子体电极30。管状屏蔽件52可以被构造为具有第一屏蔽件开口51和第二屏蔽件开口53。第一屏蔽件开口51可以设置为与阀开口11相邻。阀开口11和第一屏蔽件开口51可以用作用于装载或卸载基底W的路径。第二屏蔽件开口53可以设置为面对第一屏蔽件开口51。例如，第二屏蔽件开口53可以设置为与第一屏蔽件开口51相对。第二屏蔽件开口53可以用作用于装载或卸载遮挡件60的路径。第一扇形屏蔽件54和第二扇形屏蔽件56可以被构造为打开或关闭第一屏蔽件开口51和第二屏蔽件开口53。第一扇形屏蔽件54和第二扇形屏蔽件56可以防止或抑制在基底W的与第一屏蔽件开口51和第二屏蔽件开口53相邻的边缘区域处发生热损失。第一屏蔽臂55和第二屏蔽臂57可以设置为将第一扇形屏蔽件54和第二扇形屏蔽件56连接至轴22。在轴22旋转的情况下，第一屏蔽件开口51和第二屏蔽件开口53可以分别通过第一扇形屏蔽件54和第二扇形屏蔽件56打开或关闭。
如果需要，则遮挡件60可以设置在基底W上并且可以用于控制形成相变层116和/或沉积源粒子的工艺。此外，遮挡件60可以用于保护基底W免受等离子体33的影响。遮挡件60可以包括遮挡驱动器62、遮挡板64和遮挡臂66。遮挡驱动器62可以放置在屏蔽件50外部。当在平面图中观看时，遮挡板64可以与基底W具有相同的尺寸和/或相同的面积。遮挡臂66可以用于将遮挡板64连接至遮挡驱动器62。遮挡驱动器62可以被构造为旋转遮挡臂66，遮挡臂66的旋转可以用于将遮挡板64放置在基底W上或从基底W移除遮挡板64。例如，在遮挡板64被从基底W的顶表面移除的情况下，等离子体33中的源粒子可以沉积在基底W上以形成相变层116。在遮挡件60设置在基底W上的情况下，可以不在基底W上沉积相变层116。
边缘加热部70可以构造为加热屏蔽件50，在此情况下，从屏蔽件50发射的辐射热可以用于加热基底W的边缘区域。也就是说，边缘加热部70可以用于利用来自屏蔽件50的辐射热来补偿在基底W的边缘区域处发生的热损失。
同时，相变层116的沉积速率可以与RF功率38和/或等离子体33的强度成比例地增加。在RF功率38在约1KW至约100KW范围内的情况下，相变层116可以具有允许精确控制沉积厚度的沉积速率。例如，相变层116可以具有在约1nm/min至约100nm/min范围的沉积速率。相反，在RF功率38在约1MW至约100MW范围内的情况下，相变层116会具有导致难以控制沉积厚度的沉积速率。例如，相变层116会具有从约500nm/min至约1μm/min范围的沉积速率。
此外，相变层116的沉积速率可以与基底W的温度成反比。这里，基底W的温度可以是真实的温度。如果基底W的温度比特定温度低，则相变层116的沉积速率可以增加。例如，在RF功率38在约1KW至约100KW的范围内且基底W的温度低于约200℃的情况下，可以以可控制的沉积速率形成相变层116。作为示例，可以以300nm/min或更高的沉积速率来形成相变层116，并且在此情况下，第二接触孔115的至少一部分可以未填充有相变层116。
在基底W的温度足够高的情况下，可以以100nm/min或更低的可控制的沉积速率来沉积相变层116。相变层116可以形成为填充第二接触孔115。在一些实施例中，可以以通过利用加热器卡盘20和边缘加热部70来将基底W加热至相变层116的熔点的40％-50％的温度来形成相变层116。在靶40或相变层116包含Ge：Sb：Te的组成比为约2：3：5的硫系化合物时，相变层116可以具有约620℃的熔点。在相变层116的熔点为约620℃的情况下，基底W可以被加热至约248℃至310℃。在此情况下，相变层116的形成可以被描述为在约248℃至310℃范围中的温度下执行。在靶40或相变层116包含Ge：Sb：Te的组成比为约2：2：5的硫系化合物时，相变层116可以具有约600℃的熔点。当相变层116的熔点为约600℃时，基底W可以被加热至约240℃至300℃。在此示例中，相变层116的形成可以被描述为在约240℃至300℃范围中的温度下执行。
在一些情况下，在基底W被加热至相变层116的熔点的40％-50％的温度的情况下，相变层116会被形成为在第二接触孔115中具有空隙117。空隙117会成为相变层116的故障源。空隙117可以具有比第二接触孔115的深度小的高度，并且可以具有比第二接触孔115的宽度小的宽度。
在基底W的加热温度比相变层116的熔点的40％低的情况下，会以过高的沉积速率形成相变层116，因此，第二接触孔115的至少一部分会未填充有相变层116。这是因为等离子体33中的源粒子以过快的速度被吸附在基底W上。
在基底W的加热温度比相变层116的熔点的50％高的情况下，相变层116的源粒子中的少数会由于基底W的高温度而沉积在基底W上，源粒子的大部分会被抽出到腔室10的外部。例如，在基底W的加热温度比360℃高的情况下，会以数埃每分钟的沉积速率形成相变层116。此外，在以约360℃或更高的温度形成相变层116的情况下，相变层116不会包含硫系化合物中的金属元素。
参照图8、图13和图15，加热器卡盘20和边缘加热部70可以用于(在步骤S64中)热处理相变层116并因而在空隙117中形成扩散层118。可以从屏蔽件50的内部空间去除等离子体33或者可以将遮挡件60设置在基底W上。可以将基底W加热至比相变层16的沉积温度(例如，熔点的约50％)高或与相变层16的沉积温度相等的温度。在一些实施例中，可以将基底W加热至比相变层116的熔点的约55％低的温度。在相变层116具有约620℃的熔点的情况下，基底W可以被加热至约310℃-340℃。在相变层116具有约600℃的熔点的情况下，基底W可以被加热至约300℃-330℃。
在基底W被加热至相变层116的熔点的约50％至约55％范围的温度的情况下，可以在空隙117中形成扩散层118。扩散层118可以形成为填充空隙117，在这种情况下，可以从相变层116去除空隙117。扩散层118可以包含与相变层116的元素相同的元素(例如，Sb和Te)。
【实验示例】
当以340℃的温度热处理基底W时，相变层116中的Ge：Sb：Te的组成比在第二成型层114的顶表面上为约18：37：45，且在第二接触孔115中为约6：38：56，第二接触孔115可以形成为具有约3.2：1的纵横比。相变层116的第一元素(例如，Sb或Te)与第二元素(例如，Ge)的组成比在第二接触孔115中比在第二成型层114的顶表面上高(例如，约三倍)。这意味着相变层116的位于第二成型层114上的部分中包含的元素(例如，Sb和Te)可以扩散到第二接触孔115中，扩散层118可以形成为这样的扩散的结果。
【实验示例】
当以340℃的温度热处理基底W时，相变层116中的Ge：Sb：Te的组成比在第二接触孔115之间的第二成型层114的顶表面上为约18：37：45，且在第二接触孔115中为约11：34：55，第二接触孔115形成为具有约3.7：1的纵横比。相变层116的第一元素(例如，Sb或Te)与第二元素(例如，Ge)的组成比在第二接触孔115中比在第二成型层114的顶表面上高(例如，约两倍)。相似地，这意味着相变层116的位于第二成型层114上的部分中包含的元素(例如，Sb和Te)可以扩散到第二接触孔115中，扩散层118可以形成为这样的扩散的结果。
在基底W被加热到比相变层116的熔点的约55％高的温度的情况下，相变层116会被烧伤，相变层116的性质会被损坏或减弱。例如，在基底W被加热至约360℃或更高的情况下，相变层116中的元素(例如，Sb和Te)会升华，在这种情况下，相变层116的相变性质会完全或部分消失。
参照图9和图12，(在步骤S66中)可以对相变层116进行抛光。可以利用化学机械抛光(CMP)方法来对相变层116进行抛光。可以执行相变层116的抛光以暴露第二成型层114的顶表面。相变层116可以形成在第二接触孔115中。例如，可以从第二成型层114上方去除形成在第二接触孔115中以及在第二成型层114的顶表面上的相变层116，使得相变层116可以仅保留在第二接触孔115中。
参照图1和图10，(在步骤S60中)可以在相变层116和第二成型层114上形成上电极120。上电极120的形成步骤包括利用沉积工艺(例如，PVD或CVD)沉积(例如，Al、Mo、Co或W的)金属层，之后对金属层执行光刻和蚀刻工艺。在一些实施例中，上电极120在相变层116的顶表面和第二成型层114的顶表面上方可以具有基本均匀的厚度。
参照图1和图11，(在步骤S70中)可以在上电极120上形成位线122。位线122的形成步骤可以包括利用沉积工艺(例如，PVD或CVD)沉积(例如，Al、Mo、Co或W的)金属层，之后对金属层执行光刻和蚀刻工艺。在一些实施例中，位线122在上电极120的上表面上方可以具有基本均匀的厚度。位线122可以在第二方向上延伸，第二方向与字线102的延伸方向或第一方向不同。在一些实施例中，第二方向与第一方向垂直。如果在字线102与位线122之间施加相变电压(例如，擦除电压或写入电压)，则相变层116的相位可以改变。例如，相变层116的相位可以从非晶态改变为多晶态或者从多晶态改变为非晶态。由于相变层116的相位改变，因此扩散层118可以被吸收在相变层116中，在此情况下，扩散层118会消失。
图15至图18是示出图1的步骤S60(即，形成相变层116的步骤)的示例的剖视图。
参照图1以及图15至图17，(在步骤S60中)相变层116的形成步骤可以包括沉积相变层116的一部分并对基底W进行热处理。在一些实施例中，(在步骤S60中)相变层116的形成步骤可以包括顺序且重复执行的多个工艺周期，每个工艺周期包括部分沉积相变层116且对基底W进行热处理的步骤。
参照图13至图15，如果利用等离子体电极30产生等离子体33，则可以在第二成型层114和下电极112上沉积下相变层116a。例如，下相变层116a可以由硫系化合物(例如，包括Ge、Sb和Te)中的至少一种形成或者可以包括硫系化合物(例如，包括Ge、Sb和Te)中的至少一种。当通过等离子体电极30在基底W上形成等离子体33时，加热器卡盘20和边缘加热部70可以用于将基底W加热至等离子体电极30的温度的40％-50％的温度。下相变层116a可以形成为具有悬垂部119和位于悬垂部119下方的沟槽(或空隙)。悬垂部119可以是由沟槽117a形成为具有在其入口区域比中心区域小的宽度而导致的。在形成了悬垂部119的情况下，会容易在相变层116中形成图7的空隙117。
参照图13、图14和图16，可以对基底W执行热处理工艺以去除下相变层116a的悬垂部119。如果去除了等离子体33，则基底W可以通过加热器卡盘20和边缘加热部70被加热至下相变层116a的熔点的50％-55％的温度。在基底W被加热至下相变层116a的熔点的50％-55％的温度的情况下，可以在沟槽117a中形成扩散层118。扩散层118可以包含从相变层116的位于第二成型层114的顶表面上的部分扩散的硫系化合物中的元素(例如，Sb和Te)。相变层116的位于第二成型层114上的表面积可以减小，结果，可以去除悬垂部119。在某些实施例中，悬垂部119可以具有减小的体积或者可以消失。在某些实施例中，扩散层18可以包含沿着沟槽117a的侧表面向下移动以形成扩散层118的硫系化合物中的元素(例如，Sb和Te)。沟槽117a的入口区域的宽度可以变得比沟槽117a的中心区域的宽度大。
参照图1至图14以及图17，等离子体电极33可以用于产生等离子体33，在此情况下，可以在下相变层116a和扩散层118上形成上相变层116b。上相变层116b可以由硫系化合物(例如，包括Ge、Sb和Te)中的至少一种形成或者可以包含硫系化合物(例如，包括Ge、Sb和Te)中的至少一种。当在基底W上生成等离子体33时，加热器卡盘20和边缘加热部70可以用于将基底W加热至上相变层116b的熔点的40％-50％的温度。上相变层116b可以形成为填充沟槽117a的至少一部分。沟槽117a的入口区域的相对于沟槽117a的中心区域的宽度的增加的宽度可以改善上相变层116b的填充沟槽117a的至少一部分的能力。
参照图18，可以对下相变层116a和上相变层116b进行抛光以形成相变层116。可以在相变层116中形成扩散层118。之后，可以在相变层116和第二成型层114上顺序地形成上电极120和位线122。
在根据一些实施例的制造半导体装置的方法中，可以执行热处理步骤以将基底加热至比相变层的熔点的约55％低或等于相变层的熔点的约55％的温度，这可以使得能够从相变层去除空隙。
虽然已经具体示出并描述了示例实施例，但是本领域普通技术人员将理解的是在不脱离所附权利要求的精神和范围的情况下可以在其中做出形式和细节上的变化。

Claims (20)

1.一种制造半导体装置的方法，所述方法包括：
在基底上形成成型层，成型层具有暴露基底的一部分的孔；
在孔中形成相变层，相变层具有空隙和垂悬部中的至少一个；
对相变层进行热处理以从相变层去除空隙和垂悬部中的至少一个，
其中，对相变层进行热处理的步骤包括将基底加热至第一温度以在相变层中形成扩散层，
其中，第一温度比相变层的熔点的55％低或等于相变层的熔点的55％。
2.如权利要求1所述的方法，其中，以相变层的熔点的40％-50％的温度形成相变层。
3.如权利要求2所述的方法，
其中，相变层的熔点为约620℃，
其中，以在248℃至310℃的范围中的温度执行形成相变层的步骤。
4.如权利要求3所述的方法，其中，第一温度等于相变层的熔点的约50％或者比相变层的熔点的约50％高，且在310℃至340℃的范围内。
5.如权利要求2所述的方法，
其中，相变层的熔点为约600℃，
其中，以在240℃至300℃的范围中的温度执行形成相变层的步骤。
6.如权利要求5所述的方法，其中，第一温度等于相变层的熔点的50％或者比相变层的熔点的50％高，且在300℃至330℃的范围内。
7.如权利要求1所述的方法，其中，利用硫系化合物作为靶材料通过物理气相沉积方法或溅射方法形成相变层。
8.如权利要求1所述的方法，
其中，相变层包含其中Ge：Sb：Te的组成比为约2：3：5的硫系化合物，
其中，空隙被填充有包含硫系化合物的Sb和Te元素的材料。
9.如权利要求1所述的方法，其中，相变层包括：
下相变层；
上相变层，形成在下相变层上，
其中，扩散层形成在孔中，并位于上相变层与下相变层之间。
10.如权利要求1所述的方法，所述方法还包括对相变层进行抛光。
11.一种制造半导体装置的方法，所述方法包括：
在基底上形成成型层，成型层具有暴露基底的一部分的孔；
以比室温高的第一温度在孔中形成相变层，相变层具有空隙；
以第二温度对相变层进行热处理以去除空隙，第二温度比第一温度高，
其中，第二温度比相变层的熔点的55％低或者等于相变层的熔点的55％。
12.如权利要求11所述的方法，其中，相变层的熔点为约620℃，
其中，第二温度比340℃低或等于340℃。
13.如权利要求12所述的方法，其中，相变层的熔点为约600℃，
其中，第二温度比330℃低或等于330℃。
14.如权利要求11所述的方法，其中，第一温度为相变层的熔点的40％至50％。
15.如权利要求14所述的方法，其中，第二温度比相变层的熔点的50％高，或者等于相变层的熔点的50％。
16.一种制造半导体装置的方法，所述方法包括：
在基底上形成成型层，成型层具有暴露基底的一部分的孔；
以第一温度在孔中形成相变层，相变层具有空隙；
以第二温度对相变层进行热处理以从相变层去除空隙，
其中，在孔中形成相变层的步骤包括将基底加热至第一温度，
其中，对相变层进行热处理的步骤包括将基底加热至第二温度以在相变层中形成扩散层，
其中，第一温度在相变层的熔点的40％至50％的范围中，第二温度比相变层的熔点的55％低或者等于相变层的熔点的55％。
17.如权利要求16所述的方法，
其中，相变层的熔点为约620℃，
其中，第一温度在248℃至310℃的范围中，
其中，第二温度在310℃至340℃的范围中。
18.如权利要求16所述的方法，
其中，相变层的熔点为约600℃，
其中，第一温度在240℃至300℃的范围中，
其中，第二温度在300℃至330℃的范围中。
19.如权利要求16所述的方法，
其中，相变层包含其中Ge：Sb：Te的组成比为约2：3：5的硫系化合物，
其中，空隙被填充有包含硫系化合物的Sb和Te元素的材料。
20.如权利要求16所述的方法，其中，相变层包括：
下相变层；
上相变层，形成在下相变层上，
其中，扩散层形成在孔中并且位于下相变层与上相变层之间。
CN201910123967.1A 2018-03-15 2019-02-19 制造半导体装置的方法 Active CN110277492B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2018-0030390 2018-03-15
KR20180030390 2018-03-15
KR10-2018-0037425 2018-03-30
KR1020180037425A KR102535702B1 (ko) 2018-03-15 2018-03-30 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
CN110277492A CN110277492A (zh) 2019-09-24
CN110277492B true CN110277492B (zh) 2024-04-05

Family

ID=67906114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910123967.1A Active CN110277492B (zh) 2018-03-15 2019-02-19 制造半导体装置的方法

Country Status (2)

Country Link
US (1) US10566530B2 (zh)
CN (1) CN110277492B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832162A (zh) * 2022-09-27 2024-04-05 长鑫存储技术有限公司 半导体结构制备方法及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744325A (zh) * 2005-08-11 2006-03-08 上海交通大学 可实现多位存储的单元结构
CN101894789A (zh) * 2009-05-18 2010-11-24 台湾积体电路制造股份有限公司 隔离结构的制造方法
KR20110076764A (ko) * 2009-12-29 2011-07-06 삼성전자주식회사 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
CN102754207A (zh) * 2010-02-08 2012-10-24 美光科技公司 电阻式存储器及处理电阻式存储器的方法
JP2013055258A (ja) * 2011-09-05 2013-03-21 Ulvac Japan Ltd 相変化メモリの形成方法、及び相変化メモリの形成装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060249724A1 (en) 2005-05-06 2006-11-09 International Business Machines Corporation Method and structure for Peltier-controlled phase change memory
US7893420B2 (en) 2007-09-20 2011-02-22 Taiwan Seminconductor Manufacturing Company, Ltd. Phase change memory with various grain sizes
KR101480292B1 (ko) 2008-03-17 2015-01-12 삼성전자주식회사 상변화막을 포함하는 반도체 소자의 형성 방법
KR101341875B1 (ko) * 2008-04-30 2013-12-16 한양대학교 산학협력단 상변환 물질 연마용 슬러리 및 이를 이용한 상변환 물질의 패터닝 방법
KR20100075273A (ko) 2008-12-24 2010-07-02 주식회사 하이닉스반도체 상변화막 형성방법 및 이를 이용한 상변화 기억 소자의 제조방법
US20100283029A1 (en) 2009-05-11 2010-11-11 Charles Dennison Programmable resistance memory and method of making same
DE102010061572A1 (de) 2009-12-29 2011-07-14 Samsung Electronics Co., Ltd., Kyonggi Phasenänderungsstruktur, Verfahren zum Bilden einer Phasenänderungsschicht, Phasenänderungs-Speichervorrichtung und Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung
KR101781483B1 (ko) 2010-12-03 2017-09-26 삼성전자 주식회사 가변 저항 메모리 소자의 형성 방법
KR101823500B1 (ko) 2011-07-11 2018-01-31 삼성전자주식회사 상변화 메모리 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744325A (zh) * 2005-08-11 2006-03-08 上海交通大学 可实现多位存储的单元结构
CN101894789A (zh) * 2009-05-18 2010-11-24 台湾积体电路制造股份有限公司 隔离结构的制造方法
KR20110076764A (ko) * 2009-12-29 2011-07-06 삼성전자주식회사 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
CN102754207A (zh) * 2010-02-08 2012-10-24 美光科技公司 电阻式存储器及处理电阻式存储器的方法
JP2013055258A (ja) * 2011-09-05 2013-03-21 Ulvac Japan Ltd 相変化メモリの形成方法、及び相変化メモリの形成装置

Also Published As

Publication number Publication date
US20190288204A1 (en) 2019-09-19
CN110277492A (zh) 2019-09-24
US10566530B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
US7807497B2 (en) Phase-change material layers, methods of forming the same, phase-change memory devices having the same, and methods of forming phase-change memory devices
US8192592B2 (en) Methods of forming a phase-change material layer including tellurium and methods of manufacturing a phase-change memory device using the same
KR101602007B1 (ko) 유전체-충전된 중공 ｇｓｔ 구조
JP2007288201A (ja) 均質性が改善された側壁スペーサを備えたメモリセル
US7754586B2 (en) Method of surface treating a phase change layer and method of manufacturing a phase change memory device using the same
CN110277492B (zh) 制造半导体装置的方法
US7687310B2 (en) Method for manufacturing phase change memory device which can stably form an interface between a lower electrode and a phase change layer
JP5043044B2 (ja) 半導体記憶装置の製造方法
US11600776B2 (en) Apparatus for and method of fabricating semiconductor device
KR20100036622A (ko) 반도체 소자의 제조방법
US20120007033A1 (en) Phase-change memory device and method of manufacturing the same
US8772906B2 (en) Thermally insulated phase change material cells
KR102535702B1 (ko) 반도체 소자의 제조방법
KR101435001B1 (ko) 상변화 메모리 및 그 제조 방법
KR20090021762A (ko) 상변화 메모리 장치의 제조 방법
WO2023021178A1 (en) Phase change memory cell with spacer
Lazarenko et al. Effect of bismuth ion implantation on the crystallization temperature of the amorphous Ge2Sb2Te5 thin films
KR102495317B1 (ko) 반도체 소자의 제조장치 및 반도체 소자의 제조방법
WO2022089359A1 (en) Improved fill-in confined cell pcm devices
TWI411021B (zh) 自會聚底部電極環
KR20090036413A (ko) 상변화 메모리 소자 제조 방법
KR20200112585A (ko) 반도체 기판의 열처리 장치
KR20090015718A (ko) 베리어층을 갖는 상변화 메모리 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant