KR20110076764A - 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 - Google Patents

상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 Download PDF

Info

Publication number
KR20110076764A
KR20110076764A KR1020100125403A KR20100125403A KR20110076764A KR 20110076764 A KR20110076764 A KR 20110076764A KR 1020100125403 A KR1020100125403 A KR 1020100125403A KR 20100125403 A KR20100125403 A KR 20100125403A KR 20110076764 A KR20110076764 A KR 20110076764A
Authority
KR
South Korea
Prior art keywords
phase change
change material
material layer
microstructure
forming
Prior art date
Application number
KR1020100125403A
Other languages
English (en)
Other versions
KR101782844B1 (ko
Inventor
오진호
박순오
강만석
최병덕
배병재
박정희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to DE102010061572A priority Critical patent/DE102010061572A1/de
Priority to JP2010293210A priority patent/JP2011139070A/ja
Priority to US12/979,895 priority patent/US20110155985A1/en
Priority to TW099146683A priority patent/TW201135999A/zh
Publication of KR20110076764A publication Critical patent/KR20110076764A/ko
Priority to US13/752,310 priority patent/US8557627B2/en
Application granted granted Critical
Publication of KR101782844B1 publication Critical patent/KR101782844B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

상변화 구조물은 미세 구조를 부분적으로 채우며 제1 상변화 물질을 포함하는 제1 상변화 물질층 패턴 및 상기 미세 구조의 나머지를 채우며 상기 제1 상변화 물질과 상이한 조성을 가지는 제2 상변화 물질을 포함할 수 있다. 인-시튜 리플로우 메커니즘을 통해 미세 구조를 결함 없이 충분하게 채울 수 있는 상변화 물질층 턴을 상변화 메모리 장치에 적용하여, 상변화 메모리 장치의 신뢰성, 동작 속도 등을 향상시킬 수 있다.

Description

상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법{PHASE CHANGE STRUCTURE, METHOD OF FORMING A PHASE CHANGE LAYER, PHASE CHANGE MEMORY DEVICE AND METHOD OF MANUFACTURING A PHASE CHANGE MEMORY DEVICE}
본 발명은 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 매우 작은 사이즈의 미세 구조를 완전히 채우면서 요구되는 특성을 확보할 수 있는 상변화 물질층을 포함하는 상변화 구조물, 이와 같은 상변화 물질층의 형성 방법, 상기 상변화 구조물을 포함하는 상변화 메모리 장치 및 상기 상변화 메모리 장치의 제조 방법에 관한 것이다.
상변화 메모리(PRAM) 장치는 비휘발성 메모리 장치이지만 랜덤 액세스(random access)가 가능한 특성을 가지기 때문에 향후 가장 유망한 메모리 장치로서 평가되고 있다. 일반적으로 상변화 메모리 장치에 있어서, 상변화 물질층을 구성하는 칼코게나이드(chalcogenide) 화합물 내의 상전이(phase transition)를 이용하여 데이터를 기록하거나 기록된 데이터를 독취할 수 있다. 즉, 상기 칼코게나이드 화합물의 비정질 상태와 결정 상태 사이의 저항의 차이를 이용하여 데이터를 저장하거나 저장된 데이터를 읽을 수 있다. 예를 들면, 상기 상변화 메모리 장치는 인가된 펄스의 진폭과 길이에 따라 칼코게나이드 화합물로 이루어진 상변화 물질층의 가역적 상변화를 이용하여 데이터를 "0" 과 "1"의 상태로 저장할 수 있다. 따라서 상변화 물질층에서 발생하는 가역적인 상전이가 뚜렷하게 구분될수록 상변화 메모리 장치가 향상된 신뢰성을 가질 수 있다. 그러나 상변화 메모리 장치의 디자인 룰이 감소하는 경우, 보이드(void)나 심(seam)과 같은 결함을 발생시키지 않고 미세한 사이즈를 갖는 홀, 개구 또는 트렌치 등의 미세 구조 내에 상변화 물질층을 완전히 채우기는 실질적으로 어렵다. 상변화 메모리 장치가 고집적화 될수록 미세한 사이즈를 갖는 3차원적인 미세 구조 내에 상변화 물질층을 효과적으로 증착시키는 기술이 필수적이며, 이에 따라 우수한 스텝 커버리지(step coverage) 또는 갭 필(gap fill) 특성을 가지는 상변화 물질층을 형성하기 위한 기술의 개발이 매우 중요한 문제가 되고 있다.
본 발명의 일 목적은 요구되는 저항 마진과 유지 특성을 확보하면서 우수한 스텝 커버리지 또는 갭 필 특성을 가질 수 있는 상변화 물질층 패턴을 포함하는 상변화 구조물을 제공하는 것이다.
본 발명의 다른 목적은 요구되는 저항 마진과 유지 특성을 확보하면서 우수한 스텝 커버리지 또는 갭 필 특성을 가질 수 있는 상변화 물질층의 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 요구되는 저항 마진과 유지 특성을 확보하면서 우수한 스텝 커버리지 또는 갭 필 특성을 가지는 상변화 물질층 패턴 또는 상변화 구조물을 구비하는 상변화 메모리 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 요구되는 저항 마진과 유지 특성을 확보하면서 우수한 스텝 커버리지 또는 갭 필 특성을 가지는 상변화 물질층 패턴 또는 상변화 구조물을 구비하는 상변화 메모리 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 전술한 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 상변화 구조물은 제1 상변화 물질을 함유하는 제1 상변화 물질층 패턴과 상기 제1 상변화 물질과 상이한 조성을 가지는 제2 상변화 물질을 함유하는 제2 상변화 물질층 패턴을 포함한다. 상기 제1 상변화 물질층 패턴은 대상체 및/또는 절연 구조물에 형성된 홀, 개구, 트렌치 등의 미세 구조를 부분적으로 채울 수 있으며, 상기 제2 상변화 물질층 패턴은 상기 미세 구조의 나머지를 채울 수 있다.
예시적인 실시예들에 있어서, 상기 제2 상변화 물질은 적어도 하나의 구성 성분의 함량이 상기 제1 상변화 물질보다 실질적으로 클 수 있다. 예를 들면, 상기 제2 상변화 물질의 안티몬(Sb) 및 텔루르(Te) 중에서 적어도 하나의 함량이 상기 제1 상변화 물질의 안티몬 및 텔루르의 함량보다 실질적으로 많을 수 있다.
예시적인 실시예들에 있어서, 상기 제1 상변화 물질은 상전이를 일으킬 수 있으며, 상기 제2 상변화 물질에는 실질적으로 상전이가 일어나지 않을 수 있다.
예시적인 실시예들에 있어서, 상기 제1 상변화 물질층 패턴은 상기 제2 상변화 물질층은 패턴 보다 실질적으로 낮은 온도에서 형성될 수 있다. 예를 들면, 상기 제1 상변화 물질층 패턴은 상기 제1 상변화 물질의 녹는점의 약 60% 이하의 온도에서 형성될 수 있으며, 상기 제2 상변화 물질층은 상기 제2 상변화 물질의 녹는점의 약 60% 이상의 온도에서 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 및 제2 상변화 물질은 각기 14족 내지 16족에 속하는 원소들의 2성분계 화합물, 3성분계 화합물, 4성분계 화합물, 5성분계 화합물 등을 포함할 수 있다. 이 경우, 상기 제1 상변화 물질층 패턴 및 상기 제2 상변화 물질층 패턴 중에서 적어도 하나는 결정화 온도를 상승시키는 도펀트를 추가적으로 포함할 수 있다. 상기 도펀트의 함량은 상기 제1 상변화 물질 및 상기 제2 상변화 물질 중에서 적어도 하나의 전체 중량에 대하여 약 5 중량퍼센트 내지 약 30 중량퍼센트 정도가 될 수 있다. 예를 들면, 상기 도펀트는 인듐(In), 주석(Sn), 비스무트(Bi), 탄소(C), 질소(N), 산소(O), 붕소(B), 실리콘(Si), 게르마늄(Ge), 알루미늄(Al) 등을 포함할 수 있다. 또한, 상기 제1 및 제2 상변화 물질은 각기 칼코게나이드 화합물, 비칼코게나이드 화합물, 도펀트를 함유하는 칼코게나이드 화합물, 도펀트를 함유하는 비칼코게나이드 화합물 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 상변화 물질층 패턴과 상기 제2 상변화 물질층 패턴 사이의 두께 비는 약 1.0：약 1.3 내지 약 3.0 정도가 될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 상변화 물질층 패턴과 상기 제1 상변화 물질층 패턴은 일체로 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 상변화 구조물은 상기 미세 구조와 상기 제1 상변화 물질층 패턴 사이에 배치되는 웨팅막 패턴 및 시드막 패턴 중에서 적어도 하나를 추가적으로 포함할 수 있다. 예를 들면, 상기 웨팅막 패턴은 금속, 금속 질화물, 금속 산화물 등을 포함할 수 있으며, 상기 시드막 패턴은 금속, 금속 질화물, 금속 실리사이드, 금속 산화물 등을 포함할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 상변화 물질층의 형성 방법에 있어서, 대상체 상에 절연 구조물을 형성하한 후, 상기 절연 구조물에 상기 대상체를 노출시키는 미세 구조를 형성한다. 상기 미세 구조를 채우면서 상기 절연 구조물 상에 상변화 물질을 증착하여 적어도 하나의 상변화 물질층을 형성한다. 상기 적어도 하나의 상변화 물질층은 상기 상변화 물질의 녹는점의 약 60% 이상의 온도에서 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 적어도 하나의 상변화 물질층은 물리 기상 증착 공정을 이용하여 형성될 수 있다. 예를 들면, 상기 적어도 하나의 상변화 물질층은 스퍼터링 공정을 이용하여 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 적어도 하나의 상변화 물질층을 형성하는 과정에서 상기 상변화 물질에 도펀트를 첨가할 수 있다.
예시적인 실시예들에 있어서, 상기 적어도 하나의 상변화 물질층을 형성하기 전에, 상기 대상체, 상기 미세 구조의 측벽 및 상기 절연 구조물 상에 웨팅막 및 시드막 중에서 적어도 하나를 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 적어도 하나의 상변화 물질층을 형성하기 위하여 상기 미세 구조를 부분적으로 채우는 제1 상변화 물질층을 형성한 후, 상기 제1 상변화 물질층 상에 상기 미세 구조의 나머지를 채우는 제2 상변화 물질층을 형성할 수 있다. 상기 제1 상변화 물질층은 제1 온도에서 제1 상변화 물질을 증착하여 형성될 수 있으며, 상기 제2 상변화 물질층은 상기 제1 온도 보다 높은 제2 온도에서 제2 상변화 물질을 증착하여 형성될 수 있다. 예를 들면, 상기 제1 상변화 물질층은 상기 제1 상변화 물질의 녹는점의 약 60% 이하의 온도에서 형성될 수 있으며, 상기 제2 상변화 물질층은 상기 제2 상변화 물질의 녹는점의 약 60% 이상의 온도에서 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 상변화 물질층은 제1 물리 기상 증착 공정을 이용하여 형성될 수 있으며, 상기 제2 상변화 물질층은 제2 물리 기상 증착 공정을 이용하여 형성될 수 있다. 예를 들면, 상기 제1 및 제2 상변화 물질층은 각기 스퍼터링 공정을 이용하여 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 상변화 물질층과 상기 제2 상변화 물질층은 인-시튜로 수행되는 스퍼터링 공정을 이용하여 형성될 수 있다. 이 경우, 상기 제1 및 제2 상변화 물질층은 실질적으로 동일한 조성을 갖는 소스 타겟을 사용하여 형성될 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 상변화 메모리 장치는 콘택 영역을 갖는 기판, 상기 기판 상에 배치되고 상기 콘택 영역을 노출시키는 개구를 포함하는 절연층, 상기 개구 내에 배치되는 하부 전극, 상기 절연층 상에 배치되고 상기 하부 전극을 노출시키는 미세 구조를 포함하는 절연 구조물, 상기 미세 구조를 부분적으로 채우며 제1 상변화 물질을 포함하는 제1 상변화 물질층 패턴, 상기 미세 구조의 나머지를 채우며 상기 제1 상변화 물질과 상이한 조성을 가지는 제2 상변화 물질을 포함하는 제2 상변화 물질층 패턴, 그리고 상기 제2 상변화 물질층 패턴 상에 배치되는 상부 전극을 포함한다.
예시적인 실시예들에 있어서, 상기 상변화 메모리 장치는 상기 콘택 영역과 상기 하부 전극 사이에 배치되는 스위칭 소자를 추가적으로 포함할 수 있다. 예를 들면, 상기 스위칭 소자는 다이오드, 트랜지스터 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 하부 전극은 상기 개구를 부분적으로 채우는 실린더의 형상을 가질 수 있다. 이 경우, 상기 상변화 메모리 장치는 상기 개구 내의 상기 하부 전극 상에 배치되는 충진 부재를 추가적으로 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 상변화 물질의 적어도 하나의 구성 성분의 함량이 상기 제1 상변화 물질보다 실질적으로 클 수 있다.
예시적인 실시예들에 있어서, 상기 제1 상변화 물질층 패턴은 상기 하부 전극으로부터 인가되는 전류에 의해 상전이를 일으킬 수 있지만, 상기 제2 상변화 물질층 패턴은 실질적으로 상전이를 일으키지 않을 수 있다. 예를 들면, 상기 제1 상변화 물질층 패턴과 상기 제2 상변화 물질층 패턴 사이의 두께 비는 약 1.0：약 1.3 내지 약 3.0 정도가 될 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 상변화 메모리 장치의 제조 방법에 있어서, 콘택 영역을 갖는 기판 상에 상기 콘택 영역을 노출시키는 개구를 포함하는 절연층을 형성한다. 상기 개구 내에 하부 전극을 형성한 후, 상기 절연층 상에 상기 하부 전극을 노출시키는 미세 구조를 포함하는 절연 구조물을 형성한다. 상기 미세 구조를 채우면서 상기 절연 구조물 상에 상변화 물질을 상기 상변화 물질의 녹는점의 약 60% 이상의 온도에서 증착하여 적어도 하나의 상변화 물질층을 형성한다. 상기 적어도 하나의 상변화 물질층을 부분적으로 제거하여 상기 미세 구조 내에 적어도 하나의 상변화 물질층 패턴을 형성한 다음, 상기 적어도 하나의 상변화 물질층 패턴 상에 상부 전극을 형성한다.
예시적인 실시예들에 있어서, 상기 하부 전극을 형성하기 전에 상기 개구 내에 스위칭 소자를 추가적으로 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 적어도 하나의 상변화 물질층을 형성하기 전에, 상기 미세 구조의 측벽과 상기 하부 전극 상에 웨팅막 및 시드막 중에서 적어도 하나를 추가적으로 형성할 수 있다.
예시적인 실시예들에 따른 상기 적어도 하나의 상변화 물질층을 형성하는 과정에서, 제1 온도에서 제1 상변화 물질을 증착하여, 상기 미세 구조를 부분적으로 채우는 제1 상변화 물질층을 형성할 수 있다. 상기 제1 온도 보다 실질적으로 높은 제2 온도에서 제2 상변화 물질을 증착하여 상기 제1 상변화 물질층 상에 상기 미세 구조의 나머지를 채우는 제2 상변화 물질층을 형성할 수 있다. 예를 들면, 상기 제1 상변화 물질층은 상기 제1 상변화 물질의 녹는점의 약 60% 이하의 온도에서 형성될 수 있고, 상기 제2 상변화 물질층은 상기 제2 상변화 물질의 녹는점의 약 60% 이상의 온도에서 형성될 수 있다.
본 발명의 예시적인 실시예들에 따르면, 인-시튜 리플로우 메커니즘을 채용한 물리 기상 증착을 이용하여 미세한 사이즈의 홀, 개구, 트렌치 등과 같은 미세 구조를 결함이 없이 완전히 매립하는 상변화 물질층 패턴 및/또는 상변화 구조물을 형성할 수 있다. 이와 같은 상변화 물질층 패턴 및/또는 상변화 구조물을 상변화 메모리 장치에 적용할 때, 상기 상변화 메모리 장치는 데이터 유지 특성과 셋 상태와 리셋 상태의 저항 마진의 증가 등으로 향상된 동작 속도와 신뢰성을 가질 수 있다.
도 1 내지 도 3은 본 발명의 실시예들에 따른 상변화 물질층의 형성 방법을 설명하기 위한 단면도들이다.
도 4 내지 도 6은 본 발명의 다른 실시예들에 따른 상변화 물질층의 형성 방법을 설명하기 위한 단면도들이다.
도 7 및 도 8은 본 발명의 또 실시예들에 따른 상변화 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 9 내지 도 13은 본 발명의 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 14 내지 도 16은 본 발명의 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 17은 본 발명의 실시예들에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 18은 본 발명의 실시예들에 따른 광대역 이동 통신이 가능한 이동 통신 네트워크를 설명하기 위한 통신 시스템의 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 예시적인 실시예들에 따른 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면들에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 명세서에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것이며, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어"있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접촉되어 있을 수도 있지만, 중간에 또 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어"있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 수 있다.
본 명세서에서 사용되는 용어는 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지는 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 구성 요소도 서로 교호적으로 명명될 수 있다.
이하, 본 발명의 실시예들에 따른 상변화 물질층, 상변화 구조물 및 상변화 물질층의 형성 방법에 대하여 상세하게 설명한다.
본 발명의 실시예들에 따르면, 상기 상변화 물질층은 인-시튜 리플로우 메커니즘(in-situ reflow mechanism)을 이용하여 수득될 수 있다. 이와 같은 인-시튜 리플로우 메커니즘은 대상체 상에 형성되는 막 또는 층의 증착 온도가 높아짐에 따라 상기 막 또는 층을 구성하는 물질들의 표면 확산(surface diffusion)이 활발해지는 현상과 상기 막 또는 층의 물질이 그 표면적을 감소시켜 표면 에너지를 감소시키려는 구동력(driving force)을 가진다는 현상을 이용하는 것이다. 전술한 인-시튜 리플로우 메커니즘을 통해 수득되는 상변화 물질층은 요구되는 수준의 스텝 커버리지 또는 갭 필 특성을 확보할 수 있기 때문에, 상대적으로 깊은 깊이에 비하여 좁은 폭(즉, 큰 종횡비)을 가지는 3차원적인 미세 구조(minute structure)를 결함을 발생시키지 않고 효과적으로 매립할 수 있다. 즉, 상술한 인-시튜 리플로우 메커니즘을 이용할 경우, 상변화 물질층 내에 보이드(void), 심(seam), 오버 행(over hang) 등의 결함을 생성시키지 않고 미세한 콘택 홀, 비아 홀, 개구, 트렌치 등과 같은 미세 구조를 상변화 물질층으로 완전히 채울 수 있다.
본 발명의 실시예들에 따르면, 상기 상변화 물질층은 주기율표의 14족에 속하는 원소들, 15족에 속하는 원소들 및 16족에 속하는 원소들 가운데 적어도 2종 이상의 원소들을 포함하는 상변화 물질로 이루어질 수 있다. 예를 들면, 상기 상변화 물질은 상기 14족 내지 16족에 속하는 원소들의 2성분계(binary) 화합물, 3성분계(ternary) 화합물, 4성분계(quaternary) 화합물, 5성분계(quinary) 화합물 등을 포함할 수 있다. 여기서, 상기 14족에 속하는 원소들로는 게르마늄(Ge), 실리콘(Si), 주석(Sn), 납(Pb) 등을 들 수 있고, 상기 15족에 속하는 원소들로는 비소(As), 안티몬(Sb), 비스무트(Bi) 등을 들 수 있다. 또한, 상기 16족에 속하는 원소들로는 황(S), 셀레늄(Se), 텔루르(Te) 등을 들 수 있다.
본 발명의 실시예들에 있어서, 상기 상변화 물질은 칼코게나이드(chalcogenide) 화합물을 포함할 수 있다. 예를 들면, 상기 상변화 물질은 비소-황(As-S)의 화합물, 안티몬-게르마늄(Sb-Ge)의 화합물, 안티몬-셀레늄(Sb-Se)의 화합물, 안티몬-텔루르(Sb-Te)의 화합물 등을 포함하는 2성분계 칼코게나이드 화합물로 구성될 수 있다. 또는, 상기 상변화 물질은 게르마늄-안티몬-셀레늄(Ge-Sb-Se)의 화합물, 게르마늄-안티몬-텔루르(Ge-Sb-Te)의 화합물 등을 포함하는 3성분계 칼코게나이드 화합물로 이루어질 수 있다. 이 때, 비소-황의 화합물은 황 계열의 칼코게나이드 화합물로 분류될 수 있으며, 게르마늄-안티몬-셀레늄의 화합물 및 안티몬-셀레늄의 화합물은 셀레늄 계열의 칼코게나이드 화합물에 포함될 수 있다. 또한, 안티몬-텔루르의 화합물 및 게르마늄-안티몬-텔루르의 화합물은 텔루르 계열의 칼코게나이드 화합물로 구분될 수 있다.
본 발명의 다른 실시예들에 따르면, 상기 상변화 물질은 비칼코게나이드 화합물을 포함할 수 있다. 예를 들면, 상기 상변화 물질은 게르마늄-안티몬(Ge-Sb)의 화합물 등을 포함하는 비칼코게나이드 화합물로 이루어질 수도 있다.
본 발명의 또 다른 실시예들에 있어서, 상기 상변화 물질은 전술한 칼코게나이드 화합물 또는 비칼코게나이드 화합물에 도펀트(dopant)가 첨가된 조성을 가질 수 있다. 예를 들면, 상기 상변화 물질에 첨가되는 도펀트는 인듐(In), 주석(Sn), 비스무트(Bi), 탄소(C), 질소(N), 산소(O), 붕소(B), 실리콘(Si), 게르마늄(Ge), 알루미늄(Al) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 첨가될 수 있다. 상기 상변화 물질이 추가적인 도펀트를 포함할 경우, 상기 상변화 물질층의 결정화 온도를 상승시킬 수 있다. 예를 들면, 상기 상변화 물질에 포함되는 도펀트의 함량은 상기 상변화 물질층 전체 중량에 대하여 약 5 중량퍼센트(%) 내지 약 30 중량퍼센트 정도가 될 수 있다. 이 경우, 상기 상변화 물질층의 결정화 온도는 약 200℃ 이상이 될 수 있다. 이에 따라, 상기 상변화 물질층의 열화를 효율적으로 방지할 수 있다.
본 발명의 실시예들에 따르면, 상기 상변화 물질층은 물리 기상 증착(physical vapor deposition; PVD) 공정을 통해 형성될 수 있다. 예를 들면, 상기 상변화 물질층은 상변화 물질을 포함하는 타겟을 이용하는 스퍼터링(sputtering) 공정을 통해 수득될 수 있다.
도 1은 본 발명의 실시예들에 따른 상변화 물질층의 형성 방법을 성명하기 위한 단면도이다.
도 1을 참조하면, 먼저 대상체(10) 상에 절연 구조물(15)을 형성한다. 대상체(10)는 반도체 기판, 반도체층을 갖는 기판, 절연 기판, 금속 산화물 기판 등을 포함할 수 있다. 예를 들면, 대상체(10)는 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘-게르마늄(Si-Ge) 기판, SOI(silicon-on-insulator) 기판, GOI(germanium-on-insulator) 기판, 유리(glass) 기판, 석영(quartz) 기판, 절연 플라스틱(plastic) 기판, 알루미늄 산화물(AlOx) 기판, 티타늄 산화물(TiOx) 기판 등을 포함할 수 있다. 또한, 대상체(10)는 다양한 기판들 상에 형성된 도전성 패턴, 전극, 패드, 콘택, 도전 영역 등을 포함할 수 있다.
절연 구조물(15)은 산화물, 질화물 및/또는 산질화물을 포함할 수 있다. 예를 들면, 절연 구조물(15)은 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물로 이루어질 수 있다. 절연 구조물(15)을 구성하는 산화물은 BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass), USG(undoped silicate glass), SOG(spin on glass), FOX(flowable oxide), TEOS(tetraethyl orthosilicate), PE-TEOS(plasma enhanced-TEOS), TOSZ(Tonen Silazene), 고밀도 플라즈마-화학 기상 증착(high density plasma-chemical vapor deposition; HDP-CVD) 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 절연 구조물(15)은 산화막, 질화막 및 산질화막 중에서 적어도 하나를 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 다른 예시적인 실시예들에 따르면, 평탄화 공정을 통해 절연 구조물(15)이 평탄화 상면을 가질 수 있다. 예를 들면, 절연 구조물(15)의 상부를 화학 기계적 연마(CMP) 공정, 에치 백(etch back) 공정 등으로 평탄화시킬 수 있다.
본 발명의 실시예들에 있어서, 대상체(10) 상에는 하부 구조물이 배치될 수 있다. 이러한 하부 구조물은 도전 영역, 도전 패턴, 절연 패턴, 스위칭(switching) 소자 등을 구비할 수 있다. 예를 들면, 상기 도전 영역은 불순물 영역, 확산 영역 들을 포함할 수 있으며, 상기 스위칭 소자는 다이오드(diode), 트랜지스터(transistor) 등을 포함할 수 있다. 이 때, 절연 구조물(15)은 상기 하부 구조물을 충분히 덮으면서 대상체(10) 상에 형성될 수 있다.
절연 구조물(20)을 식각하여 절연 구조물(20)을 관통하여 대상체(10)를 부분적으로 노출시키는 미세 구조(20)를 형성한다. 미세 구조(20)는 매우 작은 사이즈를 갖는 콘택 홀, 비아 홀, 개구, 트렌치 등을 포함할 수 있다. 미세 구조(20)는 대상체(10) 및/또는 상기 하부 구조물의 적어도 일부를 노출시킬 수 있다. 예를 들면, 미세 구조(20)는 상기 도전 영역, 상기 도전 패턴, 상기 스위칭 소자 등을 노출시킬 수 있다. 이러한 미세 구조(20)는 절연 구조물(15)을 부분적으로 식각하여 형성될 수 있다. 예를 들면, 사진 식각 공정을 이용하여 절연 구조물(15)을 부분적으로 제거하여 절연 구조물(15)을 관통하는 미세 구조(20)를 형성할 수 있다. 다른 예시적인 실시예들에 따르면, 절연 구조물(15) 상에 하드 마스크(도시되지 않음)를 형성한 후, 이러한 하드 마스크를 식각 마스크로 이용하여 절연 구조물(15)의 일부를 식각함으로써, 절연 구조물(15)에 미세 구조(20)를 형성할 수도 있다. 이 경우, 상기 하드 마스크는 절연 구조물(15)에 대하여 식각 선택비를 가지는 물질을 사용하여 형성할 수 있다.
본 발명의 실시예들에 있어서, 미세 구조(20)는 상부 폭에 비하여 실질적으로 작은 하부 폭을 가질 수 있다. 즉, 미세 구조(20)는 대상체(10)에 대하여 소정의 각도로 경사진 측벽을 가질 수 있다. 예를 들면, 미세 구조(20)는 실질적으로 하부 폭 보다 넓은 상부 폭을 가질 수 있다. 이와는 달리, 미세 구조(20)는 대상체(10)에 대하여 실질적으로 수직한 측벽을 가질 수도 있다.
도 2를 참조하면, 미세 구조(20)를 채우면서 절연 구조물(15) 상에 상변화 물질층(25)을 형성한다. 상변화 물질층(25)은 상술한 14족 내지 16족에 속하는 원소들의 2성분계 화합물, 3성분계 화합물, 4성분계 화합물, 5성분계 화합물 등을 포함하는 상변화 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상변화 물질층(25)은 상기 칼코게나이드 화합물, 상기 비칼코게나이드 화합물 등을 포함하는 상변화 물질을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상변화 물질층(25)은 상기 도펀트를 포함하는 칼코게나이드 화합물 또는 상기 도펀트를 포함하는 비칼코게나이드 화합물을 포함하는 상변화 물질을 사용하여 형성될 수도 있다.
본 발명의 실시예들에 따르면, 상변화 물질층(25)은 전술한 인-시튜 리플로우 메커니즘을 채용한 물리 기상 증착 공정을 통해 형성될 수 있다. 예를 들면, 상변화 물질층(25)은 상기 상변화 물질의 녹는점의 약 60% 이상의 상대적으로 높은 온도에서 수행되는 스퍼터링 공정을 통해 수득될 수 있다. 이에 따라, 상변화 물질층(25)은 그 내부에 보이드나 심 등과 같은 결함을 발생시키지 않으면서 미세 구조(20)를 완전히 매립할 수 있다. 또한, 상술한 인-시튜 리플로우 메커니즘을 이용하여 상변화 물질층(25)을 형성할 경우, 상변화 물질층(25)을 구성하는 물질들의 표현 확산의 증가 경향과 표면 에너지의 감소 경향으로 인하여, 상변화 물질층(25)은 미세 구조(20) 내에서 오버 행(over hang)이 감소되면서 실질적으로 타원형인 반구의 형상, 실질적으로 원형인 반구의 형상, 실질적으로 돔(dome)의 형상 등을 가지면서 절연 구조물(15) 상으로 돌출될 수 있다. 예를 들면, 이러한 구조를 가지는 상변화 물질층(25)은, 상변화 물질층(25)을 형성하기 위한 공정의 공정 온도를 증가시키고 인가되는 파워를 감소시켜 수득될 수 있다.
통상적으로 물리 기상 증착 공정을 통해 수득되는 막이나 층은 화학 기상 증착(CVD) 공정을 이용하여 형성되는 막이나 층에 비하여 실질적으로 우수한 스텝 커버리지를 가지기는 어렵다. 따라서 물리 기상 증착 공정을 통해 막 또는 층을 형성할 경우에는, 미세한 폭을 가지는 비아 홀, 콘택 홀, 개구, 트렌치 등과 같은 단차를 포함하는 미세 구조를 상변화 물질층 내부에 보이드 또는 심을 생성시키지 않고 완전히 매립하기 어렵다. 이에 비하여, 물리 기상 증착 공정을 통해 수득되는 막이나 층은 화학 기상 증착 공정을 이용하여 형성되는 막이나 층에 비하여 순도, 밀도 등의 특성이 우수한 장점을 가진다. 화학 기상 증착 공정에 있어서는 막이나 층을 구성할 수 있는 물질들 사이의 화학적 반응을 이용하여 막이나 층을 형성하지만, 물리 기상 증착 공정에서는 소스 타겟(source target)으로부터 물질을 직접 분리하여 막 또는 층을 형성하기 때문에 물리 기상 증착 공정을 통해서는 대체적으로 상대적으로 순도가 높고 치밀한 구조를 가지는 막 또는 층을 형성할 수 있다. 따라서 물리 기상 증착을 통해 형성되는 상변화 물질층은 인가되는 전류에 따라 용이하게 상전이를 일으킬 수 있으며, 발생된 상전이를 상대적으로 오래 유지할 수 있다. 즉, 예시적인 실시예들에 따라 상기 인-시튜 리플로우 메커니즘을 적용한 물리 기상 증착 공정을 통해 상변화 물질층(25)을 형성하는 경우에는, 상변화 물질층(25)이 높은 순도와 치밀한 구조를 가지면서도 결함을 발생시키지 않고 미세 구조(20)를 충분하게 매립할 수 있다.
본 발명의 실시예들에 있어서, 스퍼터링 공정을 이용하여 미세 구조(20)를 충분하게 매립하면서 절연 구조물(15) 상에 상변화 물질층(25)을 형성할 수 있다. 상기 스퍼터링 공정에 있어서, 상변화 물질층(25)을 구성하는 상변화 물질을 함유하는 적어도 하나의 소스 타겟과 대상체(10)를 챔버 내에 배치할 수 있다. 이 때, 상기 적어도 하나의 소스 타겟은 대상체(10)와 실질적으로 마주보도록 배치될 수 있다. 절연 구조물(15)이 형성된 대상체(10)는 상기 증착 챔버 내에 설치된 정전척(electrostatic chuck)과 같은 지지 부재 상에 위치할 수 있다. 상기 챔버 내부는 진공에 가까울 정도의 매우 낮은 베이스 압력으로 유지될 수 있다. 예를 들면, 상기 챔버는 약 10-8 Torr 정도의 낮은 베이스 압력으로 유지될 수 있다. 상기 챔버 내로 스퍼터링 가스로서 아르곤(Ar), 헬륨(He) 등을 포함하는 불활성 가스가 제공될 수 있다. 이러한 불활성 가스의 공급에 의해 상기 챔버 내의 압력이 변화될 수 있다. 상기 적어도 하나의 소스 타겟을 전기적으로 바이어스시킴에 의해 스퍼터링 가스로 제공되는 상기 불활성 가스가 플라즈마 상태로 방출된다. 이에 따라, 포지티브(+) 전하를 띄는 불활성 가스의 이온들이 네거티브(-)로 바이어스된 소스 타겟으로 끌어 당겨지며, 이로부터 상기 소스 타겟에 포함된 물질들이 미세 구조(20)가 형성된 대상체(10) 상으로 스퍼터링되어 상변화 물질층(25)이 형성될 수 있다.
대상체(10) 상에 상변화 물질층(25)을 형성하기 위한 스퍼터링 공정에 있어서, 상변화 물질층(25)의 상기 상변화 물질의 결정 입자들의 성장을 억제하여 상변화 물질층(25)의 결정화 온도를 향상시킬 수 있다. 예를 들면, 상변화 물질층(25)의 결정화 온도를 약 200℃ 이상이 되도록 상기 소스 타겟의 조성을 조절하거나, 상변화 물질층(25)에 도펀트를 추가할 수 있다. 예시적인 실시예들에 있어서, 상변화 물질층(25)을 구성하는 칼코게나이드 화합물 또는 비칼코게나이드 화합물의 성분 원소들의 함량들을 적절하게 조절함으로써, 상변화 물질층(25)의 결정화 온도를 제어할 수 있다. 다른 예시적인 실시예들에 따르면, 도펀트를 소스 타겟에 첨가하거나, 스퍼터링 공정 동안 상기 챔버 내로 도펀트 가스를 제공하여 상변화 물질층(25)의 결정화 온도를 향상시킬 수 있다. 또 다른 예시적인 실시예들에 따르면, 도펀트를 함유하는 소스 타겟을 사용하면서, 상기 챔버 내에 도펀트 가스를 추가적으로 제공함으로써, 상변화 물질층(25)의 결정화 온도를 조절할 수도 있다.
전술한 바와 같이, 상변화 물질층(25)의 결정화 온도의 조절에 따라 상변화 물질층(25) 내의 결정 입자들의 성장을 억제함으로써, 미세 구조(20) 내에 위치하는 상변화 물질층(25)에 오버 행을 생성시키지 않으면서 미세 구조(20)를 상변화 물질층(25)으로 보다 완전하게 채울 수 있다. 이 경우, 상변화 물질층(25) 내의 성장이 억제된 결정 입자들의 크기는 미세 구조(20)의 상부 폭과 실질적으로 동일하거나 실질적으로 작을 수 있다. 예를 들면, 상변화 물질층(25)의 상변화 물질 내의 구성 성분들의 결정 입자 사이즈를 약 30nm 이하로 제어할 수 있다.
본 발명의 실시예들에 있어서, 상변화 물질층(25)을 형성하기 위한 물리 기상 증착 공정의 공정 온도는 상변화 물질층(25)의 상변화 물질의 녹는점(melting point)의 약 60％ 이상이 될 수 있다. 예를 들면, 미세 구조(20)가 형성된 대상체(10)를 상술한 칼코게나이드 화합물 또는 비칼코게나이드 화합물의 녹는점의 약 60％ 정도의 온도로 유지하면서, 대상체(10) 상에 상변화 물질층(25)을 형성할 수 있다. 예를 들면, 상변화 물질층(25)을 형성하기 위한 물리 기상 증착 공정의 공정 온도는 상변화 물질층(25)의 상변화 물질의 녹는점의 약 60％ 내지 약 100％ 정도의 범위에서 변화될 수 있다. 종래의 상변화 물질층을 형성하기 위한 공정의 공정 온도에 비하여 본 발명의 실시예들에 따른 상변화 물질층(25)을 형성하기 위한 공정의 공정 온도가 높기 때문에, 상변화 물질의 표면 확산이 보다 활성화되어 상변화 물질층(25)이 개선된 스텝 커버리지 또는 갭 필 특성을 가질 수 있다.
상술한 스퍼터링 공정을 통해 상변화 물질층(25)을 형성할 경우, 상변화 물질층(25)이 형성되는 대상체(10)의 온도는 상기 소스 타겟으로부터 방출되는 열에 의해서 조절될 수 있다. 이와 달리, 대상체(10)가 배치된 상기 지지 부재의 온도를 조절하여 대상체(10)의 온도를 조절할 수도 있다. 또한, 추가적인 가열 수단 등을 통해 상기 챔버 내부의 온도를 조절하여 상기 상변화 물질의 녹는점의 약 60％ 이상의 온도에서 상기 상변화 물질의 구성 성분들이 대상체(10)에 도달되게 할 수도 있다.
본 발명의 실시예들에 따르면, 상변화 물질층(25)을 형성하기 위한 공정의 공정 온도를 상변화 물질의 녹는점의 약 60％ 이상의 온도로 유지하면서, 미세 구조(20)가 형성된 절연 구조물(15) 상에 상변화 물질층(25)을 형성할 경우에는, 상변화 물질층(25)의 상변화 물질의 표면 확산의 증가 및/또는 표면적의 감소에 따라, 보이드, 심, 오버 행 등의 결함을 발생시키지 않고 상변화 물질층(25)이 미세 구조(20)를 충분하게 채울 수 있다. 이 때, 상변화 물질층(25)의 상부는 실질적으로 원형, 실질적으로 타원형, 실질적으로 돔형 등의 구조를 가지면서 절연 구조물(15) 상으로 돌출될 수 있다.
본 발명의 실시예들에 있어서, 상변화 물질층(25)은 약 1Å/sec 내지 약 50Å/sec 정도의 증착 속도로 형성될 수 있다. 예시적인 실시예들에 있어서, 상변화 물질층(25)의 증착 속도는 약 5Å/sec 이하일 수 있다. 상변화 물질층(25)의 증착 속도가 상대적으로 클 경우에는, 상변화 물질의 표면 확산이 충분히 일어나지 않음으로써, 미세 구조(20) 내에서 상변화 물질층(25)에 보이드 또는 심이 생성될 수 있다. 이에 비하여, 약 5Å/sec 이하의 증착 속도로 상변화 물질층(25)을 형성하는 경우, 증착되는 상변화 물질의 표면 확산이 충분히 일어날 수 있기 때문에 미세 구조(20)의 바닥부터 상변화 물질의 증착이 효과적으로 수행되어 미세 구조(20) 내에서 상변화 물질층(25)의 오버 행을 생성시키지 않으면서 상변화 물질층(25)이 미세 구조(20)를 완전히 매립시킬 수 있다.
본 발명의 실시예들에 따르면, 상변화 물질층(25)을 형성하기 위한 공정에서 인가되는 파워는 약 0.1W/㎠ 내지 약 5W/㎠ 이하일 수 있다. 상기 공정 동안 인가되는 파워가 약 0.1W/㎠ 보다 작은 경우에는, 상변화 물질의 증착 속도가 상당히 감소하거나 상변화 물질의 증착을 위한 플라즈마의 생성이 어려울 수 있다. 또한, 상기 공정에서 인가되는 파워가 약 5W/㎠ 보다 클 경우, 상변화 물질의 표면 확산을 충분하게 유도하기 어려울 수 있다. 종래의 상변화 물질층을 형성하기 위한 공정에서 인가되는 파워에 비하여, 본 발명의 실시예들에 따른 공정에서 인가되는 파워가 상대적으로 낮기 때문에, 상변화 물질을 표면 확산을 충분하게 유도하여 미세 구조(20) 내에 오버 행, 보이드, 심 등의 결함이 없는 상변화 물질층(25)을 형성할 수 있다.
본 발명의 실시예들에 있어서, 상변화 물질층(25)을 형성하기 위한 공정 동안 상기 챔버 내부의 압력은 약 0.05mTorr 내지 약 10mTorr 정도로 상대적으로 낮게 유지될 수 있다. 상기 챔버 내의 압력이 약 0.05mTorr 보다 작은 경우, 상기 상변화 물질의 증착을 위한 플라즈마의 생성이 어려워지거나 생성된 플라즈마가 불안정해 질 수 있다. 한편, 상기 챔버 내의 압력이 약 10mTorr 보다 클 경우에는, 상기 소스 타겟으로부터 방출되는 상기 상변화 물질의 구성 성분들의 직진성이 저하되어 미세 구조(20) 내에 위치하는 상변화 물질층(25)에 결함이 발생될 수 있다.
본 발명의 실시예들에 따르면, 상변화 물질층(25)을 형성하기 위한 스퍼터링 공정 동안, 상기 소스 타겟과 대상체(10) 사이의 거리는 약 50㎜ 내지 약 500mm 정도로 유지될 수 있다. 상기 소스 타겟과 대상체(10) 사이의 거리가 약 50㎜ 보다 작을 경우에는, 상기 소스 타겟으로부터 방출되는 상변화 물질의 성분 입자들의 직진성이 저하되어 미세 구조(20) 내에 형성되는 상변화 물질층(25)에 보이드 또는 심이 생성될 수 있다. 또한, 상기 소스 타겟과 대상체(10) 사이의 거리가 약 500㎜ 보다 클 경우, 상기 상변화 물질의 증착을 위한 플라즈마의 생성이 어렵거나 생성된 플라즈마가 불안정해질 수 있다.
본 발명의 다른 실시예들에 있어서, 상기 챔버의 측부에 마그네트론이 추가적으로 배치됨으로써, 상기 소스 타겟으로부터 대상체(10)를 향하는 상기 상변화 물질 입자들의 직진성을 보다 향상시킬 수 있다. 이에 따라, 미세 구조(20)를 갖는 대상체(10) 상에 전체적으로 균일하게 상변화 물질층(25)을 형성할 수 있다.
도 3을 참조하면, 미세 구조(20)를 완전히 채우면서 절연 구조물(15) 상에 상변화 물질층(25)을 형성한 다음, 절연 구조물(15)이 노출될 때까지 상변화 물질층(25)을 부분적으로 제거한다. 이에 따라, 미세 구조(20) 내에 매립되는 상변화 물질층 패턴(30)을 포함하는 상변화 구조물이 형성된다. 예를 들면, 상변화 물질층(25)은 화학 기계적 연마(CMP) 공정 및/또는 에치 백 공정을 이용하여 절연 구조물(15)이 노출될 때까지 부분적으로 제거될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 상변화 구조물은 후술하는 바와 같이 상변화 물질층 패턴(30)이외에도 추가적인 물질층 패턴을 포함할 수도 있다.
이하, 본 발명의 실험예들 및 비교예들에 따른 상변화 물질층들에 대하여 설명한다.
실험예 1
대상체에 라인 형상을 갖는 트렌치를 형성하였다. 상기 트렌치의 깊이는 약 1,200Å 정도였고, 상기 트렌치의 하부 폭은 약 300Å 정도였으며, 상기 트렌치의 상부 폭은 약 700Å 정도였다. 상기 트렌치를 채우는 상변화 물질층을 형성하기 위하여, 질소(N), 게르마늄(Ge), 안티몬(Sb) 및 텔루르(Te)를 포함하는 소스 타겟을 사용하였다. 상기 소스 타겟 내의 질소의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였고, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였으며, 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 또한, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 소스 타겟의 녹는점인 약 600℃의 약 65％ 정도의 온도에서 상기 상변화 물질층을 형성하였다. 상기 상변화 물질층을 형성하는 동안, 상기 소스 타겟에 약 100W 내지 약 5kW 정도의 바이어스 파워를 인가하였다. 이 때, 챔버 내의 상변화 물질층 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 심, 보이드, 오버 행등의 결함이 없이 상기 트렌치를 상기 상변화 물질층으로 완전히 채울 수 있었다.
실험예 2
대상체에 라인 형상을 갖는 트렌치를 형성하였다. 상기 트렌치는 약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭으로 형성되었다. 상변화 물질층을 형성하기 위하여, 산소(O), 게르마늄(Ge), 안티몬(Sb) 및 텔루르(Te)를 포함하는 소스 타겟을 사용하였다. 상기 소스 타겟 내의 산소의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였고, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였으며, 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 또한, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하기 위한 공정 압력을 약 0.05mTorr 내지 약 10mTorr 정도로 유지하면서, 상기 소스 타겟의 녹는점인 약 610℃의 약 65％ 정도의 온도에서, 상기 소스 타겟에 약 100W 내지 약 5kW 정도의 바이어스 파워를 인가하여 상기 상변화 물질층을 형성하였다. 상기 트렌치 내에 형성된 상기 상변화 물질층 내에는 심, 보이드, 오버 행 들의 결함이 발생되지 않았다.
실험예 3
대상체에 약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 갖는 트렌치를 형성하였다. 붕소(B), 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하여 상기 트렌치를 채우는 상변화 물질층을 형성하였다. 상기 소스 타겟에 있어서, 붕소의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였고, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 또한, 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였고, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층의 형성 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 590℃의 약 65％ 정도였고, 상기 소스 타겟에 인가되는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 라인 형상을 갖는 상기 트렌치 내에 결함을 발생시키지 않고 상기 상변화 물질층을 형성할 수 있었다.
실험예 4
대상체에 약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 갖는 라인 형상의 트렌치를 형성하였다. 상변화 물질층을 형성하기 위하여, 실리콘, 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하였다. 상기 소스 타겟에 있어서, 실리콘의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였으며, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 또한, 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였고, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 620℃의 약 65％ 정도였고, 상기 소스 타겟에 가해지는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 결함을 발생시키지 않고 상변화 물질층을 상기 트렌치 내에 완전하게 매립할 수 있었다.
실험예 5
대상체에 약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 가지는 트렌치를 형성하였다. 상변화 물질층을 형성하기 위하여, 철(Fe), 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하였다. 상기 소스 타겟에 있어서, 철의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였고, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 또한, 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였으며, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 610℃의 약 65％ 정도였고, 상기 소스 타겟에 가해지는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 상기 트렌치 내에 결함이 없는 상변화 물질층을 형성할 수 있었다.
실험예 6
대상체에 약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 가지는 라인 형상의 트렌치를 형성하였다. 상변화 물질층을 형성하기 위하여, 탄소, 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하였다. 상기 소스 타겟에 있어서, 탄소의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였으며, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 또한, 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였고, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 605℃의 약 65％ 정도였고, 상기 소스 타겟에 인가되는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 상기 트렌치를 완전히 채우면서 결함이 없는 상변화 물질층을 수득할 수 있었다.
실험예 7
대상체에 약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 가지는 트렌치를 형성하였다. 상변화 물질층을 형성하기 위하여, 알루미늄(Al), 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하였다. 상기 소스 타겟에 있어서, 알루미늄의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였고, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 또한, 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였으며, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 615℃의 약 65％ 정도였고, 상기 소스 타겟에 인가되는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 결함을 발생시키지 않으면서 상기 트렌치 내에 상변화 물질층을 형성할 수 있었다.
실험예 8
대상체에 약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 갖는 트렌치를 형성하였다. 상변화 물질층을 형성하기 위하여, 비스무트(Bi), 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하였다. 상기 소스 타겟에 있어서, 비스무트의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였으며, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였고, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 585℃의 약 65％ 정도였고, 상기 소스 타겟에 가해지는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 상기 트렌치 내에 결함이 없는 상변화 물질층을 형성할 수 있었다.
실험예 9
대상체에 약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 가지는 트렌치를 형성하였다. 상변화 물질층을 형성하기 위하여, 인듐(In), 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하였다. 상기 소스 타겟에 있어서, 인듐의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였으며, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였고, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 580℃의 약 65％ 정도였고, 상기 소스 타겟에 가해지는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 상기 트렌치를 충분하게 채우면서 결합을 갖지 않는 상변화 물질층을 수득할 수 있었다.
본 발명의 실험예들에 따르면, 게르마늄, 안티몬, 텔루르 등을 포함하는 상변화 물질과 질소, 붕소, 산소, 실리콘, 철, 알루미늄, 탄소 등의 도펀트를 함유하는 소스 타겟들을 사용하여, 상대적으로 높은 온도에서 상대적으로 낮은 파워를 인가하면서 상변화 물질층들을 형성할 경우, 상기 상변화 물질층들에 보이드, 심, 오버 행 등의 결함을 발생시키지 않으면서 큰 종횡비를 갖는 트렌치들을 완전히 채울 수 있다.
비교예 1
약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 갖는 라인 형상의 트렌치를 대상체에 형성하였다. 인듐(In), 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하여 상변화 물질층을 형성하였다. 상기 소스 타겟에 있어서, 인듐의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였고, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였으며, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 580℃의 약 55％ 정도였으며, 상기 소스 타겟에 가해지는 바이어스 파워는 약 100W 내지 약 5kW 정도였고, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 상기 트렌치의 측벽 부위에서 상기 상변화 물질층에 오버 행이 생성되었으며, 상기 트렌치의 내의 상기 상변화 물질층에 보이드와 같은 결함이 발견되었다.
비교예 2
약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 갖는 라인 형상의 트렌치를 대상체에 형성하였다. 붕소, 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하여 상변화 물질층을 형성하였다. 상기 소스 타겟에 있어서, 붕소의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였고, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였으며, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 590℃의 약 55％ 정도였고, 상기 소스 타겟에 인가되는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 상기 상변화 물질층에는 상기 트렌치 측벽 부위에 생성된 오버 행, 상기 트렌치의 내에 형성된 보이드 등의 결함이 발생되었다.
비교예 3
약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 갖는 라인 형상의 트렌치를 대상체에 형성하였다. 질소, 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하여 상변화 물질층을 형성하였다. 상기 소스 타겟에 있어서, 질소의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였으며, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였고, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 600℃의 약 55％ 정도였고, 상기 소스 타겟에 가해지는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 상기 트렌치 측벽 부위의 오버 행, 상기 트렌치 내의 보이드 등과 같은 결함이 상기 상변화 물질층에 발생하였다.
비교예 4
약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 갖는 라인 형상의 트렌치를 대상체에 형성하였다. 산소, 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하여 상변화 물질층을 형성하였다. 상기 소스 타겟에 있어서, 산소의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였으며, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였고, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 610℃의 약 55％ 정도였고, 상기 소스 타겟에 인가되는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 상기 트렌치 내에 위치하는 상기 상변화 물질층에 보이드가 생성되는 한편, 상기 트렌치 측벽 부위의 상기 상변화 물질층에 오버 행이 형성되었다.
비교예 5
약 1,200Å 정도의 깊이, 하부 폭은 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 갖는 라인 형상의 트렌치를 대상체에 형성하였다. 실리콘, 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하여 상변화 물질층을 형성하였다. 상기 소스 타겟에 있어서, 실리콘의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였고, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였으며, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 620℃의 약 55％ 정도였고, 상기 소스 타겟에 가해지는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 상기 트렌치의 측벽 부위 및 내부에서 각기 오버 행 및 보이드 등과 같은 결함이 상기 상변화 물질층에 발생되었다.
비교예 6
약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 갖는 라인 형상의 트렌치를 대상체에 형성하였다. 탄소, 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하여 상변화 물질층을 형성하였다. 상기 소스 타겟에 있어서, 탄소의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였고, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였으며, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 605℃의 약 55％ 정도였고, 상기 소스 타겟에 가해지는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 상기 상변화 물질층에 있어서, 상기 트렌치의 측벽 부위에는 오버 행이 형성되었으며, 상기 트렌치 내에 보이드, 심 등이 발생하였다.
비교예 7
약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 갖는 라인 형상의 트렌치를 대상체에 형성하였다. 철, 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하여 상변화 물질층을 형성하였다. 상기 소스 타겟에 있어서, 철의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였고, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였으며, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 610℃의 약 55％ 정도였고, 상기 소스 타겟에 인가되는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 이상 약 10mTorr 정도였다. 상기 트렌치 측벽에 위치하는 상기 상변화 물질층 오버 행이 생성되었으며, 상기 트렌치 내에 형성된 상기 상변화 물질층에 보이드, 심 등이 발생하였다.
비교예 8
약 1,200Å 정도의 깊이, 약 300Å 정도의 하부 폭 및 약 700Å 정도의 상부 폭을 갖는 라인 형상의 트렌치를 대상체에 형성하였다. 알루미늄, 게르마늄, 안티몬 및 텔루르를 포함하는 소스 타겟을 사용하여 상변화 물질층을 형성하였다. 상기 소스 타겟에 있어서, 알루미늄의 함량은 약 5 중량％ 내지 약 30 중량％ 정도였고, 게르마늄의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였다. 안티몬의 함량은 약 15 중량％ 내지 약 30 중량％ 정도였으며, 텔루르의 함량은 약 45 중량％ 내지 약 65 중량％ 정도였다.
상기 상변화 물질층을 형성하는 공정에 있어서, 공정 온도는 상기 소스 타겟의 녹는점인 약 615℃의 약 55％ 정도였고, 상기 소스 타겟에 가해지는 바이어스 파워는 약 100W 내지 약 5kW 정도였으며, 공정 압력은 약 0.05mTorr 내지 약 10mTorr 정도였다. 상기 상변화 물질층에는 상기 트렌치의 측벽에 인접하는 오버 행, 상기 트렌치 내에 생성된 보이드 등의 결함이 발생되었다.
전술한 비교예 1 내지 비교예 8에 따르면, 상대적으로 낮은 온도에서 큰 종횡비를 갖는 트렌치들 내에 상변화 물질층들을 형성하는 경우에는, 상기 상변화 물질층들에 오버 행, 보이드, 심 등의 결함들이 발생되기 쉬움을 알 수 있다.
도 4 내지 도 6은 본 발명의 다른 실시예들에 따른 상변화 물질층을 형성하는 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 대상체(50) 상에 절연 구조물(55)을 형성한 후, 절연 구조물(55)을 부분적으로 식각하여 대상체(50)의 일부를 노출시키는 미세 구조(60)를 형성한다.
대상체(50)는 반도체 기판, 반도체층을 갖는 기판, 절연 기판, 금속 산화물 기판 등의 다양한 기판들을 포함할 수 있다. 또한, 대상체(50)는 다양한 기판들 상에 형성된 도전성 패턴, 전극, 패드, 콘택 등을 포함할 수 있다. 절연 구조물(55)은 산화물, 질화물 및/또는 산질화물을 포함할 수 있다. 예를 들면, 절연 구조물(55)은 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 사용하여 형성될 수 있다. 절연 구조물(55)은 산화막, 질화막 및/또는 산질화막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
본 발명의 실시예들에 있어서, 미세 구조(60)는 미세한 콘택 홀, 비아 홀, 개구, 트렌치 등을 포함할 수 있다. 미세 구조(60)는 대상체(50)의 적어도 일부를 노출시킬 수 있다. 또한, 미세 구조(60)는 대상체(50) 상에 형성된 도전 영역, 도전 패턴, 스위칭 소자 등을 노출시킬 수 있다.
다시 도 4를 참조하면, 절연 구조물(55) 상에 미세 구조(60)를 부분적으로 채우는 제1 상변화 물질층(65)을 형성한다. 제1 상변화 물질층(65)은 상술한 칼코게나이드 화합물, 비칼코게나이드 화합물, 도펀트를 포함하는 칼코게나이드 화합물, 도펀트를 포함하는 비칼코게나이드 화합물 등을 포함하는 제1 상변화 물질을 사용하여 형성될 수 있다.
본 발명의 실시예들에 있어서, 제1 상변화 물질층(65)은 전술한 인-시튜 리플로우 메커니즘을 이용하지 않는 제1 물리 기상 증착 공정을 이용하여 형성될 수 있다. 이 경우, 상기 제1 물리 기상 증착 공정은 상기 제1 상변화 물질의 녹는점의 약 60% 이하의 상대적으로 낮은 제1 온도에서 수행될 수 있다. 예를 들면, 제1 상변화 물질층(65)은 상대적으로 낮은 제1 온도에서 수행되는 스퍼터링 공정을 통해 대상체(50) 및 절연 구조물(55) 상에 형성될 수 있다. 이 경우, 제1 상변화 물질층(65)은 미세 구조(60)의 깊이의 약 1/3 정도에 해당되는 두께로 형성될 수 있다. 즉, 제1 상변화 물질층(65)은 미세 구조(60)의 저면으로부터 미세 구조(60)의 깊이의 약 1/3 정도까지 채울 수 있다.
제1 상변화 물질층(65)이 상기 제1 물리 기상 증착 공정을 이용하여 형성되는 경우, 상기 제1 상변화 물질의 표면 확산이 상대적으로 활발하게 일어나지 않을 수 있다. 따라서 절연 구조물(55) 상의 제1 상변화 물질층(65)은 실질적으로 반구형 또는 돔형 보다 곡률 반경이 큰 라운드진(rounded) 상부를 가질 수 있다. 이러한 제1 상변화 물질층(65)을 상변화 메모리 장치에 적용할 경우, 제1 상변화 물질층(65)은 인가되는 전류에 의해 상전이를 일으키는 PV(programmable volume) 영역에 해당될 수 있다. 예를 들면, 하부의 콘택, 패드 또는 전극으로부터 제1 상변화 물질층(65)에 전류가 인가되는 경우에, 제1 상변화 물질층(65)의 제1 상변화 물질이 상대적으로 용이하게 상전이를 일으킬 수 있다.
본 발명의 실시예들에 따르면, 전술한 바와 같이 상기 제1 상변화 물질의 인-시튜 리플로우가 실질적으로 일어나기 어려운 상대적으로 낮은 상기 제1 온도에서 제1 상변화 물질층(65)을 형성하는 경우에도, 제1 상변화 물질층(65)이 미세 구조(60)를 부분적으로 채우기 때문에 미세 구조(60) 내에 위치하는 제1 상변화 물질막(65)에 실질적으로 보이드, 심 등의 결함이 발생되지는 않는다.
도 5를 참조하면, 제1 상변화 물질층(65) 상에 미세 구조(60)를 완전히 채우면서 제2 상변화 물질층(70)을 형성한다. 제2 상변화 물질층(70)은 인-시튜 리플로우 메커니즘을 적용되어 상대적으로 높은 제2 온도에서 수행되는 제2 물리 기상 증착 공정을 통해 수득될 수 있다. 이 때, 제2 상변화 물질층(70)은 제1 상변화 물질층(65)과 일체로 형성될 수 있다. 제2 상변화 물질층(70)은 전술한 칼코게나이드 화합물, 비칼코게나이드 화합물, 도펀트를 포함하는 칼코게나이드 화합물, 도펀트를 포함하는 비칼코게나이드 화합물 등을 포함하는 제2 상변화 물질을 사용하여 형성될 수 있다.
본 발명의 실시예들에 있어서, 제2 상변화 물질층(70)의 제2 상변화 물질은 제1 상변화 물질층(65)의 제1 상변화 물질과 실질적으로 동일하거나 실질적으로 유사한 조성을 가질 수 있다. 이 경우, 미세 구조(60) 내에 위치하는 제1 및 제2 상변화 물질층(65, 70)의 부분들에는 조성의 차이가 발생될 수 있다. 즉, 제1 상변화 물질층(65)과 제2 상변화 물질층(70)이 서로 상이한 온도에서 형성되기 때문에, 미세 구조(60) 내에 형성되는 제1 상변화 물질층(65)과 제2 상변화 물질층(70)에는 적어도 하나 이상의 구성 성분의 함량이 다를 수 있다. 예시적인 실시예들에 따르면, 미세 구조(60) 내에서 제2 상변화 물질층(70) 내의 안티몬의 함량 및/또는 텔루르의 함량이 제1 상변화 물질층(65) 내의 안티몬의 함량 및/또는 텔루르의 함량보다 실질적으로 클 수 있다. 즉, 제2 상변화 물질층(70)은 미세 구조(60) 내에서 상대적으로 풍부한 안티몬의 함량 및/또는 텔루르의 함량을 가질 수 있다.
본 발명의 실시예들에 있어서, 상기 제2 물리 기상 증착 공정은 상기 제2 상변화 물질의 녹는점의 약 60% 이상의 상대적으로 높은 제2 온도에서 수행될 수 있다. 예를 들면, 제2 상변화 물질층(70)은 상기 제2 온도에서 수행되는 스퍼터링 공정을 통해 제1 상변화 물질층(65) 상에 형성될 수 있다. 이 때, 제2 상변화 물질층(70)은 미세 구조(60)의 깊이의 약 2/3 이상의 두께로 형성될 수 있다. 이에 따라, 제1 상변화 물질층(65)과 제2 상변화 물질층(70) 사이의 두께의 비는 약 1.0：약 1.3 내지 약 3.0 정도가 될 수 있다. 예를 들면, 제1 상변화 물질층(65)이 약 400Å 내지 약 600Å 정도의 두께를 가질 경우, 제2 상변화 물질층(70)은 약 800Å 내지 약 1,200Å 정도의 두께로 형성될 수 있다.
본 발명의 실시예들에 따라 상기 인-시튜 리플로우 메커니즘을 이용하여 제2 상변화 물질층(70)을 형성하는 경우, 상기 제2 상변화 물질의 표현 확산의 증가 경향과 표면 에너지의 감소 경향으로 인하여 제2 상변화 물질층(70) 내에 보이드 또는 심이 형성되지 않는 한편, 미세 구조(60)의 상부 측벽에 인접하여 제2 상변화 물질층(70)에 발생되는 오버 행을 방지할 수 있다. 또한, 절연 구조물(55) 상의 제2 상변화 물질층(70)이 실질적으로 타원형인 반구의 형상, 실질적으로 원형인 반구의 형상, 실질적으로 돔의 형상 등을 가질 수 있다. 따라서 제2 상변화 물질층(70)은 제1 상변화 물질층(65)의 곡률 반경 보다 실질적으로 작은 곡률 반경을 가질 수 있다. 제1 및 제2 상변화 물질층(65, 70)이 상변화 메모리 장치에 적용될 경우, 제2 상변화 물질층(70)은 상전이가 일어나지 않는 NPV(non-programmable volume) 영역에 해당될 수 있다. 즉, 하부의 콘택, 패드 또는 전극으로부터 인가되는 전류에 의해 제1 상변화 물질층(65)의 제1 상변화 물질이 용이하게 상전이를 일으킬 수 있는 반면, 제2 상변화 물질층(70)의 제2 상변화 물질에는 상전이가 일어나지 않을 수 있다. 전술한 바와 같이, 상기 상변화 메모리 장치가 각기 PV 및 NPV 영역에 해당되는 제1 및 제2 상변화 물질층(65, 70)을 포함하는 경우, 상기 상변화 메모리 장치의 셋 상태와 리세 상태 사이의 저항 마진(margin)을 증가시킬 수 있으며 데이터 유지(retention) 특성을 보다 향상시킬 수 있다.
전술한 인-시튜 리플로우 메커니즘을 통해 미세 구조 내에 단일 상변화 물질층을 형성할 경우에는, 상기 미세 구조 내에 위치하는 상변화 물질층의 조성이 변화될 수 있다. 예를 들면, 상기 상변화 물질층이 안티몬, 텔루르 등을 포함할 때, 상기 상변화 물질층 가운데 상기 미세 구조 내에 형성되는 부분에서 나머지 부분에 비하여 안티몬의 함량 또는 텔루르의 함량이 상대적으로 높을 수 있다. 이와 같이, 상기 미세 구조 내의 상전이가 일어나는 부분의 상변화 물질층이 상대적으로 높은 안티몬의 함량 또는 텔루르의 함량을 가지면 상기 상변화 물질층의 데이터 유지 특성이 저하될 수 있다. 이에 비하여, 인-시튜 리플로우가 실질적으로 일어나기 어려운 상대적으로 낮은 제1 온도에서 제1 상변화 물질층(65)을 형성하고, 인-시튜 리플로우가 발생되는 상대적으로 높은 제2 온도에서 제2 상변화 물질층(70)을 형성하면, 데이터 유지 특성의 저하를 방지하면서 결함 없이 미세 구조(60)를 충분히 매립하는 제1 및 제2 상변화 물질층(65, 70)을 포함하는 다층 구조의 상변화 물질층을 형성할 수 있다.
본 발명의 다른 실시예들에 따르면, 제1 및 제2 상변화 물질층(65, 70)은 인-시튜로 형성될 수 있다. 즉, 미세 구조(60)를 갖는 대상체(50)가 로딩된 챔버의 진공 상태를 유지하면서 상대적으로 낮은 제1 온도에서 미세 구조(60)를 부분적으로 채우는 제1 상변화 물질층(65)을 형성한 후, 상기 제1 온도로부터 상대적으로 높은 제2 온도로 온도를 상승시키면서 제1 상변화 물질층(65) 상에 제2 상변화 물질층(70)을 형성할 수 있다. 예를 들면, 스퍼터링 공정의 소스 타겟의 조성을 변화시키지 않고 공정 온도를 변화시키면서 제1 및 제2 상변화 물질층(65, 70)을 형성할 수 있다.
도 6을 참조하면, 절연 구조물(55)이 노출될 때까지, 제2 상변화 물질층(70) 및 제1 상변화 물질층(65)을 부분적으로 제거하여, 미세 구조(60)를 완전해 채우는 제1 및 제2 상변화 물질층 패턴(75, 80)을 포함하는 상변화 구조물을 형성한다. 여기서, 제1 및 제2 상변화 물질층 패턴(75, 80)을 포함하는 상기 상변화 구조물은 화학 기계적 연마 공정 및/또는 에치 백 공정을 통해 수득될 수 있다.
도 7 및 도 8은 본 발명의 또 다른 실시예들에 따른 상변화 물질층의 형성 방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 기판 등을 포함하는 대상체(100) 상에 절연 구조물(105)을 형성한다. 절연 구조물(105)은 산화막, 질화막 및 산질화막 중에서 적어도 하나 이상을 포함할 수 있다.
절연 구조물(105)을 부분적으로 식각하여 대상체(100)의 소정 부분을 노출시키는 미세 구조(110)를 형성한다. 예를 들면, 미세 구조(110)는 사진 식각 공정을 이용하여 형성될 수 있다.
노출된 대상체(100), 미세 구조(110)의 측벽 및 절연 구조물(105) 상에 웨팅막(wetting layer)(115)을 형성한다. 웨팅막(115)은 미세 구조(110)의 프로파일을 따라 균일하게 형성될 수 있다. 웨팅막(115)은 원자층 적층(ALD) 공정, 화학 기상 증착 공정, 스퍼터링 공정, 펄스 레이저 증착(PLD) 공정 등을 이용하여 형성될 수 있다. 이 경우, 웨팅막(115)은 상대적으로 얇은 두께로 형성될 수 있다. 예를 들면, 웨팅막은(115)은 약 200Å 이하의 두께를 가질 수 있다.
웨팅막(115)은 후속하여 형성되는 상변화 물질층(125)의 젖음성(wettability)을 향상시킬 수 있는 물질을 사용하여 형성될 수 있다. 상변화 물질층(125)의 젖음성이란 상변화 물질층(125)이 웨팅막(115) 상에서 분산되는 정도를 말한다. 예시적인 실시예들에 있어서, 웨팅막(115)은 금속 및/또는 금속 질화물을 포함할 수 있다. 예를 들면, 웨팅막(115)은 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 텅스텐, 텅스텐 질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 본 발명의 다른 실시예들에 따르면, 웨팅막(115)은 절연 물질을 사용하여 형성될 수 있다. 예를 들면, 웨팅막(115)은 니오븀 산화물(NbOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx) 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 웨팅막(115)이 금속 산화물을 포함하는 경우, 웨팅막(115)은 대상체(100)의 도전 영역으로부터 상변화 물질층(125)으로 전하들이 터널링될 수 있을 정도의 매우 얇은 두께를 가질 수 있다.
웨팅막(115) 상에 시드막(120)을 형성한다. 시드막(120)은 웨팅막(115) 상에 균일한 두께로 형성될 수 있다. 즉, 시드막(120)은 미세 구조(110)의 프로 파일을 따라 균일한 두께로 형성될 수 있다. 시드막(120)은 금속, 금속 질화물, 금속 실리사이드, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 시드막(120)은 게르마늄, 안티몬, 게르마늄-안티몬-텔루르, 안티몬-텔루르, 게르마늄-텔루르, 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 텅스텐(W), 티타늄 질화물(TiNx), 지르코늄 질화물(ZrNx), 하프늄 질화물(HfNx), 바나듐 질화물(VNx), 니오븀 질화물(NbNx), 탄탈륨 질화물(TaNx), 텅스텐 질화물(WNx), 코발트 실리사이드(CoSix), 티타늄 실리사이드(TiSix), 탄탈륨 실리사이드(TaSix), 니켈 실리사이드(NiSix), 게르마늄 실리사이드(GeSix), 티타늄 알루미늄 질화물(TiAlxNy), 티타늄 탄소 질화물(TiCxNy), 탄탈륨 탄소 질화물(TaCxNy), 티타늄 실리콘 질화물(TiSixNy), 탄탈륨 실리콘 질화물(TaSixNy), 티타늄 산화물(TiOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 바나듐 산화물(VOx), 니오븀 산화물(NbOx), 탄탈륨 산화물(TaOx), 텅스텐 산화물(WOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
본 발명의 실시예들에 있어서, 시드막(120)은 화학 기상 증착 공정, 원자층 적층 공정 등을 이용하여 의해 형성될 수 있다. 이 경우, 시드막(120)은 상대적으로 얇은 두께를 가질 수 있다. 예를 들면, 시드막(120)은 약 400Å 이하의 두께로 형성될 수 있다.
본 발명의 다른 실시예들에 따르면, 웨팅막(115)과 시드막(120) 중에서 어느 하나만이 제공될 수 있다. 즉, 웨팅막(115) 또는 시드막(120) 가운데 어느 하나만이 대상체(100), 절연막(105) 및 미세 구조(110)의 측벽 상에 형성될 수 있다.
다시 도 7을 참조하면, 시드막(120) 상에 상변화 물질층(125)을 형성한다. 상변화 물질층(125)은 인-시튜 리플로우 메커니즘을 적용하여 도 2를 참조하여 설명한 공정과 실질적으로 동일하거나 실질적으로 유사한 공정을 통해 시드막(120) 상에 제공될 수 있다. 또한, 상변화 물질층(125)은 전술한 칼코게나이드 화합물, 비칼코게나이드 화합물, 도펀트를 함유하는 칼코게나이드 화합물, 도펀트를 함유하는 비칼코게나이드 화합물 등을 포함하는 상변화 물질을 사용하여 형성될 수 있다.
도 8을 참조하면, 절연 구조물(105)의 상면이 노출될 때까지 상변화 물질층(125), 시드막(120) 및 웨팅막(115)을 부분적으로 제거함으로써, 미세 구조(110) 내에 상변화 구조물을 형성한다. 상기 상변화 구조물은 화학 기계적 연마 공정 및/또는 에치 백 공정을 통해 형성될 수 있다.
본 발명의 실시예들에 있어서, 상기 상변화 구조물은 웨팅막 패턴(130), 시드막 패턴(135) 및 상변화 물질층 패턴(140)을 구비한다. 웨팅막 패턴(130)은 미세 구조(110)의 측벽과 노출된 대상체(100) 상에 위치하며, 시드막 패턴(135)은 웨팅막 패턴(130) 상에 형성된다. 웨팅막 패턴(130)과 시드막 패턴(135)은 미세 구조(110)를 부분적으로 채울 수 있다. 상변화 물질층 패턴(140)은 미세 구조(110)를 충분하고 완전하게 채우면서 시드막 패턴(135) 상에 형성된다.
본 발명의 다른 실시예들에 따르면, 상기 상변화 구조물은 웨팅막 패턴(130) 및 시드막 패턴(135) 중에서 어느 하나와 상변화 물질층 패턴(140)을 포함할 수 있다. 예를 들면, 상기 상변화 구조물은 웨팅막 패턴(130)과 상변화 물질층 패턴(140)을 구비할 수 있다. 또한, 상기 상변화 구조물은 시드막 패턴(135)과 상변화 물질층 패턴(140)을 포함할 수도 있다. 이 때, 시드막 패턴(135)은 대상체(100)와 미세 구조(110)의 측벽 상에 배치될 수 있다.
본 발명의 또 다른 실시예들에 따르면, 상기 상변화 구조물은 제1 상변화 물질층 패턴과 제2 상변화 물질층 패턴을 구비할 수 있다. 이 경우, 상기 제1 및 제2 상변화 물질층 패턴은 도 4 내지 도 6을 참조하여 설명한 공정들과 실질적으로 동일하거나 실질적으로 유사한 공정들을 이용하여 형성될 수 있다.
본 발명의 또 다른 실시예들에 따르면, 상기 상변화 구조물은 웨팅막 패턴 및 시드막 패턴 중에서 적어도 하나와 제1 상변화 물질층 패턴 그리고 제2 상변화 물질층 패턴을 포함할 수도 있다.
도 9 내지 도 13은 본 발명에 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 9 내지 도 13에 도시한 방법에 따라 수득되는 상변화 메모리 장치는, 도 3을 참조하여 설명한 상변화 물질층 패턴과 실질적으로 동일하거나 실질적으로 유사한 구성을 가지는 상변화 물질층 패턴을 포함할 수 있다. 또한, 도 9 내지 도 13에 도시한 방법에 따라 제조되는 상변화 메모리 장치는, 도 8을 참조하여 설명한 상변화 구조물과 실질적으로 동일하거나 실질적으로 유사한 구성을 가지는 상변화 구조물을 포함할 수도 있다.
도 9를 참조하면, 기판(150)의 소정 부분에 콘택 영역(155)을 형성한다. 기판(150)은 반도체 기판, 반도체층을 갖는 기판, 금속 산화물 기판 등을 포함할 수 있다. 콘택 영역(155)은 불순물 영역, 확산 영역, 도전 영역 등을 포함할 수 있다. 예를 들면, 콘택 영역(155)은 이온 주입 공정을 통해 기판(150)에 형성될 수 있다.
본 발명의 실시예들에 있어서, 기판(150) 상에는 도전 패턴, 패드, 콘택, 절연 패턴, 스위칭 소자 등을 구비하는 하부 구조물이 제공될 수 있다. 이 때, 콘택 영역(155)은 상기 하부 구조물의 스위칭 소자에 포함될 수 있다.
콘택 영역(155)을 갖는 기판(150) 상에 제1 절연층(160)을 형성한다. 제1 절연층(160)은 산화물을 사용하여 형성될 수 있다. 예를 들면, 제1 절연층(160)은 USG, SOG, BPSG, TOSZ, FOX, TEOS, PE-TEOS, HDP-CVD 산화물 등의 실리콘 산화물을 사용하여 형성될 수 있다. 또한, 제1 절연층(160)은 화학 기상 증착 공정, 저압 화학 기상 증착(LPCVD) 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다. 기판(150) 상에 상기 하부 구조물이 제공될 경우, 제1 절연층(160)은 상기 하부 구조물을 충분히 덮을 수 있는 두께를 가질 수 있다.
제1 절연층(160)을 부분적으로 식각하여 콘택 영역(155)을 노출시키는 제1 개구(165)를 형성한다. 예를 들면, 제1 개구(165)는 사진 식각 공정을 통하여 형성될 수 있다. 제1 개구(165)는 콘택 영역(155)을 부분적으로 노출시킬 수 있다. 본 발명의 실시예들에 있어서, 제1 개구(165)는 기판(150)에 대해 실질적으로 수직한 측벽을 가질 수 있지만, 기판(150)에 대해 소정의 각도로 경사진 측벽을 가질 수도 있다.
다시 도 9를 참조하면, 제1 개구(165)를 통해 노출되는 콘택 영역(155) 상에 제1 도전막(170) 및 제2 도전막(175)을 포함하는 다이오드(180)를 형성한다. 다이오드(180)는 제1 개구(165)를 부분적으로 채울 수 있다. 이 경우, 제1 및 제2 도전막(170, 175)은 서로 상이한 불순물들을 포함하는 폴리실리콘을 사용하여 형성될 수 있다. 예를 들면, 제1 도전막(170)이 P형 불순물들을 포함하는 경우, 제2 도전막(175)은 N형 불순물들을 포함할 수 있다. 이와는 달리, 제1 도전막(170)이 N형 불순물들을 포함하고, 제2 도전막(175)이 P형 불순물들을 포함할 수도 있다. 그러나 제1 및 제2 도전막(170, 175)에 포함되는 불순물들은 콘택 영역(155)의 도전형에 따라 변화될 수 있다.
본 발명의 실시예들에 따른 다이오드(170)를 형성하는 공정에 있어서, 제1 개구(165)를 통해 노출되는 콘택 영역(155)을 시드로 이용하여 제1 개구(165)를 부분적으로 매립시키는 하부 도전막(도시되지 않음)을 형성한 후, 상기 하부 도전막의 하부 및 상부에 각기 서로 상이한 도전형의 불순물들을 도핑시켜 제1 및 제2 도전막(170, 175)을 형성할 수 있다. 예를 들면, 상기 하부 도전막은 선택적 에피택시얼 성장(SEG) 공정을 이용하여 형성될 수 있다. 상기 하부 도전막이 콘택 영역(155)으로부터 성장되는 경우, 상기 하부 도전막은 실리콘을 포함할 수 있다. 이와 달리, 제1 개구부(165) 내에 폴리실리콘막을 형성한 후, 상기 폴리실리콘막을 부분적으로 제거하여 제1 개구(165)에 상기 하부 도전막을 형성할 수도 있다.
도 10을 참조하면, 다이오드(180), 제1 개구(165)의 측벽 및 제1 절연층(160) 상에 하부 전극층(도시되지 않음)을 형성한다. 상기 하부 전극층은 제1 개구(165)의 프로파일을 따라 균일하게 형성될 수 있다. 이에 따라, 상기 하부 전극층에 의해 제1 개구(165)가 완전히 채워지지 않을 수 있다. 본 발명의 실시예들에 있어서, 상기 하부 전극층은 불순물을 포함하는 실리콘, 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다. 예를 들면, 상기 하부 전극층은 불순물을 포함하는 폴리실리콘, 불순물이 포함하는 아몰퍼스 실리콘, 불순물을 포함하는 단결정 실리콘, 티타늄, 텅스텐, 탄탈륨, 알루미늄, 티타늄 질화물, 텅스텐 질화물, 탄탈륨 질화물, 알루미늄 질화물, 티타늄 알루미늄 질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 하부 전극층은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정, 스퍼터링 공정 등을 이용하여 형성될 수 있다.
상기 하부 전극층 상에 제1 개구(165)를 충분히 채우면서 충진층(도시되지 않음)을 형성한다. 상기 충진층은 산화물, 질화물 또는 산질화물을 사용하여 형성될 수 있다. 예를 들면, 상기 충진층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 티타늄 산질화물 등을 사용하여 형성될 수 있다. 또한, 상기 충진층은 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 스핀 코팅 공정, 원자층 적층 공정, 고밀도 플라즈마 화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
본 발명의 다른 실시예들에 따르면, 상기 하부 전극층이 제1 개구(165)를 완전히 채우도록 형성될 수 있다. 이 경우에는, 상기 하부 전극층 상에 추가적으로 충진층이 형성되지 않을 수도 있다.
제1 절연층(160)이 노출될 때까지 상기 충진층 및 상기 하부 전극층을 부분적으로 제거하여 제1 개구(165) 내에 하부 전극(185) 및 충진 부재(190)를 형성한다. 하부 전극(185)과 충진 부재(190)는 화학 기계적 연마 공정 및/또는 에치 백 공정을 이용하여 형성될 수 있다. 하부 전극(185)은 제1 개구(165)의 측벽과 다이오드(180)에 접촉되면서 제1 개구(165)의 주변부를 채울 수 있다. 충진 부재(190)는 제1 개구(165)를 완전히 채울 수 있으며, 하부 전극(185)이 충진 부재(190)를 감쌀 수 있다.
본 발명의 실시예들에 있어서, 하부 전극(185)과 충진 부재(190)는 제1 개구(165)의 형상에 따라 한정될 수 있는 형상을 가질 수 있다. 예를 들면, 제1 개구(165)가 실질적으로 원형, 실질적으로 타원형 또는 실질적으로 다각형의 단면 형상을 가질 경우, 하부 전극(185)은 실질적으로 원형, 실질적으로 타원형 또는 실질적으로 다각형의 단면 형상을 가지는 실린더의 구조로 형성될 수 있다. 이 때, 충진 부재(190)는 실질적으로 원형 필라, 실질적으로 타원형 필라 또는 실질적으로 다각형 필라(pillar)의 구조를 가질 수 있다.
본 발명의 다른 실시예들에 따라 제1 개구(165) 내에 충진 부재(190)가 형성되지 않을 경우에는, 하부 전극(185)은 제1 개구(165)와 실질적으로 동일하거나 실질적으로 유사한 형상을 가질 수 있다. 예를 들면, 제1 개구(165)가 실질적으로 원형, 실질적으로 타원형 또는 실질적으로 다각형의 단면 형상을 가질 때, 하부 전극(185)은 실질적으로 원형인 필라, 실질적으로 타원형인 필라 또는 실질적으로 다각형인 필라 등의 다양한 구조를 가질 수 있다.
도 11을 참조하면, 제1 절연층(160), 하부 전극(185) 및 충진 부재(190) 상에 절연 구조물(195)을 형성한다. 절연 구조물(195)은 산화물, 질화물 및/또는 산질화물을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 절연 구조물(195)은 실리콘 산화막, 실리콘 질화막 및 실리콘 산질화막 중에서 하나를 포함하는 단층 구조를 가질 수도 있으며, 둘 이상을 포함하는 다층 구조로 형성될 수도 있다. 절연 구조물(195)은 도 1을 참조하여 설명한 공정과 실질적으로 동일하거나 실질적으로 유사한 공정을 통해 수득될 수 있다.
절연 구조물(195)을 부분적으로 식각함으로써, 절연 구조물(195)을 관통하여 충진 부재(190)와 하부 전극(185)을 노출시키는 미세 구조(200)를 형성한다. 미세 구조(200)는 실질적으로 원형의 단면 형상을 갖는 홀, 실질적으로 타원형의 단면 형상을 갖는 홀, 실질적으로 다각형의 단면 형상을 갖는 홀 등과 같이 다양한 형상을 가질 수 있다. 미세 구조(200)는 사진 식각 공정 또는 추가적인 식각 마스크를 이용하여 공정을 통해 절연 구조물(195)에 형성될 수 있다. 이러한 미세 구조(200)를 형성하는 공정은 도 1을 참조하여 설명한 공정과 실질적으로 동일하거나 실질적으로 유사하다. 또한, 미세 구조(200)는 도 1을 참조하여 설명한 미세 구조와 실질적으로 동일하거나 실질적으로 유사한 형상을 가질 수 있다.
도 11에 도시한 바와 같이, 미세 구조(200)를 채우면서 절연 구조물(195) 상에 상변화 물질층(205)을 형성한다. 상변화 물질층(205)은 인-시튜 리플로우 메커니즘을 적용한 물리 기상 증착 공정을 통해 형성될 수 있다. 상변화 물질층(205)은 도 2를 참조하여 설명한 공정과 실질적으로 동일하거나 실질적으로 유사한 공정을 이용하여 수득될 수 있다. 또한, 상변화 물질층(205)은 도 2를 참조하여 설명한 상변화 물질층과 실질적으로 동일하거나 실질적으로 유사한 상변화 물질을 사용하여 형성될 수 있다. 따라서 상변화 물질층(205)은 보이드, 심, 오버 행 등의 결함을 발생시키지 않고 미세 구조(200)를 완전하게 채우면서 절연 구조물(195) 상으로 실질적으로 원형, 실질적으로 타원형 또는 실질적으로 돔의 형상으로 돌출될 수 있다.
본 발명의 다른 실시예들에 따르면, 상변화 물질층(205)을 형성하기 전에 미세 구조(200)의 측벽과 저면 상에 웨팅막 및 시드막 중에서 적어도 하나를 추가적으로 형성할 수 있다. 이 경우, 상기 웨팅막 및 상기 시드막은 도 7을 참조하여 설명한 공정들과 실질적으로 동일하거나 실질적으로 유사한 공정들을 통해 형성될 수 있다.
도 12를 참조하면, 절연 구조물(195)의 상면이 노출될 때까지 상변화 물질층(205)을 부분적으로 제거하여, 미세 구조(200) 내에 상변화 물질층 패턴(210)을 형성한다. 따라서 상변화 물질층 패턴(210)은 하부 전극(185) 및 충진 부재(190)에 접촉될 수 있다. 예를 들면, 상변화 물질층 패턴(210)의 하부 주변부는 하부 전극(185)에 접촉될 수 있고, 상변화 물질층 패턴(210)의 하부 중앙부는 충진 부재(190)에 접촉될 수 있다. 상변화 물질층 패턴(210)은 화학 기계적 연마 공정 및/또는 에치 백 공정을 이용하여 형성될 수 있다.
상변화 물질층 패턴(210)과 절연 구조물(195) 상에 상부 전극층(215)을 형성한다. 상부 전극층(215)은 폴리실리콘, 금속, 금속 질화물, 금속 실리사이드 등을 사용하여 형성될 수 있다. 예를 들면, 상부 전극층(215)은 불순물을 포함하는 폴리실리콘, 티타늄, 탄탈륨, 알루미늄, 텅스텐, 티타늄 질화물, 티타늄 알루미늄 질화물, 알루미늄 질화물, 텅스텐 질화물, 티타늄 실리사이드, 코발트 실리사이드, 탄탈륨 실리사이드, 니켈 실리사이드 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상부 전극층(215)은 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정. 진공 증착 공정, 스퍼터링 공정 등을 통해 형성될 수 있다.
도 13을 참조하면, 상부 전극층(215)을 패터닝하여 상부 전극(220)을 형성한다. 상부 전극(220)은 상변화 물질층 패턴(210)에 비하여 실질적으로 넓은 폭을 가질 수 있다. 따라서 상부 전극(220)은 상변화 물질층 패턴(210)과 그 주변의 절연 구조물(195) 상에 위치할 수 있다.
상부 전극(200)을 덮으면서 제2 절연층(225)을 형성한다. 제2 절연층(225)은 산화물, 질화물 및/또는 산질화물을 사용하여 형성될 수 있다. 또한, 제2 절연층(225)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 등을 통해 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 절연층(225)은 제1 절연층(160)과 실질적으로 동일한 물질을 포함할 수 있다. 다른 예시적인 실시예들에 따르면, 제1 절연층(160)과 제2 절연층(225)은 서로 상이한 물질들을 포함할 수도 있다.
제2 절연층(225)을 부분적으로 식각하여, 상부 전극(220)을 노출시키는 제2 개구(230)를 형성한다. 제2 개구(230)는 제2 절연층(225)을 관통하여 상부 전극(220)의 일부를 노출시킬 수 있다. 제2 개구(230)는 사진 식각 공정을 이용하여 형성될 수 있다.
제2 개구(230)를 채우면서 제2 절연층(225) 상에 도전층을 형성한 후, 제2 절연층(225)이 노출될 때까지 상기 도전층을 부분적으로 제거하여 제2 개구(230) 내에 패드 또는 콘택(235)을 형성한다. 따라서 콘택(235)은 상부 전극(220)에 접촉될 수 있다. 상기 도전층은 금속, 금속 화합물, 폴리실리콘 등을 사용하여 형성될 수 있다. 예를 들면, 상기 도전층은 불순물을 포함하는 폴리실리콘, 티타늄, 탄탈륨, 알루미늄, 텅스텐, 티타늄 질화물, 티타늄 알루미늄 질화물, 알루미늄 질화물, 텅스텐 질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 도전층은 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정. 진공 증착 공정, 스퍼터링 공정 등을 통해 형성될 수 있다. 한편, 콘택(235)은 화학 기계적 연마 공정 및/또는 에치 백 공정을 통해 형성될 수 있다.
전술한 공정들에 따라, 결함이 없이 미세 구조(200)를 완전하게 매립하는 상변화 물질층 패턴(210)을 포함하는 상변화 메모리 장치를 제조할 수 있다. 따라서 상기 상변화 메모리 장치는 셋 상태와 리셋 상태 사이에서 충분한 저항 마진을 확보할 수 있다.
도 14 내지 도 16은 본 발명의 다른 실시예들에 따른 상변화 메모리 장치를 제조하는 방법을 설명하기 위한 단면도들이다. 도 14 내지 도 16에 도시한 방법에 따라 제조되는 상변화 메모리 장치는, 도 6을 참조하여 설명한 상변화 물질층 패턴과 실질적으로 동일하거나 실질적으로 유사한 구성을 갖는 상변화 물질층 패턴을 포함할 수 있다. 또한, 도 14 내지 도 16에 도시한 방법에 따라 수득되는 상변화 메모리 장치는, 도 8을 참조하여 설명한 웨팅막 패턴 및 시드막 패턴 중에서 적어도 하나를 추가적으로 구비할 수도 있다.
도 14를 참조하면, 콘택 영역(255)을 갖는 기판(250) 상에 제1 절연층(260)을 형성한다. 콘택 영역(255)은 불순물 영역, 확산 영역, 도전 영역 등을 포함할 수 있으며, 기판(250) 상에는 도전 패턴, 패드, 콘택, 절연 패턴, 스위칭 소자 등을 구비하는 하부 구조물이 제공될 수 있다.
제1 절연층(260)은 산화물을 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 등으로 증착하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 절연층(260)에 평탄화 공정을 수행하여 제1 절연층(260)이 평탄한 상면을 가질 수 있다. 예를 들면, 화학 기계적 연마 공정, 에치 백 공정 등을 통해 제1 절연층(260)을 평탄화시킬 수 있다.
제1 절연층(260)의 일부를 부분적으로 식각함으로써, 제1 절연층(260)을 관통하는 제1 개구(265)를 형성한다. 제1 개구(265)는 콘택 영역(255)의 적어도 일부를 노출시킬 수 있다. 예시적인 실시예들에 있어서, 제1 개구(265)는 기판(250)에 대해 실질적으로 수직하거나 경사진 측벽을 가질 수 있다.
제1 개구(265)를 통해 노출되는 콘택 영역(255) 상에 제1 도전막(270) 및 제2 도전막(275)을 구비하는 다이오드(280)를 형성한다. 다이오드(280)는 제1 개구(265)를 부분적으로 채울 수 있다. 다이오드(280)는 도 9를 참조하여 설명한 공정들과 실질적으로 동일하거나 실질적으로 유사한 공정들을 이용하여 형성될 수 있다.
다이오드(280), 제1 개구(265)의 측벽 및 제1 절연층(260) 상에 하부 전극층(도시되지 않음)을 형성한다. 상기 하부 전극층은 제1 개구(265)를 부분적으로 채울 수 있다. 상기 하부 전극층은 불순물을 포함하는 실리콘, 금속 및/또는 금속 화합물을 포함할 수 있으며, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정, 스퍼터링 공정 등을 이용하여 형성될 수 있다.
상기 하부 전극층 상에 제1 개구(265)를 완전히 채우면서 충진층(도시되지 않음)을 형성한다. 상기 충진층은 산화물, 질화물 또는 산질화물을 포함할 수 있고, 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 스핀 코팅 공정, 원자층 적층 공정, 고밀도 플라즈마 화학 기상 증착 공정 등을 이용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 개구(265)를 완전히 채우도록 상기 하부 전극층이 형성될 경우, 상기 하부 전극층 상에는 상기 충진층이 형성되지 않을 수 있다.
제1 절연층(260)의 상면이 노출되도록 상기 충진층과 상기 하부 전극층을 부분적으로 제거함으로써, 제1 개구(265) 내에 하부 전극(285)과 충진 부재(290)를 형성한다. 하부 전극(285)은 제1 개구(265)의 측벽과 다이오드(280)에 접촉될 수 있으며, 충진 부재(290)는 제1 개구(265)를 완전히 매립하면서 하부 전극(285)에 의해 둘러싸일 수 있다. 이 때, 하부 전극(285)과 충진 부재(290)는 제1 개구(265)의 형상에 의해 한정되는 형상을 가질 수 있다.
다시 도 14를 참조하면, 제1 절연층(260), 하부 전극(285) 및 충진 부재(290) 상에 절연 구조물(295)을 형성한다. 절연 구조물(295)은 실리콘 산화막, 실리콘 질화막 및 실리콘 산질화막 중에서 하나를 포함하는 단층 구조를 가질 수도 있으며, 둘 이상을 포함하는 다층 구조로 형성될 수도 있다.
절연 구조물(295)의 일부를 식각하여 충진 부재(290)와 하부 전극(285)을 노출시키는 미세 구조(300)를 형성한다. 미세 구조(200)는 실질적으로 원형의 단면 형상을 갖는 홀, 실질적으로 타원형의 단면 형상을 갖는 홀, 실질적으로 다각형의 단면 형상을 갖는 홀 등과 같이 다양한 형상을 가질 수 있다.
도 15를 참조하면, 미세 구조(300)를 부분적으로 채우면서 절연 구조물(295) 상에 제1 상변화 물질층(305)을 형성한다. 제1 상변화 물질층(305)은 인-시튜 리플로우 메커니즘이 적용되지 않는 상대적으로 낮은 제1 온도에서 물리 기상 증착 공정을 통해 형성될 수 있다. 즉, 제1 상변화 물질층(305)은 도 5를 참조하여 설명한 제1 상변화 물질층(65)을 형성하는 공정과 실질적으로 동일하거나 실질적으로 유사한 공정을 이용하여 형성될 수 있다. 또한, 제1 상변화 물질층(305)은 도 5를 참조하여 설명한 제1 상변화 물질층과 실질적으로 동일하거나 실질적으로 유사한 제1 상변화 물질을 포함할 수 있으며, 실질적으로 동일하거나 실질적으로 유사한 구조를 가질 수 있다. 제1 상변화 물질층(305)은 미세 구조(300)의 깊이의 약 1/3 정도의 두께로 형성될 수 있다.
본 발명의 다른 실시예들에 있어서, 제1 상변화 물질막(305)을 형성하기 전에 미세 구조(300)의 측벽과 저면 상에 웨팅막 및 시드막 중에서 적어도 하나가 형성될 수 있다. 이 때, 상기 웨팅막 및 상기 시드막은 도 7을 참조하여 설명한 공정들과 실질적으로 동일하거나 실질적으로 유사한 공정들을 통해 형성될 수 있다.
제1 상변화 물질층(305) 상에 미세 구조(300)를 완전히 채우면서 제2 상변화 물질층(310)을 형성한다. 제2 상변화 물질층(310)은 인-시튜 리플로우 메커니즘이 적용되는 상대적으로 높은 제2 온도에서 수행되는 제2 물리 기상 증착 공정을 통해 수득될 수 있다.
제2 상변화 물질층(310)은 도 5를 참조하여 설명한 제2 상변화 물질층과 실질적으로 동일하거나 실질적으로 유사한 제2 상변화 물질을 사용하여 형성될 수 있으며, 전술한 제2 상변화 물질층과 실질적으로 동일하거나 실질적으로 유사한 형상을 가질 수 있다. 제2 상변화 물질층(310)은 미세 구조(300)의 깊이의 약 2/3 이상의 두께로 형성될 수 있으며, 이에 따라 제1 상변화 물질층(305)과 제2 상변화 물질층(310) 사이의 두께의 비는 약 1.0：1.3 내지 3.0 정도가 될 수 있다.
본 발명의 예시적인 실시예들에 있어서, 공정 온도를 변화시키면서 인-시튜로 진행되는 물리 기상 증착 공정을 이용하여 제2 상변화 물질층(310)이 제1 상변화 물질층(305)과 일체로 형성될 수 있다.
도 16을 참조하면, 절연 구조물(295)의 상면이 노출될 때까지 제1 및 제2 상변화 물질층(305, 310)을 부분적으로 제거한다. 이에 따라, 미세 구조(300) 내에는 제1 및 제2 상변화 물질층 패턴(315, 320)을 포함하는 상변화 구조물이 형성된다. 제1 및 제2 상변화 물질층 패턴(315, 320)은 화학 기계적 연마 공정 및/또는 에치 백 공정을 이용하여 형성될 수 있다. 제1 상변화 물질층 패턴(315)은 미세 구조(300)를 부분적으로 채울 수 있으며, 제2 상변화 물질층 패턴(320)은 미세 구조(300)를 완전히 매립할 수 있다. 이 경우, 제1 상변화 물질층 패턴(315)은 하부 전극(285) 및 충진 부재(290)에 접촉될 수 있다.
상기 상변화 메모리 장치가 제1 및 제2 상변화 물질층 패턴(315, 320)을 구비하는 상기 상변화 구조물을 포함하는 경우, 제1 상변화 물질층 패턴(315)은 상전이가 일어나는 PV 영역에 해당될 수 있으며, 하부 전극(285)에 접촉되지 않는 제2 상변화 물질층 패턴(320)은 상전이가 일어나지 않는 NPV 영역에 해당될 수 있다. 즉, 하부 전극(285)으로부터 인가되는 전류에 의해 제1 상변화 물질층 패턴(315)의 제1 상변화 물질은 용이하게 상전이를 일으킬 수 있으며, 제2 상변화 물질층 패턴(320)의 제2 상변화 물질은 실질적으로 상전이를 일으키지 않을 수 있다. 이와 같이, 상기 상변화 메모리 장치가 각기 PV 및 NPV 영역에 해당되는 제1 및 제2 상변화 물질층 패턴(315, 320)을 포함하는 경우, 상기 상변화 메모리 장치의 데이터 유지 특성을 보다 향상시키면서 셋 상태와 리셋 상태 사이의 저항 마진을 충분하게 확보할 수 있다.
도 16에 도시한 바와 같이, 상기 상변화 구조물과 절연 구조물(295) 상에 상부 전극층(도시되지 않음)을 형성한 후, 상기 상부 전극층을 패터닝하여 제2 상변화 물질층 패턴(320)과 절연 구조물(295) 상에 상부 전극(325)을 형성한다. 상부 전극(325)은 상기 상변화 구조물의 폭에 비하여 실질적으로 넓은 폭으로 형성될 수 있다. 상부 전극(325)은 폴리실리콘, 금속, 금속 질화물, 금속 실리사이드 등을 포함할 수 있으며, 상기 상부 전극층은 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정. 진공 증착 공정, 스퍼터링 공정 등을 통해 형성될 수 있다.
절연 구조물(295) 상에 상부 전극(325)을 덮으면서 제2 절연층(330)을 형성한다. 제2 절연층(300)은 산화물, 질화물 및/또는 산질화물을 포함할 수 있으며, 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 등을 통해 형성될 수 있다.
제2 절연층(330)을 일부 식각하여, 상부 전극(325)을 노출시키는 제2 개구(335)를 형성한 후, 제2 개구(230)를 채우면서 상부 전극(325) 상에 패드 또는 콘택(340)을 형성한다. 상기 패드 또는 콘택(340)은 금속, 금속 화합물, 폴리실리콘 등을 사용하여 형성될 수 있다. 이에 따라, 결함이 없으면서도 향상된 데이터 유지 특성 및 저항 마진을 갖는 상변화 구조물을 포함하는 상변화 메모리 장치를 수득할 수 있다.
도 17은 본 발명의 실시예들에 따른 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 블록도이다.
도 17을 참조하면, 메모리 시스템(350)은 휴대용 전자 장비를 포함할 수 있다. 예를 들면, 메모리 시스템(350)은 PMP 장치, 휴대용 통신 장치, MP3 플레이어, 휴대용 디스플레이 플레이어, 전자 사전 등에 해당될 수 있다. 메모리 시스템(350)은 메모리 장치(355), 메모리 컨트롤러(360), EDC(365), 표시 부재(370) 및 인터페이스(375)를 구비한다. 메모리 장치(355)는 상술한 바와 같은 본 발명의 다양한 실시예들에 따른 상변화 물질층 패턴 및/또는 상변화 구조물을 구비하는 상변화 메모리 장치를 포함할 수 있다. 따라서 메모리 장치(355)는 향상된 데이터 유지 특성과 신뢰성을 가질 수 있다.
음향 데이터 또는 영상 데이터 등과 같은 데이터는 EDC(365)에 의해 메모리 컨트롤러(360)를 통해 메모리 장치(355)에 입력되거나 메모리 장치(355)로부터 출력된다. 이러한 음향 및/또는 영상 데이터는 EDC(365)로부터 메모리 장치(355)로 직접 입력될 수 있지만, 메모리 장치(355)로부터 EDC(365)까지 직접 출력될 수도 있다. EDC(365)는 상기 음향 및/또는 영상 데이터를 메모리 장치(355) 내에 저장하도록 인코딩(encoding)할 수 있다. 예를 들면, EDC(365)는 메모리 장치(355) 내에 음향 데이터를 저장하기 위하여 MP3 파일로 인코딩할 수 있다. 또한, EDC(365)는 메모리 장치(355) 내에 영상 데이터를 저장하기 위하여 MPEG 파일로 인코딩할 수 있다. EDC(365)는 서로 다른 포맷들에 따라 서로 다른 형태를 갖는 데이터들을 인코딩하기 위한 복합 인코더를 포함할 수 있다. 예를 들면, EDC(365)는 음향 데이터를 위한 MP3 인코더 및 영상 데이터를 위한 MPEG 인코더를 동시에 포함할 수 있다.
또한, EDC(365)는 메모리 장치(355)로부터 출력을 디코딩(decoding)할 수 있다. 예를 들면, EDC(365)는 메모리 장치(355)로부터 출력된 음향 데이터를 MP3 파일로 디코딩할 수 있다. 한편, EDC(365)는 메모리 장치(355)로부터 출력된 영상 데이터를 MPEG 파일로 디코딩할 수 있다. 또한, EDC(365)는 음향 데이터를 위한 MP3 디코더와 영상 데이터를 위한 MPEG 디코더를 동시에 포함할 수 있다. 그러나 EDC(365)는 음향 및/또는 영상 데이터를 위한 디코더만을 포함할 수도 있다. 예를 들면, 인코딩된 음향 및/또는 영상 데이터가 EDC(365)로 입력되어 메모리 컨트롤러(360) 및/또는 메모리 장치(355)로 전달될 수 있다.
EDC(365)는 인터페이스(375)를 경유하여 인코딩을 위한 음향 및/또는 영상 데이터 또는 인코딩된 음향 및/또는 영상 데이터를 수신할 수 있다. 인터페이스(375)는 파이어 와이어 인터페이스, USB 인터페이스 등을 포함할 수 있다. 음향 및/또는 영상 데이터는 메모리 장치(355)로부터 인터페이스(375)를 경유하여 표시 부재(370)를 통해 출력될 수 있다.
표시 부재(370)는 메모리 장치(355)로부터 직접 출력되거나 EDC(365)에 의하여 디코딩된 음향 및/또는 영상 데이터를 사용자에게 표시할 수 있다. 표시 부재(370)는 음향 데이터를 출력하기 위한 스피커 잭이나 영상 데이터를 출력하는 디스플레이 스크린 등을 포함할 수 있다.
본 발명의 실시예들에 있어서, 전술한 바와 같이 향상된 데이터 유지 특성과 개선된 리셋-셋 저항 마진을 갖는 상변화 물질층 패턴 또는 상변화 구조물을 구비하는 상변화 메모리를 포함하는 메모리 장치(355)가 메모리 시스템(350)에 적용됨으로써, 메모리 시스템(350)의 성능을 보다 개선할 수 있다.
도 18은 본 발명의 실시예들에 따른 광대역 이동 통신이 가능한 이동 통신 네트워크를 설명하기 위한 통신 시스템의 블록도이다.
도 18을 참조하면, 광대역 이동 통신 시스템(400)은 센서 모듈(405), 위치 추적 시스템(GPS)(410) 및 이동 통신 단말기(415)를 포함한다. 광대역 이동 통신 시스템(400)은 데이터 서버(420)와 기지국(425)과 서로 통신할 수 있다. 이동 통신 단말기(415)는 많은 데이터를 송수신하기 때문에 빠른 동작 속도와 높은 데이터 신뢰성이 요구된다. 이동 통신 단말기(415)는 전술한 바와 같이 다양한 상변화 물질층 패턴들 및/또는 상변화 구조물들을 구비하는 메모리 장치들을 포함할 수 있다. 이에 따라, 이동 통신 단말기(415)는 상대적으로 낮은 동작 전압에서도 고속으로 동작이 가능하며, 높은 데이터 신뢰성을 확보할 수 있다. 또한, 전술한 다양한 실시예들에 따른 상변화 메모리 장치는 다양한 전기 및 전자 기기들에 적용될 수 있다. 예를 들면, 상기 상변화 메모리 장치는 USB 메모리, MP3 플레이어, 디지털 카메라, 메모리 카드 등의 기기들에 채용될 수 있다.
상술한 바에 있어서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 실시예들에 따르면, 인-시튜 리플로우 메커니즘을 적용한 물리 기상 증착을 통하여 미세한 사이즈의 홀, 개구, 트렌치 등과 같은 미세 구조를 결함이 없이 완전히 매립하는 상변화 물질층 패턴 및/또는 상변화 구조물을 형성할 수 있다. 이러한 상변화 물질층 패턴 및/또는 상변화 구조물을 상변화 메모리 장치에 적용할 경우, 상기 상변화 메모리 장치는 데이터 유지 특성과 셋-리셋 상태의 저항 마진의 증가 등으로 향상된 동작 속도와 신뢰성을 가질 수 있다.
10, 50, 100：대상체
15, 55, 105, 195, 295：절연 구조물
20, 60, 110, 200, 300：미세 구조
25, 125, 295：상변화 물질층
30, 140, 210：상변화 물질층 패턴
65. 305：제1 상변화 물질층 70. 310：제2 상변화 물질층
75, 315：제1 상변화 물질층 패턴
80, 320：제2 상변화 물질층 패턴
115：웨팅막 120：시드막
130：웨팅막 패턴 135：시드막 패턴
150, 250：기판 155, 255：콘택 영역
160, 260：제1 절연층 165, 265：제1 개구
170, 270：제1 도전막 패턴 175, 275：제2 도전막 패턴
180, 280：다이오드 185, 285：하부 전극
190, 290：충진 부재 215：상부 전극층
220, 325：상부 전극 225, 330：제2 절연층
230, 335：제2 개구 235, 340：콘택

Claims (40)

  1. 미세 구조를 부분적으로 채우며, 제1 상변화 물질을 포함하는 제1 상변화 물질층 패턴; 및
    상기 미세 구조의 나머지를 채우며, 상기 제1 상변화 물질과 상이한 조성을 가지는 제2 상변화 물질을 포함하는 제2 상변화 물질층 패턴을 구비하는 상변화 구조물.
  2. 제1항에 있어서, 상기 제2 상변화 물질의 적어도 하나의 구성 성분의 함량이 상기 제1 상변화 물질보다 큰 것을 특징으로 하는 상변화 구조물.
  3. 제2항에 있어서, 상기 제2 상변화 물질의 안티몬(Sb) 및 텔루르(Te) 중에서 적어도 하나의 함량이 상기 제1 상변화 물질의 안티몬 및 텔루르의 함량보다 큰 것을 특징으로 하는 상변화 구조물.
  4. 제1항에 있어서, 상기 제1 상변화 물질은 상전이를 일으키며, 상기 제2 상변화 물질에는 상전이가 일어나지 않는 것을 특징으로 하는 상변화 구조물.
  5. 제1항에 있어서, 상기 제1 상변화 물질층 패턴은 상기 제2 상변화 물질층은 패턴 보다 낮은 온도에서 형성되는 것을 특징으로 하는 상변화 구조물.
  6. 제5항에 있어서, 상기 제1 상변화 물질층 패턴은 상기 제1 상변화 물질의 녹는점의 60% 이하의 온도에서 형성되며, 상기 제2 상변화 물질층 패턴은 상기 제2 상변화 물질의 녹는점의 60% 이상의 온도에서 형성되는 것을 특징으로 하는 상변화 구조물.
  7. 제1항에 있어서, 상기 제1 및 제2 상변화 물질은 각기 14족 내지 16족에 속하는 원소들의 2성분계 화합물, 3성분계 화합물, 4성분계 화합물 및 5성분계 화합물로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 상변화 구조물.
  8. 제7항에 있어서, 상기 제1 상변화 물질층 패턴 및 상기 제2 상변화 물질층 패턴 중에서 적어도 하나는 결정화 온도를 상승시키는 도펀트를 더 포함하는 것을 특징으로 하는 상변화 구조물.
  9. 제8항에 있어서, 상기 도펀트의 함량은 상기 제1 상변화 물질 및 상기 제2 상변화 물질 중에서 적어도 하나의 전체 중량에 대하여 5 중량퍼센트(%) 내지 30 중량퍼센트(%)인 것을 특징으로 하는 상변화 구조물.
  10. 제8항에 있어서, 상기 도펀트는 인듐(In), 주석(Sn), 비스무트(Bi), 탄소(C), 질소(N), 산소(O), 붕소(B), 실리콘(Si), 게르마늄(Ge) 및 알루미늄(Al)으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 상변화 구조물.
  11. 제8항에 있어서, 상기 제1 및 제2 상변화 물질은 각기 칼코게나이드 화합물, 비칼코게나이드 화합물, 도펀트를 함유하는 칼코게나이드 화합물 또는 도펀트를 함유하는 비칼코게나이드 화합물을 포함하는 것을 특징으로 하는 상변화 구조물.
  12. 제1항에 있어서, 상기 제1 상변화 물질층 패턴과 상기 제2 상변화 물질층 패턴 사이의 두께 비는 1.0：1.3 내지 3.0인 것을 특징으로 하는 상변화 구조물.
  13. 제1항에 있어서, 상기 제1 상변화 물질층 패턴과 상기 제1 상변화 물질층 패턴은 일체로 형성되는 것을 특징으로 하는 상변화 구조물.
  14. 제1항에 있어서, 상기 미세 구조와 상기 제1 상변화 물질층 패턴 사이에 배치되는 웨팅막 패턴 및 시드막 패턴 중에서 적어도 하나를 더 포함하는 것을 특징으로 하는 상변화 구조물.
  15. 제14항에 있어서, 상기 웨팅막 패턴은 금속, 금속 질화물 및 금속 산화물로 이루어진 그룹으로부터 선택된 하나 이상을 포함하며, 상기 시드막 패턴은 금속, 금속 질화물, 금속 실리사이드 및 금속 산화물로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 상변화 구조물.
  16. 제1항에 있어서, 상기 미세 구조는 홀, 개구 또는 트렌치를 포함하는 것을 특징으로 하는 상변화 구조물.
  17. 대상체 상에 절연 구조물을 형성하는 단계;
    상기 절연 구조물에 상기 대상체를 노출시키는 미세 구조를 형성하는 단계; 및
    상기 미세 구조를 채우면서 상기 절연 구조물 상에 상변화 물질을 증착하여 적어도 하나의 상변화 물질층을 형성하는 단계를 구비하며,
    상기 적어도 하나의 상변화 물질층은 상기 상변화 물질의 녹는점의 60% 이상의 온도에서 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  18. 제17항에 있어서, 상기 적어도 하나의 상변화 물질층은 물리 기상 증착 공정을 이용하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  19. 제18항에 있어서, 상기 적어도 하나의 상변화 물질층은 스퍼터링 공정을 이용하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  20. 제17항에 있어서, 상기 적어도 하나의 상변화 물질층을 형성하는 단계는 상기 상변화 물질에 도펀트를 첨가하는 단계를 더 포함하는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  21. 제17항에 있어서, 상기 적어도 하나의 상변화 물질층을 형성하기 전에, 상기 대상체, 상기 미세 구조의 측벽 및 상기 절연 구조물 상에 웨팅막 및 시드막 중에서 적어도 하나를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  22. 제17항에 있어서, 상기 적어도 하나의 상변화 물질층을 형성하는 단계는,
    상기 미세 구조를 부분적으로 채우는 제1 상변화 물질층을 형성하는 단계; 및
    상기 제1 상변화 물질층 상에 상기 미세 구조의 나머지를 채우는 제2 상변화 물질층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  23. 제22항에 있어서, 상기 제1 상변화 물질층은 제1 온도에서 제1 상변화 물질을 증착하여 형성되며, 상기 제2 상변화 물질층은 상기 제1 온도 보다 높은 제2 온도에서 제2 상변화 물질을 증착하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  24. 제22항에 있어서, 상기 제1 상변화 물질층은 상기 제1 상변화 물질의 녹는점의 60% 이하의 온도에서 형성되며, 상기 제2 상변화 물질층은 상기 제2 상변화 물질의 녹는점의 60% 이상의 온도에서 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  25. 제24항에 있어서, 상기 제1 상변화 물질층은 제1 물리 기상 증착 공정을 이용하여 형성되며, 상기 제2 상변화 물질층은 제2 물리 기상 증착 공정을 이용하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  26. 제24항에 있어서, 상기 제1 및 제2 상변화 물질층은 각기 스퍼터링 공정을 이용하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  27. 제22항에 있어서, 상기 제1 상변화 물질층과 상기 제2 상변화 물질층은 인-시튜로 수행되는 스퍼터링 공정을 이용하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  28. 제27항에 있어서, 상기 제1 및 제2 상변화 물질층은 동일한 조성을 갖는 소스 타겟들을 사용하여 형성되는 것을 특징으로 하는 상변화 물질층의 형성 방법.
  29. 콘택 영역을 갖는 기판;
    상기 기판 상에 배치되며, 상기 콘택 영역을 노출시키는 개구를 포함하는 절연층;
    상기 개구 내에 배치되는 하부 전극;
    상기 절연층 상에 배치되며, 상기 하부 전극을 노출시키는 미세 구조를 포함하는 절연 구조물;
    상기 미세 구조를 부분적으로 채우며, 제1 상변화 물질을 포함하는 제1 상변화 물질층 패턴;
    상기 미세 구조의 나머지를 채우며, 상기 제1 상변화 물질과 상이한 조성을 가지는 제2 상변화 물질을 포함하는 제2 상변화 물질층 패턴; 및
    상기 제2 상변화 물질층 패턴 상에 배치되는 상부 전극을 포함하는 상변화 메모리 장치.
  30. 제29항에 있어서, 상기 콘택 영역과 상기 하부 전극 사이에 배치되는 스위칭 소자를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치.
  31. 제30항에 있어서, 상기 스위칭 소자는 다이오드 또는 트랜지스터를 포함하는 것을 특징으로 하는 상변화 메모리 장치.
  32. 제29항에 있어서, 상기 하부 전극은 상기 개구를 부분적으로 채우는 실린더의 형상을 가지며, 상기 개구 내의 상기 하부 전극 상에 배치되는 충진 부재를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치.
  33. 제29항에 있어서, 상기 제2 상변화 물질의 적어도 하나의 구성 성분의 함량이 상기 제1 상변화 물질보다 큰 것을 특징으로 하는 상변화 메모리 장치.
  34. 제29항에 있어서, 상기 제1 상변화 물질층 패턴은 상기 하부 전극으로부터 인가되는 전류에 의해 상전이를 일으키며, 상기 제2 상변화 물질층 패턴은 상전이를 일으키지 않는 것을 특징으로 하는 상변화 메모리 장치.
  35. 제34항에 있어서, 상기 제1 상변화 물질층 패턴과 상기 제2 상변화 물질층 패턴 사이의 두께 비는 1.0：1.3 내지 3.0인 것을 특징으로 하는 상변화 메모리 장치.
  36. 콘택 영역을 갖는 기판 상에 상기 콘택 영역을 노출시키는 개구를 포함하는 절연층을 형성하는 단계;
    상기 개구 내에 하부 전극을 형성하는 단계;
    상기 절연층 상에 상기 하부 전극을 노출시키는 미세 구조를 포함하는 절연 구조물을 형성하는 단계;
    상기 미세 구조를 채우면서 상기 절연 구조물 상에 상변화 물질을 상기 상변화 물질의 녹는점의 60% 이상의 온도에서 증착하여 적어도 하나의 상변화 물질층을 형성하는 단계;
    상기 적어도 하나의 상변화 물질층을 부분적으로 제거하여 상기 미세 구조 내에 적어도 하나의 상변화 물질층 패턴을 형성하는 단계; 및
    상기 적어도 하나의 상변화 물질층 패턴 상에 상부 전극을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법.
  37. 제36항에 있어서, 상기 하부 전극을 형성하기 전에 상기 개구 내에 스위칭 소자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  38. 제36항에 있어서, 상기 적어도 하나의 상변화 물질층을 형성하기 전에, 상기 미세 구조의 측벽과 상기 하부 전극 상에 웨팅막 및 시드막 중에서 적어도 하나를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  39. 제36항에 있어서, 상기 적어도 하나의 상변화 물질층을 형성하는 단계는,
    제1 온도에서 제1 상변화 물질을 증착하여, 상기 미세 구조를 부분적으로 채우는 제1 상변화 물질층을 형성하는 단계; 및
    상기 제1 온도 보다 높은 제2 온도에서 제2 상변화 물질을 증착하여 상기 제1 상변화 물질층 상에 상기 미세 구조의 나머지를 채우는 제2 상변화 물질층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  40. 제39항에 있어서, 상기 제1 상변화 물질층은 상기 제1 상변화 물질의 녹는점의 60% 이하의 온도에서 형성되며, 상기 제2 상변화 물질층은 상기 제2 상변화 물질의 녹는점의 60% 이상의 온도에서 형성되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
KR1020100125403A 2009-12-29 2010-12-09 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 KR101782844B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102010061572A DE102010061572A1 (de) 2009-12-29 2010-12-27 Phasenänderungsstruktur, Verfahren zum Bilden einer Phasenänderungsschicht, Phasenänderungs-Speichervorrichtung und Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung
JP2010293210A JP2011139070A (ja) 2009-12-29 2010-12-28 相変化構造物、相変化物質層の形成方法、相変化メモリ装置及び相変化メモリ装置の製造方法
US12/979,895 US20110155985A1 (en) 2009-12-29 2010-12-28 Phase change structure, and phase change memory device
TW099146683A TW201135999A (en) 2009-12-29 2010-12-29 Phase change structure, method of forming a phase change layer, phase change memory device and method of manufacturing a phase change memory device
US13/752,310 US8557627B2 (en) 2009-12-29 2013-01-28 Methods of forming a phase change layer and methods of fabricating a phase change memory device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090132290 2009-12-29
KR20090132290 2009-12-29

Publications (2)

Publication Number Publication Date
KR20110076764A true KR20110076764A (ko) 2011-07-06
KR101782844B1 KR101782844B1 (ko) 2017-10-10

Family

ID=44916612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100125403A KR101782844B1 (ko) 2009-12-29 2010-12-09 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법

Country Status (2)

Country Link
KR (1) KR101782844B1 (ko)
TW (1) TW201135999A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130122542A (ko) * 2012-04-30 2013-11-07 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 유전체 물질로 중심-충전된 상 변화 합금을 포함하는 상 변화 메모리 구조체
KR101490053B1 (ko) * 2012-10-17 2015-02-06 한양대학교 산학협력단 상변화 메모리 셀 및 이의 제조방법
CN110277492A (zh) * 2018-03-15 2019-09-24 三星电子株式会社 制造半导体装置的方法
KR20190109175A (ko) * 2018-03-15 2019-09-25 삼성전자주식회사 반도체 소자의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090013419A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130122542A (ko) * 2012-04-30 2013-11-07 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 유전체 물질로 중심-충전된 상 변화 합금을 포함하는 상 변화 메모리 구조체
KR101490053B1 (ko) * 2012-10-17 2015-02-06 한양대학교 산학협력단 상변화 메모리 셀 및 이의 제조방법
CN110277492A (zh) * 2018-03-15 2019-09-24 三星电子株式会社 制造半导体装置的方法
KR20190109175A (ko) * 2018-03-15 2019-09-25 삼성전자주식회사 반도체 소자의 제조방법
CN110277492B (zh) * 2018-03-15 2024-04-05 三星电子株式会社 制造半导体装置的方法

Also Published As

Publication number Publication date
TW201135999A (en) 2011-10-16
KR101782844B1 (ko) 2017-10-10

Similar Documents

Publication Publication Date Title
JP2011139070A (ja) 相変化構造物、相変化物質層の形成方法、相変化メモリ装置及び相変化メモリ装置の製造方法
KR100808365B1 (ko) 상 변화 메모리 셀 내에 상 변화층 형성
KR100625170B1 (ko) 전극 구조체, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
JP2009218598A (ja) 抵抗メモリ素子及びその形成方法
US20070272950A1 (en) Semiconductor memory devices and methods of fabricating the same
US20150325787A1 (en) Method of filling an opening and method of manufacturing a phase-change memory device using the same
US20120231603A1 (en) Methods of forming phase change material layers and methods of manufacturing phase change memory devices
KR100935591B1 (ko) 콘택 저항 및 리셋 커런트를 개선할 수 있는 상변화 메모리소자 및 그 제조방법
US7928423B2 (en) Phase change memory device having an inversely tapered bottom electrode
US20100181549A1 (en) Phase-Changeable Random Access Memory Devices Including Barrier Layers and Metal Silicide Layers
KR20080070510A (ko) 상변화 메모리 소자 및 그 제조방법
KR101782844B1 (ko) 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
US20100163834A1 (en) Contact structure, method of manufacturing the same, phase changeable memory device having the same, and method of manufacturing phase changeable memory device
KR101298258B1 (ko) 상변화 메모리 장치의 제조 방법
KR101026603B1 (ko) 상변화 기억 소자의 제조방법
KR100548583B1 (ko) 상변환기억 소자의 형성방법
US8254166B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
KR20070094194A (ko) 상변화 메모리 소자의 제조 방법
KR101119222B1 (ko) 하부 전극 콘택의 접촉 면적 조절이 가능한 상변화 메모리 장치의 제조 방법
KR20090021762A (ko) 상변화 메모리 장치의 제조 방법
KR20070058054A (ko) 상변화 메모리 장치의 제조 방법
KR101099097B1 (ko) 상변화 메모리 장치의 제조 방법
US11444243B2 (en) Electronic devices comprising metal oxide materials and related methods and systems
KR20070011887A (ko) 상변화 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant