KR101099097B1 - 상변화 메모리 장치의 제조 방법 - Google Patents
상변화 메모리 장치의 제조 방법 Download PDFInfo
- Publication number
- KR101099097B1 KR101099097B1 KR1020090114117A KR20090114117A KR101099097B1 KR 101099097 B1 KR101099097 B1 KR 101099097B1 KR 1020090114117 A KR1020090114117 A KR 1020090114117A KR 20090114117 A KR20090114117 A KR 20090114117A KR 101099097 B1 KR101099097 B1 KR 101099097B1
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- phase change
- electrode contact
- memory device
- abandoned
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 85
- 239000010410 layer Substances 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 230000008021 deposition Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012782 phase change material Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 238000007517 polishing process Methods 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000004549 pulsed laser deposition Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000313 electron-beam-induced deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 3
- 150000001805 chlorine compounds Chemical class 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 150000002222 fluorine compounds Chemical class 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 230000001939 inductive effect Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 73
- 239000013078 crystal Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- -1 chalcogenide compound Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변화 메모리 장치의 제조방법을 공개한다. 이 방법은 하부 구조물이 형성된 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 식각하여 상기 하부 구조물을 노출시켜 하부 전극 콘택홀을 형성하는 단계; 하부 전극 콘택의 증착, 상기 하부 전극 콘택 상에 절연막의 증착, 상기 절연막 중 상기 하부 전극 콘택홀의 측벽에 증착된 부분 이외의 부분을 식각하는 공정을 반복하는 증착 및 식각 반복 단계; 상기 하부 전극 콘택 상에 상기 절연막을 증착하여 상기 하부 전극 콘택홀을 갭필하는 단계를 포함하는 것을 특징으로 한다. 따라서 본 발명에 의할 경우, 하부 전극 콘택을 통한 열손실이 방지되어 소비 전력을 감소시키고 작은 전류에도 용이하게 상변환하기 쉬우며, 하부 전극 콘택의 변형 시에도 상변화 메모리 장치의 기능을 유지시킨다. 또한, 상변화 영역이 상변환 후 발생한 열이 신속하게 냉각되어 상변화 메모리 장치의 특성 열화를 방지하여 상변화 영역의 안정적인 형성을 유도함으로써 상변화 메모리 장치의 신뢰성을 향상시킬 수 있다.
상변화 메모리 장치, 하부 전극 콘택홀, 하부 전극 콘택, 상변화 영역, 열 손실
Description
본 발명은 상변화 메모리 장치의 제조 방법에 관한 것으로, 특히 상변화 영역에 고온의 열을 발생시키기 위해서 하부 전극 콘택과 상변화 물질막의 접촉면적을 최소화하여 하부 전극 콘택의 저항을 증가시키는 상변화 메모리 장치의 제조 방법에 관한 것이다.
최근에 정보통신 기술의 급격한 발전에 따라 대용량의 정보를 무선으로 처리하는 휴대 정보통신 시스템 및 기기의 개발에 적합한 초고속ㆍ대용량ㆍ저 소비전력 등의 특성을 구비하는 차세대 반도체 메모리 장치의 필요성이 크게 요구되고 있다.
즉, 차세대 반도체 메모리 장치는 종래의 플래시(flash) 메모리 장치의 비휘발성, SRAM 장치의 고속 동작, DRAM 장치의 고집적성 등을 구비하면서도 더 낮은 소비 전력 특성을 가져야 한다.
이러한 차세대 반도체 메모리 장치로는 종래의 메모리 장치에 비하여 전력, 데이터의 유지 및 쓰기/읽기(writing/reading) 특성이 우수한 FRAM 장치, MRAM 장치, PRAM 장치 등이 연구되고 있다. 이들 차세대 메모리 장치 가운데 PRAM 장치(상변화 메모리 장치)는 단순한 구조를 가지며, 저렴한 비용으로 고집적도로 제조할 수 있으며, 고속 동작이 가능한 장점을 가지기 때문에 차세대 반도체 메모리 장치로 근래 들어 활발히 연구되고 있다.
일반적으로 상변화 물질(Phase- Change Material)은 온도에 따라 결정(crystalline) 상태 및 비정질(amorphous) 상태의 서로 다른 상태를 갖는 물질이다. 결정 상태는 비정질 상태에 비해 낮은 저항치를 나타내며, 질서 정연한 규칙적인 원자 배열을 지니고 있다. 결정 상태 및 비정질 상태는 상호 가역적인 변화가 가능하다. 즉, 결정 상태에서 비정질 상태로 변화시킬 수 있고,비정질 상태에서 다시 결정 상태로 변화시킬 수 있다. 상호 변화 가능한 상태를 지니며, 명확하게 구별될 수 있는 저항 값을 지닌 특성을 메모리 소자에 적용시킨 것이 PRAM(Phase-Change Memory Device : 상변화 메모리 장치)이다.
PRAM의 일반적인 형태는 트랜지스터의 소스 또는 드레인 영역에 콘택 플러그를 형성하고 그 상부에 상변화막 및 상부 전극을 순차적으로 형성시킨 것이다.
상술한 바와 같은 일반적인 구조의 PRAM에 데이터를 저장하는 방식을 설명하면 다음과 같다. 상변화막 하부의 전극을 통하여 전류를 인가하면, 인가된 전류에 의하여 하부 전극 콘택과 상변화 막의 접촉 영역에서 열(Joule Heat)이 발생한다.
발생된 열이 상변화막의 재결정 온도 이상이 되면, 상변화막의 결정 구조에 변화를 일으킨다. 인가 전류를 적절히 변화시켜 상변화막의 결정 구조를 의도적 으로 결정 상태 또는 비정질 상태로 변화시킨다.
이때, 결정질 상태와 비정질 상태의 변화에 따른 저항 값이 변하게 되므로 저장된 이전 데이터 값을 구별할 수 있게 되는 것이다. 비정질 상태에서 결정 상태로 만들기 위해서는 녹는점보다 낮은 온도에서 어느 정도 시간을 유지하면 결정화가 이루어진다.
그리고, 결정 상태를 비정질 상태로 만들기 위해서는 온도를 거의 녹는점(melting point )까지 올렸다가 급랭시킨다.
상기 상변화 메모리 장치의 상변화시 상변화막이 용융된 후에 급랭으로 변화될 때 열이 발생되는데, 이러한 열은 히터용 하부 전극 콘택으로 빠르게 방출시켜야 한다.
만약, 상기 열이 하부 전극 콘택으로 빠르게 방출되지 않으면, 상기 상변화막이 불안정 상태의 상으로 변화하게 되면서 고저항의 리셋 상태를 제대로 인식하지 못하는 경우가 발생하게 된다.
도 1은 종래의 수직형 상변화 메모리 장치의 상변화 영역 및 열 분포를 설명하기 위한 단면도로서, 하부 전극(10), 하부 전극 콘택(20), 상변화 물질막(30) 및 상부 전극(40)을 구비하고, 상변화 물질막(30)에는 상변화 영역(35)이 형성되어 있다.
도 1을 참조하면, 종래의 수직형 상변화 메모리 장치는 하부 전극, 하부 전극 콘택(20), 상변화 물질막(30) 및 상부 전극(40)이 수직하게 적층된 구조를 가 지므로 상변화 물질막(30)의 상변화 영역(35)은 하부 전극 콘택(20)에 접촉되는 부위를 중심으로 극히 부분적으로 형성된다.
상변화 영역(35)의 비저항의 변화를 유발하기 위한 열(heat)은 하부 전극으로부터 인가되는 전류에 의존하기 때문에 전류가 지나가는 하부 전극 콘택(20)과 상변화 영역(35)의 경계면을 중심으로 상변화 영역(35)을 형성하기 위한 열이 발생하게 된다.
즉, 도 1에 도시한 바와 같이 상변화 영역(35)과 하부 전극 콘택(20)의 계면을 중심으로 상변화 물질막(30) 내에 발생되는 열 분포(Td)가 하부 전극 콘택(20) 쪽으로 치우쳐서 분포하기 때문에 하부 전극 콘택(20)을 통하여 많은 열 손실(heat loss)이 발생한다.
이러한 현상은 금속이나 금속 질화물로 이루어진 하부 전극 콘택(20)이 상변화 물질막(30)에 비하여 약 7배 이상의 높은 열전도도를 갖는 것에 기인한다.
이와 같이, 상변화 물질막(30)에 열 손실이 발생하게 되면, 상변화 물질막(30)에 소정의 상변화 영역(35)을 형성하기 위하여 보다 많은 열이 요구되며, 이에 따라 하부 전극 콘택(20)으로부터 상변화 물질막(30)에 보다 높은 리셋 전류를 인가해주어야 한다.
그러나, 이와 같은 높은 리셋 전류는 상변화 메모리 장치의 소비 전력을 증가시킬 뿐만 아니라 상변화 물질막(30)의 열화를 촉진시키는 문제를 야기하게 된다.
더욱이, 열 분포(Td)가 하부 전극 콘택(20) 쪽으로 치우침에 따라 하부 전 극 콘택(20)과 상변화 물질막(30)과의 온도 차이가 증가하며, 결국 상변화 물질막(30)이 하부 전극 콘택(20)으로부터 이탈되는 문제도 발생하게 된다.
상기 하부 전극 콘택은 일반적으로 TiN 물질을 사용하여 형성하고 있는데, 열 전도성(thermal conductivity)이 우수할 뿐 아니라 높은 비저항을 갖는 물질이기 때문에 히터 물질로 적합하게 사용되고 있다.
최근에 소자의 고집적화가 점차 진행될수록 상변화 메모리 장치에서는 상변화에 필요한 리셋 전류를 더 낮추기 위하여 상기 TiN 보다 높은 비저항을 갖는 물질을 필요로 하고 있다.
물론, SiGe와 같은 물질들이 현재 테스트 되고는 있지만, 이러한 SiGe 물질은 상변화의 리셋시 충분한 열 전도성이 나오지 않기 때문에 리셋 동작에 있어서 속도 면에서 불리한 한계를 가지고 있다.
한편, 리셋(RESET) 과 셋(SET)에 의하여 상변화 물질막을 동작시키기 위해서는 하부 전극 콘택을 통하여 유입되는 전류와 하부 전극 콘택의 저항에 의하여 발생하는 열이 중요하며 하부 전극 콘택의 상부와 접촉되는 상변화 물질막, 즉 상변화 영역을 작은 전류에도 쉽게 비결정질 혹은 결정질 상변화 물질막으로 변환시키기 위해서는 하부 전극 콘택과 상변화 물질막의 접촉 면적이 작아야 한다.
또한, 동일 전류량에 의하여 많은 열을 발생시키기 위해서는 하부 전극 콘택의 저항이 커야 하며 동일 물질의 전극에서는 면적이 작을수록 저항이 크다.
하지만, 종래의 수직형 상변화 메모리 장치의 경우 열의 누적에 의한 하부 전극 콘택이 변형이 되기 쉽고 하부 전극 콘택이 끊어진 경우 더 이상 상변화 메모 리 장치로서의 기능을 하지 못하는 문제점이 있었다.
본 발명의 목적은 하부 전극 콘택과 상변화 물질과의 접촉 면적을 최소화하여 하부 전극 콘택의 박막에 의한 저항을 증가시키고 상변환 후 발생한 열이 빨리 냉각되도록 여러 겹의 하부 전극 콘택과 절연막을 구비한 상변화 메모리 장치의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 하부 구조물이 형성된 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 식각하여 상기 하부 구조물을 노출시켜 하부 전극 콘택홀을 형성하는 단계; 하부 전극 콘택의 증착, 상기 하부 전극 콘택 상에 절연막의 증착, 상기 절연막 중 상기 하부 전극 콘택홀의 측벽에 증착된 부분 이외의 부분을 식각하는 공정을 반복하는 증착 및 식각 반복 단계; 상기 하부 전극 콘택 상에 상기 절연막을 증착하여 상기 하부 전극 콘택홀을 갭필하는 단계를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 증착 및 식각 반복 단계는 상기 층간 절연막 및 상기 노출된 하부 구조물 상에 제1 하부 전극 콘택을 증착하는 제1 단계; 상기 증착된 제1 하부 전극 콘택 상에 제1 절연막을 증착하는 제2 단계; 상기 제1 절연막 중 상기 하부 전극 콘택홀의 측벽에 증착된 부분 이외의 부분을 식각하여 상기 제1 절연막과 상기 하부 구조물 사이에 있던 상기 제1 하부 전극 콘택을 노출시키는 제3 단계; 제2 하부 전극 콘택을 증착하는 제4 단계; 상기 증착된 제2 하부 전극 콘택 상에 제2 절연막을 증착하는 제5 단계; 상기 제2 절연막 중 상기 하부 전극 콘택홀의 측벽에 증착된 부분 이외의 부분을 식각하여 상기 제2 절연막과 상기 제1 하부 전극 콘택 사이에 있던 상기 제2 하부 전극 콘택을 노출시키는 제6 단계를 포함하며, 상기 제4 내지 제6 단계가 반복될 수 있는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 하부 전극 콘택홀을 갭필하는 단계 이후에 상기 층간 절연막의 상부 면이 노출될 때까지 연마 공정을 수행하는 단계; 상변화 물질막을 증착하는 단계; 상기 상변화 물질막 상에 상부 전극용 도전막을 증착하는 단계를 더 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 상부 전극용 도전막을 증착하는 단계 이후에 상기 상부 전극용 도전막 상에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 식각 마스크로 사용하여 상기 상부 전극용 도전막 및 상변화 물질막을 식각하여 상부 전극 및 상변화 물질막 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 마스크 패턴은 상기 하부 전극 콘택홀보다 큰 면적을 마스크하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 연마 공정은 화학적 기계적 연마 공정을 수행하여 상기 층간 절연막 상부 및 상기 하부 전극 콘택홀 상부에 상기 층간 절연막 표면의 높이를 초과하여 적층된 상기 하부 전극 콘택 및 상기 절연막을 제거하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 연마 공정은 상기 하부 전극 콘택 각각이 상기 절연막 각각에 의해 분리된 링 형태의 단면을 형성하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 하부 전극 콘택홀은 이방성 식각 공정을 이용하여 원기둥 형태로 형성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 하부 전극 콘택은 증착성과 스텝 카버리지를 위하여 도전막을 10 내지 50 옴스트롱 두께로 증착되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 도전막은 불순물로 도핑된 폴리실리콘, 금속 및 도전성 금속 질화물 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 금속은 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 및 구리(Cu) 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 도전성 금속 질화물은 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 알루미늄 질화물(AlN) 및 티타늄 알루미늄 질화물(TiAlN) 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 도전막은 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 전자 빔 증착 공정, 및 펄스 레이저 증착 공정 중 어느 하나를 이용하여 형성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 절연막은 상기 하부 전극 콘택에 대하여 식각 선택 비를 갖는 물질을 사용하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 절연막은 실리콘 질화물(SiN), 실리콘 산질화물(SiON) 및 티타늄 산질화물(TiON) 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 절연막은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정 및 고밀도 플라즈마 화학 기상 증착 공정 중 어느 하나를 이용하여 형성하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 절연막은 50 옴스트롱 이하의 두께로 증착하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 절연막의 식각은 수소, 질소, 산소, 불소 화합물 및 염소 화합물 중에서 선택된 어느 하나의 기체의 플라즈마를 식각 가스로 이용하는 건식 식각 방법을 적용하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 상변화 물질막은 게르마늄-안티몬-텔루륨(Ge-Sb-Te), 비소-안티몬-텔루륨(As-Sb-Te), 주석-안티몬-텔루륨(Sn-Sb-Te), 주석-인듐-안티몬-텔루륨(Sn-In-Sb-Te) 및 비소-게르마늄-안티몬-텔루륨(As-Ge-Sb-Te) 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조 방법은 상기 상부 전극용 도전막은 불순물로 도핑된 폴리실리콘, 금속 및 도전성 금속 질화물 중 어느 하나를 포함하는 것을 특징으로 한다.
본 발명의 상변화 메모리 장치의 제조 방법은 하부 전극 콘택을 통한 열손실이 방지되어 소비 전력을 감소시키고 작은 전류에도 용이하게 상변환하기 쉬우며, 하부 전극 콘택의 변형 시에도 상변화 메모리 장치의 기능을 유지시킨다.
또한, 상변화 영역이 상변환 후 발생한 열이 신속하게 냉각되어 상변화 메모리 장치의 특성 열화를 방지하여 상변화 영역의 안정적인 형성을 유도함으로써 상변화 메모리 장치의 신뢰성을 향상시킬 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 상변화 메모리 장치의 제조 방법을 설명하면 다음과 같다.
도 2 내지 도 15는 본 발명의 일실시예에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 공정별 단면도이다.
먼저, 도 2에 도시한 것과 같이, 하부 구조물(150)이 형성된 기판(100) 상에 층간 절연막(200)을 형성한다. 기판(100)은 실리콘 웨이퍼, SOI(Silicon-On-Insulator) 기판, 또는 금속 산화물 단결정 기판을 포함하며, 하부 구조물(150)은 기판(100) 상에 형성된 콘택 영역, 도전성 패턴, 패드, 플러그, 콘택을 포함할 수 있다.
층간 절연막(200)은 적어도 하나의 산화막 또는 질화막을 포함한다.
예를 들면, 상기 산화막은 TEOS(tetraethly orthosilicate), USG(undoped silicate glass), SOG(spin on glass), FOX(flowable oxide) 또는 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 산화물을 사용하여 형성되고, 상기 질화막은 실리콘 질화물(SiXNY)을 사용하여 형성된다.
층간 절연막(200)은 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 원자층 적층(ALD) 공정, 또는 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정을 이용하여 형성되는데, 기판(100) 상에 위치하는 하부 구조물(150)을 완전히 덮도록 충분한 높이로 형성된다.
도 3에 도시한 것과 같이, 사진 식각(photolithography) 공정을 이용하여 층간 절연막(200)을 부분적으로 식각함으로써, 층간 절연막(200)에 하부 구조물(150)을 부분적으로 노출시키는 하부 전극 콘택홀(250H)을 형성하는데, 하부 전극 콘택홀(250H)은 이방성 식각 공정을 이용하여 원기둥 형태로 형성된다.
여기에서, 사진 식각 공정이란 산화 공정이나 박막 증착 공정의 결과로 기판 위에 형성되어 있는 층을 선택적으로 제거하는 공정을 말하고, 이방성 식각 공정이란 식각 반응이 한쪽 방향, 예를 들어 수직 방향으로만 진행되는 식각 공정을 말한다.
다음, 도 4에 도시한 것과 같이, 층간 절연막(200) 및 부분적으로 노출된 하부 구조물(150) 상에 제1 하부 전극 콘택(300)을 증착한다. 이때, 제1 하부 전극 콘택(300)은 증착성과 스텝 카버리지(Step Coverage)가 좋은 제1 도전막을 10~50 옴스트롱 정도의 두께로 하는 것이 바람직하다.
상기 제1 도전막(300)은 불순물로 도핑된 폴리실리콘, 금속 또는 도전성 금속 질화물을 사용하여 형성되는데, 예를 들어 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 구리(Cu), 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 알루미늄 질화물(AlN) 또는 티타늄 알루미늄 질화물(TiAlN) 등을 사용하여 형성된다.
또한, 상기 제1 도전막(300)은 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 전자 빔 증착 공정, 또는 펄스 레이저 증착(PLD) 공정을 이용하여 형성된다.
도 5에 도시한 것과 같이, 증착된 제1 하부 전극 콘택(300)인 제1 도전막 상에 제1 절연막(350)을 증착한다. 제1 절연막(350)은 제1 도전막(300)에 대하여 식각 선택 비를 갖는 물질을 사용하여 형성되는데, 예를 들어 실리콘 질화물과 같은 질화물이나 실리콘 산질화물(SiON) 또는 티타늄 산질화물(TiON) 등의 산질화물을 사용하여 형성된다.
제1 절연막(350)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정 또는 고밀도 플라즈마 화학 기상 증착 공정을 이용하여 형성된다.
이때, 제1 절연막(350) 증착은 증착되는 두께가 작으면 작을수록 더욱 좋은 하부 전극 콘택이 형성되므로 50 옴스트롱 이내의 두께로 하는 것이 바람직하다.
도 6에 도시한 것과 같이, 증착된 제1 절연막(350)을 식각하는데, 수소(H2), 질소(N2), 산소(O2), 불소 화합물 및 염소 화합물로 이루어지는 그룹에서 선택된 하나의 기체의 플라즈마를 식각 가스로 이용하는 건식 식각 방법을 적용한다.
건식 식각 특성 상 플라즈마 이온의 직진성에 의하여 식각은 상부와 하부에서 발생하는 식각 속도 대비 측벽의 식각 속도는 현저하게 낮아서 제1 하부 전극 콘택(300)의 상부에 증착된 제1 절연막(350)은 식각이 되어 제1 절연막(350)과 하부 구조물(150) 사이에 있던 제1 하부 전극 콘택(300)의 일부는 노출이 되지만 측벽의 제1 절연막(350)은 잔존한다.
도 7에 도시한 것과 같이, 식각을 통하여 노출된 제1 하부 전극 콘택(300) 상부에 다시 제2 하부 전극 콘택(400)을 증착한다. 여기에서, 제2 하부 전극 콘택(400)은 증착성과 스텝 카버리지(STEP Coverage)가 좋은 제2 도전막을 10~50 옴스트롱 정도의 두께로 하는 것이 바람직하다.
상기 제2 도전막(400)의 종류와 형성 공정은 저항 값의 균일성을 위하여 제1 하부 전극 콘택(300)에서와 실질적으로 동일한 물질과 공정을 사용하는 것이 바람직하다.
도 8에 도시한 것과 같이, 증착된 제2 하부 전극 콘택(400) 상에 제2 절연막(450)을 50 옴스트롱 이내의 두께로 증착한다. 여기에서, 제2 절연막(450)의 종류와 형성 공정은 제1 절연막(350)에서와 실질적으로 동일한 물질과 공정을 사용하는 것이 바람직하다.
도 9에 도시한 것과 같이, 증착된 제2 절연막(450)을 다시 식각하는데, 마찬가지로 제2 하부 전극 콘택(400)의 상부에 증착된 제2 절연막(450)은 식각이 되어 제2 절연막(450)과 제1 하부 전극 콘택(300)사이에 있던 제2 하부 전극 콘택(400)의 일부는 노출이 되지만 측벽의 제2 절연막(450)은 잔존한다.
도 10에 도시한 것과 같이, 식각을 통하여 노출된 제2 하부 전극 콘택(400) 상부에 다시 제3 하부 전극 콘택(500)을 증착한다. 여기에서, 제3 하부 전극 콘택(500)은 증착성과 스텝 카버리지(Step Coverage)가 좋은 제3 도전막을 10~50 옴스트롱 정도의 두께로 하는 것이 바람직하다.
상기 제3 도전막(500)의 종류와 형성 공정은 저항 값의 균일성을 위하여 제1 및 제2 하부 전극 콘택(300, 400)에서와 실질적으로 동일한 물질과 공정을 사 용하는 것이 바람직하다.
도 11에 도시한 것과 같이, 증착된 제3 하부 전극 콘택(500) 상에 제3 절연막(550)을 증착하여 하부 전극 콘택홀을 갭필(gap fill)한다. 여기에서, 제3 절연막(550)의 종류와 형성 공정은 제1 및 제2 절연막(350, 450)에서와 실질적으로 동일한 물질과 공정을 사용하는 것이 바람직하다.
이때, 제3 절연막(550) 증착은 증착되는 두께가 작으면 작을수록 더욱 좋은 하부 전극 콘택이 형성되므로 50 옴스트롱 이내의 두께로 하는 것이 바람직하다.
본 실시예에서는 이해의 편의를 위하여 하부 전극 콘택 및 절연막을 각각 세 겹으로 형성하는 것으로 기재하였으나, 하부 전극 콘택홀의 공간이 허락된다면 하부 전극 콘택 및 절연막을 각각 네 겹 이상으로 형성할 수 있음은 당연하다.
도 12a에 도시한 것과 같이, 층간 절연막(200)의 상부 면이 노출될 때까지 화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 공정을 수행하여 층간 절연막(200) 상부 및 하부 전극 콘택홀 상부에서 층간 절연막(200) 표면의 높이를 초과하여 적층된 제1 내지 제3 하부 전극 콘택(300, 400, 500) 및 제1 내지 제3 절연막(350, 450, 550)을 제거하여 단면상 각각의 하부 전극 콘택을 분리시킨다.
도 12b는 상기 본 발명의 상변화 메모리 장치 제조 방법의 일 실시예에 따라 화학적 기계적 연마 공정 수행이 완료된 후의 평면도를 도 12a의 단면도와 대응시킨 도면으로서, 평면도는 층간 절연막(200), 링 형태의 제1 내지 제3 하부 전극 콘택(300, 400, 500) 및 제1 내지 제3 절연막(350, 450, 550)으로 구성된다.
하나의 원기둥 형태로 된 하부 전극 콘택과 비교할 때 세 겹의 제1 내지 제3 하부 전극 콘택(300, 400, 500)의 박막에 의하여 상변화 물질막과의 접촉 면적이 감소되어 저항이 증가됨에 따라 많은 열이 발생되어 작은 전류에도 용이하게 상변환이 가능해지고, 제1 내지 제3 하부 전극 콘택(300, 400, 500)의 박막과 박막 사이에 제1 내지 제3 절연막(350, 450, 550) 각각이 형성되어 상변환으로 인한 상변화 물질막의 발열 후 제1 내지 제3 하부 전극 콘택(300, 400, 500)으로 열 방출시 절연막에 의해 제1 내지 제3 하부 전극 콘택(300, 400, 500)이 신속하게 냉각되며, 세 겹의 제1 내지 제3 하부 전극 콘택(300, 400, 500) 중 일부가 변형되더라도 상변화 메모리 장치의 기능을 유지할 수 있게 된다.
도 13에 도시한 것과 같이, 화학적 기계적 연마로 노출된 층간 절연막(200)과 상기 제1 내지 제3 하부 전극 콘택(300, 400, 500) 및 제1 내지 제3 절연막(350, 450, 550)의 단면을 모두 덮도록 상변화 물질막(600)을 형성한다. 상변화 물질막(600)은 칼코겐 화합물을 포함하는데, 예로서는 게르마늄-안티몬-텔루륨(Ge-Sb-Te), 비소-안티몬-텔루륨(As-Sb-Te), 주석-안티몬-텔루륨(Sn-Sb-Te), 주석-인듐-안티몬-텔루륨(Sn-In-Sb-Te), 비소-게르마늄-안티몬-텔루륨(As-Ge-Sb-Te) 등을 들 수 있다.
또한, 상기 상변화 물질막(600) 상에 상부 전극용 제4 도전막(700)을 형성한다.
여기에서, 상부 전극은 증착성과 스텝 카버리지(STEP Coverage)가 좋은 상부 전극용 제4 도전막(700)을 10~50 옴스트롱 정도의 두께로 하는 것이 바람직하 다.
상부 전극은 제1 내지 제3 하부 전극 콘택(300, 400, 500)과 저항 값이 반드시 균일할 필요는 없으므로 상기 상부 전극용 제4 도전막(700)의 종류와 형성 공정은 제1 내지 제3 하부 전극 콘택(300, 400, 500)과 반드시 동일한 물질과 공정을 사용할 필요는 없다.
따라서, 상부 전극용 제4 도전막(700)의 종류는 불순물로 도핑된 폴리실리콘, 금속 또는 도전성 금속 질화물을 포함할 수 있고, 상부 전극용 제4 도전막(700)의 형성 공정은 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 전자 빔 증착 공정, 또는 펄스 레이저 증착(PLD) 공정을 포함할 수 있다.
도 14 및 도 15에 도시한 것과 같이, 상기 상부 전극용 제4 도전막(700) 상에 마스크 패턴(800)을 형성하고, 상기 마스크 패턴(800)을 식각 마스크로 사용하여 상변화 물질막(600) 및 상부 전극용 제4 도전막(700)을 식각하여 상변화 물질막 패턴(650)과 상부 전극(750)을 형성한다.
이때, 상부 전극(750)과 상변화 물질막 패턴(650)은 화학적 기계적 연마로 노출된 제1 내지 제3 하부 전극 콘택(300, 400, 500) 및 제1 내지 제3 절연막(350, 450, 550)의 단면의 영역 보다는 면적이 넓어야 하므로 마스크 패턴(800)은 하부 전극 콘택홀(250H)보다 넓은 면적을 마스크할 수 있는 것이어야 한다.
이와 같이, 본 발명의 상변화 메모리 장치의 제조 방법은 하부 전극 콘택과 상변화 물질과의 접촉 면적을 최소화하여 하부 전극 콘택의 박막에 의한 저항을 증가시키고 상변환 후 발생한 열이 빨리 냉각되도록 여러 겹의 하부 전극 콘택과 절연막을 구비함으로써 하부 전극 콘택을 통한 열손실이 방지되어 소비 전력을 감소시키고 작은 전류에도 용이하게 상변환할 수 있고 상변환 후 발생한 열이 신속하게 냉각되어 상변화 메모리 장치의 특성 열화를 방지하고 하부 전극 콘택의 일부 변형 시에도 상변화 영역의 안정적인 형성을 유도하여 상변화 메모리 장치의 신뢰성을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 당업계에서 통상의 지식을 가진 자라면 이하의 특허 청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 수직형 상변화 메모리 장치의 상변화 영역 및 열 분포를 설명하기 위한 단면도이다.
도 2 내지 도 15는 본 발명의 일실시예에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 공정별 단면도이다.
Claims (20)
- 하부 구조물이 형성된 기판 상에 층간 절연막을 형성하는 단계;상기 층간 절연막을 식각하여 상기 하부 구조물을 노출시켜 하부 전극 콘택홀을 형성하는 단계;하부 전극 콘택의 증착, 상기 하부 전극 콘택 상에 절연막의 증착, 상기 절연막 중 상기 하부 전극 콘택홀의 측벽에 증착된 부분 이외의 부분을 식각하는 공정을 반복하는 증착 및 식각 반복 단계;상기 하부 전극 콘택 상에 상기 절연막을 증착하여 상기 하부 전극 콘택홀을 갭필하는 단계를 포함하고,상기 증착 및 식각 반복 단계는상기 층간 절연막 및 상기 노출된 하부 구조물 상에 제1 하부 전극 콘택을 증착하는 제1 단계;상기 증착된 제1 하부 전극 콘택 상에 제1 절연막을 증착하는 제2 단계;상기 제1 절연막 중 상기 하부 전극 콘택홀의 측벽에 증착된 부분 이외의 부분을 식각하여 상기 제1 절연막과 상기 하부 구조물 사이에 있던 상기 제1 하부 전극 콘택을 노출시키는 제3 단계;제2 하부 전극 콘택을 증착하는 제4 단계;상기 증착된 제2 하부 전극 콘택 상에 제2 절연막을 증착하는 제5 단계;상기 제2 절연막 중 상기 하부 전극 콘택홀의 측벽에 증착된 부분 이외의 부분을 식각하여 상기 제2 절연막과 상기 제1 하부 전극 콘택 사이에 있던 상기 제2 하부 전극 콘택을 노출시키는 제6 단계를 포함하며,상기 제4 내지 제6 단계가 반복될 수 있는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 삭제
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 하부 전극 콘택홀을 갭필하는 단계 이후에상기 층간 절연막의 상부 면이 노출될 때까지 연마 공정을 수행하는 단계;상변화 물질막을 증착하는 단계;상기 상변화 물질막 상에 상부 전극용 도전막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 3 항에 있어서,상기 상부 전극용 도전막을 증착하는 단계 이후에상기 마스크 패턴을 식각 마스크로 사용하여 상기 상부 전극용 도전막 및 상변화 물질막을 식각하여 상부 전극 및 상변화 물질막 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,상기 마스크 패턴은상기 하부 전극 콘택홀보다 큰 면적을 마스크하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 3 항에 있어서,상기 연마 공정은화학적 기계적 연마 공정을 수행하여 상기 층간 절연막 상부 및 상기 하부 전극 콘택홀 상부에 상기 층간 절연막 표면의 높이를 초과하여 적층된 상기 하부 전극 콘택 및 상기 절연막을 제거하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.상기 연마 공정은상기 하부 전극 콘택 각각이 상기 절연막 각각에 의해 분리된 링 형태의 단면을 형성하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 하부 전극 콘택홀은이방성 식각 공정을 이용하여 원기둥 형태로 형성되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 하부 전극 콘택은증착성과 스텝 카버리지를 위하여 도전막을 10 내지 50 옴스트롱 두께로 증착되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제 9 항에 있어서,상기 도전막은불순물로 도핑된 폴리실리콘, 금속 및 도전성 금속 질화물 중 어느 하나를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 금속은텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 및 구리(Cu) 중 어느 하나를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 도전성 금속 질화물은텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 알루미늄 질화물(AlN) 및 티타늄 알루미늄 질화물(TiAlN) 중 어느 하나를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제 9 항에 있어서,상기 도전막은스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 전자 빔 증착 공정, 및 펄스 레이저 증착 공정 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 절연막은상기 하부 전극 콘택에 대하여 식각 선택 비를 갖는 물질을 사용하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 절연막은실리콘 질화물(SiN), 실리콘 산질화물(SiON) 및 티타늄 산질화물(TiON) 중 어느 하나를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 절연막은화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정 및 고밀도 플라즈마 화학 기상 증착 공정 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 절연막은50 옴스트롱 이하의 두께로 증착하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 절연막의 식각은수소, 질소, 산소, 불소 화합물 및 염소 화합물 중에서 선택된 어느 하나의 기체의 플라즈마를 식각 가스로 이용하는 건식 식각 방법을 적용하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 19은(는) 설정등록료 납부시 포기되었습니다.제 3 항에 있어서,상기 상변화 물질막은게르마늄-안티몬-텔루륨(Ge-Sb-Te), 비소-안티몬-텔루륨(As-Sb-Te), 주석-안티몬-텔루륨(Sn-Sb-Te), 주석-인듐-안티몬-텔루륨(Sn-In-Sb-Te) 및 비소-게르마 늄-안티몬-텔루륨(As-Ge-Sb-Te) 중 어느 하나를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 청구항 20은(는) 설정등록료 납부시 포기되었습니다.제 3 항에 있어서,상기 상부 전극용 도전막은불순물로 도핑된 폴리실리콘, 금속 및 도전성 금속 질화물 중 어느 하나를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090114117A KR101099097B1 (ko) | 2009-11-24 | 2009-11-24 | 상변화 메모리 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090114117A KR101099097B1 (ko) | 2009-11-24 | 2009-11-24 | 상변화 메모리 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110057641A KR20110057641A (ko) | 2011-06-01 |
| KR101099097B1 true KR101099097B1 (ko) | 2011-12-27 |
Family
ID=44393237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090114117A KR101099097B1 (ko) | 2009-11-24 | 2009-11-24 | 상변화 메모리 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101099097B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111640864A (zh) * | 2020-05-28 | 2020-09-08 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
| CN112382633A (zh) * | 2020-11-11 | 2021-02-19 | 无锡拍字节科技有限公司 | 三维铁电存储器及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100911473B1 (ko) * | 2007-06-18 | 2009-08-11 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 |
-
2009
- 2009-11-24 KR KR1020090114117A patent/KR101099097B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100911473B1 (ko) * | 2007-06-18 | 2009-08-11 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110057641A (ko) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7622379B2 (en) | Methods of forming metal contact structures and methods of fabricating phase-change memory devices using the same | |
| KR100808365B1 (ko) | 상 변화 메모리 셀 내에 상 변화층 형성 | |
| US8896045B2 (en) | Integrated circuit including sidewall spacer | |
| US7663909B2 (en) | Integrated circuit having a phase change memory cell including a narrow active region width | |
| KR101994449B1 (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| US8552412B2 (en) | Variable resistance memory device and method of forming the same | |
| US20080272355A1 (en) | Phase change memory device and method for forming the same | |
| US20110155989A1 (en) | Variable resistance memory device and methods of forming the same | |
| US9755145B2 (en) | Memory arrays having confined phase change material structures laterally surrounded with silicon nitride | |
| US20050174861A1 (en) | Phase-change memory device and method of manufacturing the same | |
| US20100051896A1 (en) | Variable resistance memory device using a channel-shaped variable resistance pattern | |
| US7928423B2 (en) | Phase change memory device having an inversely tapered bottom electrode | |
| US8853660B2 (en) | Semiconductor memory devices having lower and upper interconnections, selection components and memory components | |
| KR101099097B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR101077158B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| US8254166B2 (en) | Integrated circuit including doped semiconductor line having conductive cladding | |
| KR101058495B1 (ko) | 다이오드형 상변화 메모리 장치의 제조 방법 | |
| KR20110076764A (ko) | 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 | |
| KR101119222B1 (ko) | 하부 전극 콘택의 접촉 면적 조절이 가능한 상변화 메모리 장치의 제조 방법 | |
| KR20090012580A (ko) | 상변화 메모리 소자의 제조 방법 | |
| KR20100027949A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR101068814B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR20100076631A (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| KR20130078136A (ko) | 상변화 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |