CN1744325A - 可实现多位存储的单元结构 - Google Patents
可实现多位存储的单元结构 Download PDFInfo
- Publication number
- CN1744325A CN1744325A CN 200510028673 CN200510028673A CN1744325A CN 1744325 A CN1744325 A CN 1744325A CN 200510028673 CN200510028673 CN 200510028673 CN 200510028673 A CN200510028673 A CN 200510028673A CN 1744325 A CN1744325 A CN 1744325A
- Authority
- CN
- China
- Prior art keywords
- phase change
- change layer
- layer
- heating
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种可实现多位存储的单元结构,属于微电子技术领域。本发明包括:基底、下电极、相变层、加热层、阻挡层、上电极、绝缘侧壁,基底设在最下层,在基底的上面设有下电极,上电极设在最上层,在下电极和上电极之间设有至少三层相变层,上电极与相变层之间、下电极与相变层之间以及相变层之间设有阻挡层,每个相变层中间设有加热层,下电极、相变层、加热层、阻挡层和上电极均设在绝缘侧壁的细孔里。本发明有效提高数据存储密度,并且提高多位存储的稳定性。
Description
技术领域
本发明涉及的是一种微电子技术领域的器件,具体地说,是一种可实现多位存储的单元结构。
背景技术
相变存储器(Phase Change Memory,PRAM)是以存储介质发生相变为核心,其原理是存储介质由于热效应而产生晶态-非晶态之间的可重复转变,从而使存储单元在低阻-高阻状态之间可逆变化。当切断电源之后,PRAM仍能保持所存储的信息,因此特别适用于便携式的移动信息终端。PRAM的优点还在于能够高速地读出和书写信息,并且耐久性方面也十分出色,可实现1013次以上的无故障写入/擦除操作,使得生产出的存储器能够像低功率非易失性RAM一样进行操作,是极有潜力的新一代不挥发存储器。另一方面,如果能够在相变存储器中实现多位存储技术(Multibit or multilevel),则可以在不降低存储单元尺寸的条件下,有效地增加单位面积下的存储密度,达到提高存储密度和容量的目的。要在相变存储器中实现多位存储,每个单元的存储介质必须具有至少4种状态,即4个电阻值,才能满足电路对输出信号的编码要求(对应2个比特)。
经对现有技术文献的检索发现,美国专利公开号为5406509,公开日为1995年4月11日,专利名称为Electrically erasable,directly overwritable,multibit single cell memory elements and arrays fabricated therefrom(可电擦写、可直接重写的多位存储单元及由此制备的阵列),该专利为了在相变存储器中实现多位存储,简单地采用单层硫族化合物薄膜作为存储介质的结构,在初始态(如晶态)的基础上,采用逐渐增加的电流脉冲,实现硫族化合物薄膜的部分非晶化,从而实现多个电阻值。但是单层相变介质的结构在重新写入数据时,数据的重复性将存在问题。因为再次晶化后的硫族化合物薄膜必须在同样大小的电脉冲下,达到同样的非晶化比例,并且非晶化比例必须控制得十分精确,才能得到同样的电阻值,而这在实际操作中是难以达到的。
发明内容
本发明的目的在于克服现有技术存在的不足,提供一种可实现多位存储的单元结构,使其有效提高数据存储密度,并且提高多位存储的稳定性。
本发明是通过以下技术方案实现的,本发明包括:基底、下电极、相变层、加热层、阻挡层、上电极、绝缘侧壁,基底设在最下层,在基底的上面设有下电极,上电极设在最上层,在下电极和上电极之间设有至少三层相变层,上电极与相变层之间、下电极与相变层之间以及相变层之间设有阻挡层,每个相变层中间设有加热层,下电极、相变层、加热层、阻挡层和上电极均设在绝缘侧壁的细孔里。
所述的相变层,其材料为硫系化合物及硫系化合物与N、O、Si或Sn的掺杂物。硫系化合物在非晶态和晶态之间或者不同晶态之间转变实现可编程性能。
所述的加热层,其下层的厚度比上层的厚。
所述的阻挡层是具有孔径小于30纳米的多孔性薄层。
所述的孔,其中有导电通道。
以存储单元含三层相变介质为例,原始器件的电阻形态是[晶态/晶态/晶态]。当器件工作时,电流从下电极流入,由于基底的绝缘作用,电流方向指向第一相变层(三层相变层中,最下层的相变层)。在施加一个较小的电流脉冲的情况下,当电流流经第一相变层中间的第一加热层(三层加热层中,最下层的加热层)时,第一加热层产生焦耳热,对第一相变层起到加热作用,使第一相变层温度升高至熔点以上并急冷发生非晶化转变,与此同时,第二加热层(三层加热层中,中间的加热层)、第三加热层(三层加热层中,最上层的加热层)也同样因有电流流过而发热,但因为厚度较第一加热层小,产生的热量不足以使与之相邻的第二相变层(三层相变层中,中间的相变层),第三相变层(三层相变层中,最上层的相变层)的温度达到熔点,因此不会发生非晶化转变,经历这样工作过程的器件呈现出[非晶/晶态/晶态]的电阻形态,电流最后经由上电极流出。同样道理,当施加一个中等电流脉冲时,电流流向与工作原理与上述过程一样,只是由于电流值增大,使得第一加热层和第二加热层的发热量均足以使相邻的第一相变层,第二相变层发生非晶化转变,但第三加热层因为厚度较第一加热层和第二加热层小,发热量仍不足以使第三相变层发生非晶化转变,经历这样工作过程的器件呈现出[非晶/非晶/晶态]的电阻形态。同理,当施加一个较大电流脉冲时,第一加热层,第二加热层,第三加热层的发热量均足以使相邻的第一相变层,第二相变层,第三相变层温度达到熔点而发生非晶化转变,经历这样工作过程的器件呈现出[非晶/非晶/非晶]的电阻形态。以上四种电形态分别对应四个稳定的电阻值,由此可实现多位存储。四层阻挡层所起到的作用是是防止各相变层之间的扩散和热串扰,周边绝缘侧壁的作用是定义存储单元尺寸并防止存储单元之间的扩散和热串扰。
本发明的另一种形式为:基底、下电极、相变材料不同的相变层、加热层、上电极、绝缘侧壁,基底设在最下层,在基底的上面设有下电极,上电极设在最上层,在下电极和上电极之间设有至少三层相变材料不同的相变层,至少有一层相变层中间设有加热层,下电极、相变层、加热层和上电极均设在绝缘侧壁的细孔里。
所述的相变层,其材料为硫系化合物及硫系化合物与N、O、Si或Sn的掺杂物。硫系化合物在非晶态和晶态之间或者不同晶态之间转变实现可编程性能。
以存储单元含三层相变介质、中间一层相变层的中间设有加热层为例,原始器件的电阻形态是[非晶/非晶/非晶]。当器件工作时,电流从下电极流入,由于基底的绝缘作用,电流方向指向第一相变层(三层相变层中,最下层的相变层)。在施加一个较小的电流脉冲的情况下,加热层产生焦耳热,对第一相变层、第二相变层(三层相变层中,中间的相变层)、第三相变层(三层加热层中,最上层的加热层)均起到加热作用,但第一相变层、第二相变层、第三相变层的相变材料各不相同,晶化转变温度也不同。靠近加热层的第二相变层率先达到其晶化温度而发生晶化转变,与此同时,第一相变层、第三相变层由于晶化转变温度较高,温度达不到晶化温度,因此不会发生晶化转变,经历这样工作过程的器件呈现出[非晶/晶态/非晶]的电阻形态,电流最后经由上电极流出。同样道理,当施加一个中等电流脉冲时,电流流向与工作原理与上述过程一样,只是由于电流值增大,使得第一相变层、第二相变层均达到各自晶化温度而发生晶化转变,而第三相变层不发生晶化转变,经历这样工作过程的器件呈现出[晶态/晶态/非晶]的电阻形态。同理,当施加一个较大电流脉冲时,第一相变层、第二相变层、第三相变层温度均达到各自晶化温度而发生晶化转变,经历这样工作过程的器件呈现出[晶态/晶态/晶态]的电阻形态。以上四种电形态分别对应四个稳定的电阻值,由此可实现多位存储。周边绝缘侧壁的作用是定义存储单元尺寸并防止存储单元之间的扩散和热串扰。
本发明突破传统存储器的二位存储模式,在同样的存储单元面积下可以实现多位存储,使存储信息量成倍增加,大幅度提高单位面积下的存储密度,同时实现的多位存储器具有较好的稳定性,可以保证数据读取的重复性,提高了多位存储器的稳定性和循环寿命。从而实现高密度、高稳定性、可反复擦写的新一代不挥发存储器。
附图说明
图1是本发明实施例1的结构示意图。
图2是本发明实施例2的结构示意图。
具体实施方式
实施例1
如图1所示,本发明包括:基底1、下电极2、相变层3、4、5、加热层6、7、8、阻挡层9、10、11、12、上电极13、绝缘侧壁14,基底1设在最下层,在基底1的上面设有下电极2,上电极13设在最上层,在下电极2和上电极13之间设有相变层3、4、5,阻挡层9设在下电极2与相变层3之间,阻挡层12设在相变层5与上电极13之间,阻挡层10设在相变层3和相变层4之间,阻挡层11设在相变层4和相变层5之间,加热层6、7、8分别设在相变层3、4、5的中间,下电极2、相变层3、4、5、加热层6、7、8、阻挡层9、10、11、12和上电极13均设在绝缘侧壁14的细孔里。
所述的相变层3、4、5,其材料为硫系化合物及硫系化合物与N、O、Si或Sn的掺杂物。硫系化合物在非晶态和晶态之间或者不同晶态之间转变实现可编程性能。
所述的加热层6的厚度较加热层7厚。
所述的加热层7的厚度较加热层8厚。
所述的阻挡层9、10、11、12是具有孔径小于30纳米的多孔性薄层。
所述的孔,其中有导电通道。
实施例2
如图2所示,本发明包括:基底1、下电极2、相变材料不同的相变层3、4、5、加热层6、上电极13、绝缘侧壁14,基底1设在最下层,在基底1的上面设有下电极2,上电极13设在最上层,在下电极2和上电极13之间设有相变层3、4、5,加热层6设在相变层4的中间,下电极2、相变层3、4、5、加热层6、上电极13均设在绝缘侧壁14的细孔里。
所述的相变层3、4、5,其材料为硫系化合物及硫系化合物与N、O、Si或Sn的掺杂物。硫系化合物在非晶态和晶态之间或者不同晶态之间转变实现可编程性能。
Claims (6)
1.一种可实现多位存储的单元结构,包括:基底(1)、下电极(2)、相变层(3、4、5)、上电极(13)、绝缘侧壁(14),其特征在于,还包括:加热层(6、7、8)、阻挡层(9、10、11、12),基底(1)设在最下层,在基底(1)的上面设有下电极(2),上电极(13)设在最上层,在下电极(2)和上电极(13)之间设有至少三层相变层(3、4、5),上电极(2)与相变层(3)之间、相变层(3、4、5)之间以及下电极(13)与相变层(5)之间分别设有阻挡层(9、10、11、12),每个相变层(3、4、5)中间设有加热层(6、7、8),下电极(2)、相变层(3、4、5)、加热层(6、7、8)、阻挡层(9、10、11、12)和上电极(13)均设在绝缘侧壁(14)的细孔里。
2.一种可实现多位存储的单元结构,包括:基底(1)、下电极(2)、相变材料不同的相变层(3、4、5)、上电极(13)、绝缘侧壁(14),其特征在于,还包括:加热层(6),基底(1)设在最下层,在基底(1)的上面设有下电极(2),上电极(13)设在最上层,在下电极(2)和上电极(13)之间设有至少三层相变材料不同的相变层(3、4、5),至少有一层相变层(4)中间设有加热层(6),加热层(6)设在相变层(4)的中间,下电极(2)、相变层(3、4、5)、加热层(6)、上电极(13)均设在绝缘侧壁(14)的细孔里。
3.根据权利要求1或2所述的可实现多位存储的单元结构,其特征是,所述的相变层(3、4、5),其材料为硫系化合物及硫系化合物与N、O、Si或Sn的掺杂物。
4.根据权利要求1所述的可实现多位存储的单元结构,其特征是,所述的加热层(6、7、8),其下层的厚度比上层的厚。
5.根据权利要求1所述的可实现多位存储的单元结构,其特征是,所述的阻挡层(9、10、11、12)是孔径小于30纳米的多孔性薄层。
6.根据权利要求5所述的可实现多位存储的单元结构,其特征是,所述的孔,其中有导电通道。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100286739A CN100382330C (zh) | 2005-08-11 | 2005-08-11 | 可实现多位存储的单元结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100286739A CN100382330C (zh) | 2005-08-11 | 2005-08-11 | 可实现多位存储的单元结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1744325A true CN1744325A (zh) | 2006-03-08 |
CN100382330C CN100382330C (zh) | 2008-04-16 |
Family
ID=36139621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100286739A Expired - Fee Related CN100382330C (zh) | 2005-08-11 | 2005-08-11 | 可实现多位存储的单元结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100382330C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101159313B (zh) * | 2007-11-22 | 2010-09-15 | 武汉理工大学 | 一种硫属相变存储器cram存储元 |
CN110277492A (zh) * | 2018-03-15 | 2019-09-24 | 三星电子株式会社 | 制造半导体装置的方法 |
WO2023028722A1 (zh) * | 2021-08-28 | 2023-03-09 | 华为技术有限公司 | 一种相变存储器及相变存储器的制作方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6566700B2 (en) * | 2001-10-11 | 2003-05-20 | Ovonyx, Inc. | Carbon-containing interfacial layer for phase-change memory |
US6579760B1 (en) * | 2002-03-28 | 2003-06-17 | Macronix International Co., Ltd. | Self-aligned, programmable phase change memory |
CN1650360A (zh) * | 2002-05-03 | 2005-08-03 | 皇家飞利浦电子股份有限公司 | 多叠层光学数据存储介质和这种介质的使用 |
US6791102B2 (en) * | 2002-12-13 | 2004-09-14 | Intel Corporation | Phase change memory |
US6967344B2 (en) * | 2003-03-10 | 2005-11-22 | Energy Conversion Devices, Inc. | Multi-terminal chalcogenide switching devices |
US6927410B2 (en) * | 2003-09-04 | 2005-08-09 | Silicon Storage Technology, Inc. | Memory device with discrete layers of phase change memory material |
US7485891B2 (en) * | 2003-11-20 | 2009-02-03 | International Business Machines Corporation | Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory |
-
2005
- 2005-08-11 CN CNB2005100286739A patent/CN100382330C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101159313B (zh) * | 2007-11-22 | 2010-09-15 | 武汉理工大学 | 一种硫属相变存储器cram存储元 |
CN110277492A (zh) * | 2018-03-15 | 2019-09-24 | 三星电子株式会社 | 制造半导体装置的方法 |
CN110277492B (zh) * | 2018-03-15 | 2024-04-05 | 三星电子株式会社 | 制造半导体装置的方法 |
WO2023028722A1 (zh) * | 2021-08-28 | 2023-03-09 | 华为技术有限公司 | 一种相变存储器及相变存储器的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100382330C (zh) | 2008-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW587347B (en) | Multiple data state memory cell | |
EP0938731B1 (en) | Memory element with energy control mechanism | |
JP4303316B2 (ja) | 単一セル記憶素子 | |
JP4091984B2 (ja) | テーパード・コンタクトを有するマルチビット単一セルメモリ | |
US8063394B2 (en) | Integrated circuit | |
US7233017B2 (en) | Multibit phase change memory device and method of driving the same | |
US20080273370A1 (en) | Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module | |
CN101488558B (zh) | 用于相变存储器的M-Sb-Se相变薄膜材料 | |
JP2001502848A (ja) | 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料 | |
US20090213643A1 (en) | Integrated Circuit and Method of Improved Determining a Memory State of a Memory Cell | |
US8250293B2 (en) | Data exchange in resistance changing memory for improved endurance | |
EP1087867A1 (en) | Memory element with memory material comprising phase-change material and dielectric material | |
CN102227015B (zh) | 一种相变存储材料及其制备方法 | |
CN110544742B (zh) | 一种铁电相变混合存储单元、存储器及操作方法 | |
US9053766B2 (en) | Three dimensional memory system with intelligent select circuit | |
JP2011035284A (ja) | 情報記録再生装置 | |
CN113724756B (zh) | 一种基于波导光栅结构的非易失性十进制光电存储器 | |
CN100477318C (zh) | 用于相变存储器的含硅系列硫族化物相变薄膜材料 | |
CN103514949A (zh) | 阻变存储器件以及具有其的存储装置和数据处理系统 | |
US20090268505A1 (en) | Method of Operating an Integrated Circuit, and Integrated Circuit | |
US20100108975A1 (en) | Non-volatile memory cell formation | |
US20080273369A1 (en) | Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System | |
CN100382330C (zh) | 可实现多位存储的单元结构 | |
CN101488557A (zh) | 用于相变存储器的Si-Sb-Se相变薄膜材料 | |
CN100364132C (zh) | 用于相变存储器的含硅系列硫族化物相变薄膜材料 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080416 Termination date: 20120811 |