CN111354760A - 竖直存储器件 - Google Patents

竖直存储器件 Download PDF

Info

Publication number
CN111354760A
CN111354760A CN201910897773.7A CN201910897773A CN111354760A CN 111354760 A CN111354760 A CN 111354760A CN 201910897773 A CN201910897773 A CN 201910897773A CN 111354760 A CN111354760 A CN 111354760A
Authority
CN
China
Prior art keywords
variable resistance
memory device
pattern
vertical memory
quantum dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910897773.7A
Other languages
English (en)
Inventor
李炅奂
金容锡
林濬熙
金森宏治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111354760A publication Critical patent/CN111354760A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/257—Multistable switching devices, e.g. memristors having switching assisted by radiation or particle beam, e.g. optically controlled devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种竖直存储器件包括衬底上的栅电极和第一结构。栅电极可以在垂直于衬底的上表面的第一方向上彼此间隔开。第一结构沿第一方向延伸穿过栅电极，并且包括在平行于衬底的上表面的水平方向上顺序堆叠的沟道和可变电阻结构。可变电阻结构中可以包括量子点(QD)。

Description

竖直存储器件
相关申请的交叉引用
本申请要求于2018年12月20日在韩国知识产权局(KIPO)提交的第10-2018-0166554号韩国专利申请的优先权，其内容通过全文引用一并于此。
技术领域
本发明构思涉及竖直存储器件。
背景技术
包括沿竖直方向堆叠的单元的VNAND闪存器件可能具有高操作电压，并且随着堆叠单元的数量增加以及每个单元的尺寸减小，单元之间的干扰可能增加。因此，期望一种具有低操作电压和低单元间干扰的VNAND闪存器件。
半导体纳米晶体也即量子点(QD)是具有几纳米尺寸的晶体结构的半导体材料。与体材料不同，纳米颗粒具有取决于颗粒尺寸的物理特性(例如，能带隙和熔点)。量子点具有很小的尺寸，使得它们每单位体积具有大的表面积并且表现出量子限制效应，因此具有与体材料的特性不同的物理化学特性。量子点可以吸收来自激发源的光，并且可以发射对应于量子点的能带隙的光能。在量子点中，可以通过控制纳米晶体的尺寸和/或组成来选择能带隙。
发明内容
示例实施例提供了一种具有改进特性的竖直存储器件。
示例实施例在竖直存储器件中采用量子点以得到这些改进特性。
根据本发明构思的一个方面，一种竖直存储器件包括衬底上的栅电极和第一结构。栅电极可以在垂直于衬底的上表面的第一方向上彼此间隔开。第一结构沿第一方向延伸穿过栅电极，并且包括在平行于衬底的上表面的水平方向上顺序堆叠的沟道和可变电阻结构。可变电阻结构中可以包括量子点(QD)。
根据本发明构思的一个方面(可以反映与先前描述的方面相同或不同的实施例)，一种竖直存储器件包括衬底上的栅电极和第一结构。栅电极在垂直于衬底的上表面的第一方向上彼此间隔开。第一结构沿第一方向延伸穿过栅电极，并且包括在平行于衬底的上表面的水平方向上顺序堆叠的沟道和可变电阻结构。可变电阻结构中可以包括在第一方向上彼此间隔开的多个耗尽区。
根据本发明构思的一个方面(可以反映与先前描述的方面相同或不同的实施例)，一种竖直存储器件包括衬底上的栅电极和第一结构。栅电极在垂直于衬底的上表面的第一方向上彼此间隔开。第一结构沿第一方向延伸穿过栅电极，并且包括从每个栅电极起在平行于衬底的上表面的水平方向上顺序堆叠的栅绝缘层、电流路径层和信息存储层。信息存储层中可以包括量子点(QD)。
在示例实施例中，代替电荷存储结构，竖直存储器件可以包括可变电阻结构，因此可以通过相对低的操作电压来操作。另外，上、下单元之间的干扰可以较低，并且用作信息存储结构的可变电阻结构的厚度可以较小，使得竖直存储器件可以具有增强的集成度。
可以在可变电阻结构中形成量子点，使得可以通过相对低的能量形成导电丝，因此可以以相对低的操作电压来存储信息。另外，可以在可变电阻结构中形成多个耗尽区，使得可变电阻结构可以具有低电阻分布。
附图说明
图1至图3是示出了根据示例实施例的竖直存储器件的平面视图和横截面视图；
图4A和图4B分别示出了根据比较实施例和示例实施例的可变电阻结构的导电丝形成能量和电阻分布；
图5至图14是示出了根据示例实施例的制造竖直存储器件的方法的平面视图和横截面视图；
图15至图17是示出了根据示例实施例的竖直存储器件的可变电阻结构的横截面视图；
图18是示出了根据示例实施例的竖直存储器件的横截面视图；
图19和图20是示出了根据示例实施例的制造竖直存储器件的方法的横截面视图；以及
图21是示出了根据示例实施例的竖直存储器件的横截面视图。
具体实施方式
根据以下参照附图的详细描述，将容易理解根据示例实施例的竖直存储器件及其制造方法的上述和其他方面和特征。
图1至图3是示出了根据示例实施例的竖直存储器件的平面视图和横截面视图。具体地，图1是平面视图，图2是沿图1中的A-A′线截取的横截面视图，图3是图2中的X区的放大横截面视图。
在下文中，基本垂直于衬底上表面的方向可以被称为第一方向，其可以被称为竖直方向；基本平行于衬底上表面并且彼此交叉的两个方向可以分别被称为第二方向和第三方向，并且可以被称为水平方向。在示例实施例中，第二方向和第三方向可以彼此基本垂直，并且还可以基本垂直于第一方向。然而，应当理解，诸如“第一”、“第二”、“第三”等序数可以仅仅用作某些元件、方向、步骤等的标签以将这些元件、方向、步骤等彼此区分。在说明书中未使用“第一”、“第二”等描述的术语在权利要求中也可以被称为“第一”或“第二”。另外，用特定序数(例如，特定权利要求中的“第一”)称谓的术语可以在别处以不同的序数(例如，说明书或另一组权利要求中的“第二”)来描述。
参照图1至图3，竖直存储器件可以包括衬底100上的栅电极结构、绝缘图案结构以及延伸穿过栅电极结构和绝缘图案结构的第一结构。竖直存储器件还可以包括衬底100上的公共源极线(CSL)板110、杂质区120、焊盘230(例如，多个焊盘230)、划分层260(例如，多个划分层260)、接触插塞280(例如，多个接触插塞280)、位线300(例如，多条位线300)以及第一至第三层间绝缘层240、270和290。图中示出为多个的项在文中可以仅参照其中一项来描述，该项可以具有与其余多个项相同的结构和功能。
衬底100可以是或包括硅、锗、硅锗或III-V族化合物如GaP、GaAs、GaSb等。在一些实施例中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
CSL板110和杂质区120可以顺序堆叠在衬底100上。
在示例实施例中，CSL板110可以是导电材料，例如金属如钨，或者金属硅化物如硅化钨。杂质区120可以是导电材料，例如掺杂有n型杂质的多晶硅。
栅电极结构可以包括在第一方向上彼此间隔开的分别位于多个层级的多个栅电极。栅电极结构可以沿第二方向纵向延伸，并且可以在第三方向上形成多个栅电极结构。被描述为沿特定方向“纵向”延伸的项、层或者项或层的部分具有在该特定方向上的长度和垂直于该方向的宽度，其中长度大于宽度。例如，各自在相同层级上沿第二方向延伸的栅电极结构可以在第三方向上通过开口250彼此间隔开。
在示例实施例中，划分层260可以在开口250中沿第二方向纵向延伸。划分层260可以是由绝缘材料形成的绝缘层，并且可以是或包括氧化物例如氧化硅。
每个栅电极结构可以包括在第一方向上顺序堆叠的多个第一栅电极142和至少一个第二栅电极144。
在示例实施例中，每个第一栅电极142可以用作字线，第二栅电极144可以用作串选择线(SSL)。
图2示出了以四个层级(例如，竖直层级)形成第一栅电极142，并且以一个层级形成第二栅电极144，然而，本发明构思不限于此，第二栅电极144也可以形成为多个层级。在一些实施例中，第一栅电极142中的某一些可以用作虚设字线。
第一栅电极142和第二栅电极144均可以是或包括导电材料，例如掺杂有杂质如n型杂质的多晶硅。在示例实施例中，第二栅电极144在第一方向上的厚度可以大于第一栅电极142在第一方向上的厚度。
绝缘图案结构可以包括在第一方向上顺序堆叠的多个绝缘图案135。绝缘图案135可以分别形成在杂质区120和第一栅电极142之间、第一栅电极142和第二栅电极144中在第一方向上相邻的栅电极之间以及在第二栅电极144上。
在示例实施例中，在第一方向上的特定层级(例如，竖直层级)处，每个绝缘图案135沿第二方向纵向延伸，并且在第三方向上形成通过开口250彼此间隔开的多个绝缘图案135。绝缘图案135可以是或包括绝缘材料，例如氧化物如氧化硅。
第一结构可以沿第一方向从杂质区120的上表面延伸穿过栅电极结构和绝缘图案结构，并且可以包括在基本平行于衬底100的上表面的水平方向上顺序堆叠的沟道175(例如，多个沟道)和可变电阻结构215(例如，多个可变电阻结构)、覆盖沟道175的外侧壁和边缘下表面的栅绝缘图案160以及填充由可变电阻结构215的内壁形成的内部空间的填充图案220。第一结构可以设置为多个，使得形成多个第一结构，每个第一结构包括沟道175、可变电阻结构215、栅绝缘图案160和填充图案220。
在示例实施例中，沟道175和可变电阻结构215均可以具有杯状，沟道175的底部可以接触杂质区120的上表面。本文使用的术语“接触”是指直接连接，即，触碰。栅绝缘图案160可以具有中空圆柱形状，填充图案220可以具有柱状。因此，第一结构可以具有沿第一方向延伸的柱状。
栅绝缘图案160可以是或包括氧化物例如氧化硅。
沟道175可以是或包括晶体硅例如多晶硅或单晶硅，填充图案220可以是或包括氧化物例如氧化硅。在示例实施例中，可以在第二方向和第三方向上均形成多个沟道175，因此可以限定沟道阵列。
可变电阻结构215可以包括顺序堆叠的第一可变电阻图案185和第二可变电阻图案205以及在其中的第一量子点(QD)190(例如，多个第一量子点(QD)190)。
在示例实施例中，第一可变电阻图案185和第二可变电阻图案205可以包括其电阻可根据氧空位或氧运动而变化的材料。
例如，第一可变电阻图案185和第二可变电阻图案205均可以是或包括基于钙钛矿的材料或过渡金属氧化物。基于钙钛矿的材料可以包括例如STO(SrTiO3)、BTO(BaTiO3)、PCMO(Pr1-XCaXMnO3)等。过渡金属氧化物可以是或包括氧化钛(TiOx)、氧化锆(ZrOx)、氧化铝(AlOx)、氧化铪(HfOx)、氧化钽(TaOx)、氧化铌(NbOx)、氧化钴(CoOx)、氧化钨(WOx)、氧化镧(LaOx)、氧化锌(ZnOx)等。这些可以单独或组合使用。
备选地，第一可变电阻图案185和第二可变电阻图案205均可以包括其电阻可根据其相变而变化的材料。例如，第一可变电阻图案185和第二可变电阻图案205均可以是或包括硫族化物材料，例如含有锗、锑和/或碲的硫族化物材料。
在一些实施例中，第一可变电阻图案185和第二可变电阻图案205可以包括基本相同的材料，因此可以彼此合并。例如，它们可以形成整体图案，而之间没有晶界。
在示例实施例中，多个第一QD 190可以形成为在可变电阻结构215中在第一方向上彼此间隔开。一些第一QD 190可以彼此接触。
在示例实施例中，第一QD 190可以形成在第二可变电阻图案205中，形成在第二可变电阻图案205中的第一QD 190可以形成在第二可变电阻图案205和第一可变电阻图案185之间的界面处并且可以接触第一可变电阻图案185的表面。
在示例实施例中，第一QD 190可以是或包括金属、金属硅化物或半导体材料。金属可以包括例如铂、钨、镍等，金属硅化物可以包括例如硅化钨，半导体材料可以包括例如硅、锗、硅锗或碳。
焊盘230可以形成在第一结构上，并且可以部分地延伸穿过最上面的绝缘图案135。焊盘230可以是或包括例如掺杂有杂质的晶体硅。
接触插塞280可以形成在焊盘230上，位线300可以形成在接触插塞280上。接触插塞280可以延伸穿过第一层间绝缘层240和第二层间绝缘层270以接触焊盘230的上表面，位线300可以延伸穿过第三层间绝缘层290以接触接触插塞280的上表面。
接触插塞280和位线300可以是或包括金属例如铜、铝、钨、钛、钽等和/或金属氮化物例如氮化钛、氮化钽、氮化钨等，第一至第三层间绝缘层240、270和290可以是或包括氧化物例如氧化硅。
代替例如具有隧道绝缘图案、电荷存储图案和阻挡图案的电荷存储结构，竖直存储器件可以包括具有可变电阻图案185和205的可变电阻结构215。因此，可以不需要对包括在第一方向上设置的多个栅电极的所有单元执行擦除操作，而是可以对包括每一层级处的栅电极的每个单元执行擦除操作，从而可以不需要高操作电压。另外，竖直存储器件可以不是基于电荷的存储器件，而可以是基于电流的存储器件，使得其中上、下单元之间的干扰可以较低。
用作信息存储元件的可变电阻结构215的厚度可以小于电荷存储结构的厚度，因此竖直存储器件可以具有小面积。可变电阻结构215可以被称为信息存储结构、信息存储层或可变电阻层，第一和第二可变电阻图案185和205可以分别被称为第一和第二信息存储结构或层、或者第一和第二可变电阻层。沟道175可以被称为电流路径图案或电流路径层。
在下文中，将详细解释根据示例实施例的包括第一QD 190的可变电阻结构215与比较实施例中不包括QD的可变电阻结构之间的差异。
图4A和图4B分别示出了根据比较实施例和示例实施例的可变电阻结构的导电丝形成能量和电阻分布。
参照图4A，氧空位(OV)堆叠在可变电阻结构的给定区中，并且在它们之间形成一个耗尽区(D)。当将高于给定值的操作电压施加到给定区时，可以在未形成耗尽区(D)处的给定区中形成导电丝(F)。
参照图4B，量子点(QD)可以设置在可变电阻结构的给定区中，例如，在第一(例如，竖直)方向上彼此相邻地布置，彼此之间具有空间，因此可以在给定区中(例如，在导通的相邻第二栅电极142之间)形成(例如，在第一方向上)彼此间隔开的多个耗尽区(D)。当将高于给定值的操作电压施加到给定区时，可以在给定区中在耗尽区(D)之间形成导电丝(F)。由于在给定区中形成多个耗尽区(D)，因此可以形成多条导电丝(F)，每条导电丝(F)的长度可以小于图4A的导电丝(F)的长度，从而其导电丝形成能量可以较低。
因此，在图4B的可变电阻结构中形成导电丝所用的能量可以小于在图4A的可变电阻结构中形成导电丝所用的能量，因此可以通过相对低的操作电压来存储信息。
在图4A的可变电阻结构中仅形成具有相对高电阻的一个耗尽区(D)，而其中的其他区域的长度相对较长，因此根据其他区域中的氧空位(OV)的分布，电阻分布可以较大。然而，在图4B的可变电阻结构中可以形成均具有相对高电阻的多个耗尽区(D)，而其中的其他区域的长度相对较短，因此根据其他区域中的氧空位(OV)的分布，电阻分布可以较小。
图5至图14是示出了根据示例实施例的制造竖直存储器件的方法的平面视图和横截面视图。具体地，图6和图13是平面视图，图5、图7-12和图14分别是沿相应平面视图中的A-A′线截取的横截面视图。图10和图11是图9中的X区的放大横截面视图。
参照图5，可以顺序堆叠CSL板110(也称为CSL线或CSL层)和杂质区120(也称为杂质层)以形成在衬底100上，并可以在杂质区120上沿第一方向交替重复形成绝缘层130和栅电极层140。
绝缘层130和栅电极层140可以通过例如化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺等形成。绝缘层130可以是或包括氧化物例如氧化硅，栅电极层140可以是或包括例如掺杂有n型杂质的多晶硅。
图5示出了绝缘层130和栅电极层140分别以六层和五层堆叠，然而，本发明不限于此。最上面的栅电极层140的厚度可以比其他栅电极层140的厚度大，最上面的绝缘层130的厚度可以比其他绝缘层130的厚度大。
参照图6和图7，可以穿过绝缘层130和栅电极层140形成沟道孔150，以暴露杂质区120。
具体地，可以在最上面的绝缘层130上形成光刻胶图案(未示出)，并且可以使用光刻胶图案作为蚀刻掩模来蚀刻绝缘层130和栅电极层140，以形成暴露杂质区120的上表面的沟道孔150。在一些实施例中，也可以在该工艺中蚀刻杂质区120的一部分。在示例实施例中，可以在第二方向和第三方向上均形成多个沟道孔150以形成沟道阵列。
参照图8，可以在沟道孔150的侧壁和杂质区120的暴露的上表面的一部分上形成栅绝缘图案160。
具体地，可以在沟道孔150的侧壁、杂质区120的暴露的上表面以及最上面的绝缘层130的上表面上顺序地共形形成栅绝缘层和间隔物层(未示出)。可以各向异性地蚀刻间隔物层以在沟道孔150的侧壁上形成间隔物(未示出)，并且可以使用间隔物作为蚀刻掩模来蚀刻栅绝缘层以在沟道孔150的侧壁和杂质区120的暴露的上表面的边缘上形成底部开口的杯状的栅绝缘图案160(通常也被称为栅绝缘层)。在蚀刻工艺期间，杂质区120的暴露的上部也可以被部分地去除。
栅绝缘图案160可以是或包括氧化物例如氧化硅，间隔物可以是或包括氮化物例如氮化硅。
在去除间隔物之后，可以在杂质区120的暴露的上表面、栅绝缘图案160和最上面的绝缘层130上形成沟道层170。
沟道层170可以是或包括晶体硅例如多晶硅或单晶硅，或者非晶硅。当沟道层170包括非晶硅时，非晶硅可以通过由其他层的形成工艺产生的热量而转化为晶体硅。或者，可以进一步执行激光外延生长(LEG)工艺或固相外延(SPE)工艺，使得非晶硅可以转化为晶体硅。
参照图9，在沟道层170上例如以共形方式形成可变电阻结构层210。
将参照图10和图11说明用于形成可变电阻结构层210的具体方法，图10和图11是图9中的X区的放大横截面视图。
参照图10，可以在沟道层170上形成第一可变电阻层180，并且可以在第一可变电阻层180上形成第一量子点(QD)190。
在示例实施例中，第一可变电阻层180可以是或包括其电阻可根据氧空位或氧运动而变化的材料。或者，第一可变电阻层180可以包括其电阻可根据其相变而变化的材料。
可以通过在第一可变电阻层180上形成第一QD形成层并对第一QD形成层进行退火来形成第一QD 190。根据第一QD形成层的厚度和退火的温度，第一QD 190的尺寸可以改变。在示例实施例中，随着第一QD形成层的厚度增加，第一QD 190的尺寸增加。
在示例实施例中，多个第一QD 190可以相对于彼此沿第一方向形成(例如，布置)，并且这多个第一QD 190可以彼此间隔开或这多个第一QD 190中的一些可以彼此接触。一些QD也可以相对于彼此沿水平方向布置。
参照图11，在第一可变电阻层180上形成第二可变电阻层200以覆盖第一QD 190。
在示例实施例中，第二可变电阻层200可以是或包括与第一可变电阻层180的材料基本相同的材料，因此可以合并到第一可变电阻层180。在一些实施例中，在第一可变电阻层180和第二可变电阻层200之间的界面处，没有明显的表面，因此组合的层是连续的。
在下文中，在基本平行于衬底100的上表面的水平方向上顺序堆叠的第一可变电阻层180和第二可变电阻层200以及其中包括的第一QD 190可以一起被称为可变电阻结构层210，或更一般地被称为可变电阻结构或可变电阻层。可变电阻结构或可变电阻层可以被描述为具有第一层部分(例如，来自第一可变电阻层180)和第二层部分(例如，来自第二可变电阻层200和其中的第一QD 190)。第一层部分可以与第二层部分水平相邻，并且一个层部分可以包括量子点，而另一个层部分则无量子点。
参照图12，可以在可变电阻结构层210上形成填充层以填充沟道孔150的剩余部分，可以对填充层、可变电阻结构层210和沟道层170进行平坦化，直到暴露最上面的绝缘层130的上表面以形成填充沟道孔150的剩余部分的填充图案220。在平坦化之后，可以形成可变电阻结构层210和沟道层170的剩余部分，并且这些剩余部分可以分别被称为可变电阻结构215和沟道175。
因此，可以形成第一结构，第一结构包括在沟道孔150中顺序堆叠在杂质区120上的栅绝缘图案160、沟道175、可变电阻结构215和填充图案220，可变电阻结构215可以包括顺序堆叠的第一可变电阻图案185和第二可变电阻图案205(参照图3)以及其中的第一QD190。
在示例实施例中，沟道175和可变电阻结构215均可以具有杯状，栅绝缘图案160可以覆盖沟道175的外侧壁和边缘下表面。填充图案220可以具有填充由可变电阻结构215的内壁形成的内部空间的柱状。
可以去除第一结构的上部以形成沟槽，并且可以形成焊盘230以填充沟槽。
在示例实施例中，焊盘230可以是或包括掺杂有杂质的晶体硅例如掺杂有杂质的多晶硅或单晶硅，或者掺杂有杂质的非晶硅。当焊盘230包括掺杂有杂质的非晶硅时，可以对其进一步执行结晶工艺。
参照图13和图14，在最上面的绝缘层130和焊盘230上形成第一层间绝缘层240，穿过第一层间绝缘层240、绝缘层130和栅电极层140形成开口250以暴露杂质区120的上表面。
在示例实施例中，开口250可以沿第二方向纵向延伸，并且可以形成在第三方向上布置的多个开口250。
由于形成开口250，绝缘层130变为沿第二方向纵向延伸的绝缘图案135(例如，多个绝缘图案135)，栅电极层140可以变为沿第二方向纵向延伸的栅电极(例如，多个栅电极)。
栅电极可以沿第二方向延伸，并且在相同层级可以在第三方向上形成(例如，布置)多个栅电极。因此，各自可以沿第二方向纵向延伸的这多个栅电极可以在第三方向上通过开口250彼此间隔开。
在示例实施例中，可以按在第一方向上彼此间隔开的多个层级形成栅电极，堆叠的各层栅电极可以形成栅电极结构。可以在第三方向上形成彼此间隔开的多个栅电极结构。每个栅电极结构可以包括多个第一栅电极142和至少一个第二栅电极144。
图14示出了以四个层级形成第一栅电极142，并且以一个层级形成第二栅电极144，然而，本发明不限于此。
在示例实施例中，第一栅电极142用作字线，第二栅电极144用作SSL。一些第一栅电极142可以用作虚设字线。
再次参照图1至图3，可以形成划分层260以填充开口250，可以在第一层间绝缘层240和划分层260上形成第二层间绝缘层270，可以穿过第一层间绝缘层240和第二层间绝缘层270形成接触插塞280以接触焊盘230的上表面。划分层260也可以被称为分离层或隔离层。
可以在第二层间绝缘层270和接触插塞280上形成第三层间绝缘层290，可以穿过第三层间绝缘层290形成位线300以接触接触插塞280的上表面。
在示例实施例中，位线300沿第三方向纵向延伸，并且可以在第二方向上形成(例如，布置)多条位线300。
可以通过上述工艺制造竖直存储器件。竖直存储器件可以是例如包括形成在管芯上的集成电路的半导体芯片。
图15至图17是示出了根据示例实施例的竖直存储器件的可变电阻结构的横截面视图。图15至图17是图2中的X区的放大横截面视图。
参照图15，可变电阻结构215中的每个第一QD 190的一部分可以暴露(例如，暴露于可变电阻结构215的外部)。
例如，第二可变电阻图案205中的第一QD 190的一部分可以在第二可变电阻图案205的表面处暴露，因此第一QD 190可以接触填充图案220的表面。
参照图16，除了第一可变电阻图案185和第二可变电阻图案205之外，可变电阻结构215还可以包括第三可变电阻图案207，可以在第三可变电阻图案207中形成第二QD 195。
因此，可变电阻结构215可以包括顺序布置的第一至第三可变电阻图案185、205和207，第一QD 190和第二QD 195可以分别形成在第二可变电阻图案205和第三可变电阻图案207中。第三可变电阻图案207可以包括与第一可变电阻图案185和第二可变电阻图案205的材料基本相同的材料。多个第二QD 195可以形成为在第一方向上彼此间隔开，或者一些第二QD 195可以彼此接触。
参照图17，可变电阻结构215可以仅包括其中具有第一QD 190的第二可变电阻图案205。在这种情况下，第一QD 190可以接触沟道175的表面。
图18是示出了根据示例实施例的竖直存储器件的横截面视图。该竖直存储器件可以与图1至图3的竖直存储器件基本相同或相似，除了栅电极之外。因此，相同的附图标记指示相同的元件，并且在此不再赘述。
参照图18，第二栅电极144可以形成在从上至下的第一层和第二层。
每个第二栅电极144可以具有与每个第一栅电极142的厚度基本相同的厚度。
在示例实施例中，第一栅电极142和第二栅电极144中的每一个还可以包括金属图案146。例如，第一栅电极142和第二栅电极144中的每一个可以包括掺杂有n型杂质的多晶硅图案和金属图案146，多晶硅图案和金属图案146可以在第三方向上顺序布置并且可以彼此接触。金属图案146可以形成在第一栅电极142和第二栅电极144中的每一个与开口250或划分层260相邻的部分处。
第一栅电极142和第二栅电极144中的每一个可以包括金属图案146，使得其总电阻可以减小。
图19和图20是示出了根据示例实施例的制造竖直存储器件的方法的横截面视图。该方法可以包括与参照图5至图14和图1至图3说明的工艺基本相同或相似的工艺，因此在此不再赘述。
参照图19，可以执行与参照图5说明的工艺基本相同或相似的工艺。
然而，最上面的栅电极层140的厚度可以不大于而是可以基本等于其他栅电极层140的厚度。
参照图20，可以执行与参照图6至图14说明的工艺基本相同或相似的工艺。
可以去除由开口250暴露的栅电极层140的一部分以形成间隙，并且可以形成金属图案146以填充间隙。
在示例实施例中，可以通过湿法蚀刻工艺来形成间隙。
金属图案146可以是或包括金属，例如钨、钛、钽等。
可以执行与参照图1至图3说明的工艺基本相同或相似的工艺以完成竖直存储器件的制造。
图21是示出了根据示例实施例的竖直存储器件的横截面视图。该竖直存储器件可以与图1至图3的竖直存储器件基本相同或相似，除了栅电极之外。因此，相同的附图标记指示相同的元件，并且在此不再赘述。
参照图21，第二栅电极144可以形成在最上层，并且其厚度可以大于每个第一栅电极142的厚度，如图1至图3所示。
然而，每个第一栅电极142还可以包括金属图案146，如图18所示。
虽然已经具体示出并描述了示例实施例，但是本领域普通技术人员将理解，在不脱离权利要求的精神和范围的情况下，可以在其中进行形式和细节的变化。
当提及取向、布局、位置、形状、尺寸、数量或其他度量时，本文使用的诸如“相同”、“相等”、“平行”或“垂直”等术语并不一定意味着完全相同的取向、布局、位置、形状、尺寸、数量或其他度量，而是旨在包含在例如由于制造工艺而可能发生的可接受变化内的几乎相同的取向、布局、位置、形状、尺寸、数量或其他度量。除非上下文或其他陈述另有说明，否则本文中可以使用术语“基本(上)”来强调该含义。例如，被描述为“基本相同”、“基本相等”、“基本平行”或“基本垂直”的项可以完全相同、相等、平行或垂直，或者可以在例如由于制造工艺而可能发生的可接受变化内相同、相等、平行或垂直。

Claims (25)

1.一种竖直存储器件，包括：
衬底上的栅电极，所述栅电极在基本垂直于所述衬底的上表面的第一方向上彼此间隔开；以及
第一结构，所述第一结构沿所述第一方向延伸穿过所述栅电极，并且包括在基本平行于所述衬底的所述上表面的水平方向上顺序堆叠的沟道和可变电阻结构，
其中所述可变电阻结构中包括量子点。
2.根据权利要求1所述的竖直存储器件，其中所述量子点由金属、金属硅化物或半导体材料形成。
3.根据权利要求2所述的竖直存储器件，其中所述量子点由铂、钨、镍或硅化钨形成。
4.根据权利要求2所述的竖直存储器件，其中所述量子点由硅、锗、硅锗或碳形成。
5.根据权利要求1所述的竖直存储器件，其中所述可变电阻结构中包括的所述量子点相对于彼此沿所述第一方向布置。
6.根据权利要求1所述的竖直存储器件，其中所述可变电阻结构的一些所述量子点相对于彼此沿所述水平方向布置。
7.根据权利要求1所述的竖直存储器件，其中没有量子点暴露于所述可变电阻结构的外部。
8.根据权利要求1所述的竖直存储器件，其中一些所述量子点形成在所述可变电阻结构的表面处，以暴露于所述可变电阻结构的外部。
9.根据权利要求8所述的竖直存储器件，其中所述量子点接触所述沟道的表面。
10.根据权利要求1所述的竖直存储器件，其中所述可变电阻结构由基于钙钛矿的材料、过渡金属氧化物或硫族化物材料形成。
11.根据权利要求1所述的竖直存储器件，其中所述可变电阻结构是在所述沟道上共形地形成的层。
12.根据权利要求1所述的竖直存储器件，其中所述可变电阻结构是单层。
13.根据权利要求1所述的竖直存储器件，其中所述可变电阻结构包括在所述水平方向上顺序堆叠的多层。
14.根据权利要求13所述的竖直存储器件，其中所述可变电阻结构包括从所述沟道起在所述水平方向上顺序堆叠的第一可变电阻图案和第二可变电阻图案，使得所述第一可变电阻图案位于所述沟道和所述第二可变电阻图案之间，以及
其中所述量子点形成在所述第二可变电阻图案中。
15.根据权利要求13所述的竖直存储器件，其中所述可变电阻结构包括从所述沟道起在所述水平方向上顺序堆叠的第一可变电阻图案、第二可变电阻图案和第三可变电阻图案，以及
其中所述量子点形成在所述第二可变电阻图案和所述第三可变电阻图案的每一个中。
16.根据权利要求1所述的竖直存储器件，其中所述第一结构还包括栅绝缘图案，以及
其中所述栅绝缘图案、所述沟道和所述可变电阻结构从每个所述栅电极的侧壁起在所述水平方向上顺序堆叠。
17.根据权利要求1所述的竖直存储器件，其中所述可变电阻结构和所述沟道均具有杯状，以及
其中所述第一结构还包括填充由所述可变电阻结构的内壁形成的内部空间的填充图案。
18.根据权利要求1所述的竖直存储器件，其中每个所述栅电极包括掺杂有杂质的多晶硅。
19.根据权利要求18所述的竖直存储器件，其中每个所述栅电极还包括金属图案。
20.一种竖直存储器件，包括：
衬底上的栅电极，所述栅电极在基本垂直于所述衬底的上表面的第一方向上彼此间隔开；以及
第一结构，所述第一结构沿所述第一方向延伸穿过所述栅电极，并且包括在基本平行于所述衬底的所述上表面的水平方向上顺序堆叠的沟道和可变电阻结构，
其中所述可变电阻结构中包括在所述第一方向上彼此间隔开的多个耗尽区。
21.根据权利要求20所述的竖直存储器件，其中所述可变电阻结构包括所述耗尽区之间的量子点。
22.一种竖直存储器件，包括：
衬底上的栅电极，所述栅电极在基本垂直于所述衬底的上表面的第一方向上彼此间隔开；以及
第一结构，所述第一结构沿所述第一方向延伸穿过所述栅电极，并且包括从每个所述栅电极起在基本平行于所述衬底的所述上表面的水平方向上顺序堆叠的栅绝缘图案、电流路径图案和信息存储结构，
其中所述信息存储结构中包括量子点。
23.根据权利要求22所述的竖直存储器件，其中所述栅绝缘图案是栅绝缘层，所述电流路径图案是电流路径层，以及所述信息存储结构是信息存储层。
24.根据权利要求23所述的竖直存储器件，其中所述信息存储层包括从所述电流路径层起在所述水平方向上顺序设置的第一信息存储部分和第二信息存储部分，使得所述第一信息存储部分位于所述电流路径层和所述第二信息存储部分之间，以及
其中所述量子点形成在所述第二信息存储部分中。
25.根据权利要求23所述的竖直存储器件，其中所述信息存储层包括从所述电流路径层起在所述水平方向上顺序设置的第一信息存储部分、第二信息存储部分和第三信息存储部分，以及
其中所述量子点形成在所述第二信息存储部分和所述第三信息存储部分的每一个中。
CN201910897773.7A 2018-12-20 2019-09-20 竖直存储器件 Pending CN111354760A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180166554A KR102618510B1 (ko) 2018-12-20 2018-12-20 수직형 메모리 장치
KR10-2018-0166554 2018-12-20

Publications (1)

Publication Number Publication Date
CN111354760A true CN111354760A (zh) 2020-06-30

Family

ID=71097780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910897773.7A Pending CN111354760A (zh) 2018-12-20 2019-09-20 竖直存储器件

Country Status (3)

Country Link
US (1) US11056645B2 (zh)
KR (1) KR102618510B1 (zh)
CN (1) CN111354760A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220011005A (ko) * 2020-07-20 2022-01-27 삼성전자주식회사 메모리 셀 스트링을 포함하는 수직형 비휘발성 메모리 장치
EP3961735A1 (en) * 2020-08-13 2022-03-02 Samsung Electronics Co., Ltd. Variable resistance memory device
KR20220144731A (ko) * 2021-04-20 2022-10-27 에스케이하이닉스 주식회사 탄소 나노 구조물을 포함하는 저항 변화층을 구비하는 반도체 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985378B2 (en) * 1998-12-04 2006-01-10 Axon Technologies Corporation Programmable microelectronic device, structure, and system and method of forming the same
US7786464B2 (en) * 2007-11-20 2010-08-31 Infineon Technologies Ag Integrated circuit having dielectric layer including nanocrystals
KR20100049824A (ko) 2008-11-04 2010-05-13 삼성전자주식회사 저항 메모리 장치 및 그 제조 방법.
JP5462490B2 (ja) 2009-01-19 2014-04-02 株式会社日立製作所 半導体記憶装置
KR101188976B1 (ko) * 2010-04-29 2012-10-08 한양대학교 산학협력단 비휘발성 메모리 소자 및 이를 제조하는 방법
JP5588816B2 (ja) 2010-10-12 2014-09-10 株式会社日立製作所 半導体記憶装置
JP5758744B2 (ja) * 2011-08-25 2015-08-05 株式会社日立製作所 相変化メモリ
KR101882850B1 (ko) 2011-12-29 2018-07-30 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9153624B2 (en) 2013-03-14 2015-10-06 Crossbar, Inc. Scaling of filament based RRAM
US9735359B2 (en) * 2014-04-23 2017-08-15 Micron Technology, Inc. Methods of forming a memory cell material, and related methods of forming a semiconductor device structure, memory cell materials, and semiconductor device structures
WO2015167540A1 (en) 2014-04-30 2015-11-05 Hewlett-Packard Development Company, L.P. Resistive memory devices with a multi-component electrode
JP6415956B2 (ja) 2014-12-09 2018-10-31 東芝メモリ株式会社 半導体記憶装置及びその制御方法
US9929213B2 (en) * 2016-01-27 2018-03-27 Western Digital Technologies, Inc. Nano-particle matrix for 3D NVM RRAM
US10290804B2 (en) 2017-01-23 2019-05-14 Sandisk Technologies Llc Nanoparticle-based resistive memory device and methods for manufacturing the same

Also Published As

Publication number Publication date
KR20200077236A (ko) 2020-06-30
US11056645B2 (en) 2021-07-06
US20200203430A1 (en) 2020-06-25
KR102618510B1 (ko) 2023-12-27

Similar Documents

Publication Publication Date Title
US11075215B2 (en) Memory arrays and methods used in forming a memory array
US11616075B2 (en) Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
EP3178113B1 (en) Fully isolated selector for memory device
US10050194B1 (en) Resistive memory device including a lateral air gap around a memory element and method of making thereof
TWI735482B (zh) 可變電阻記憶體裝置及其製造方法
US9812526B2 (en) Three-dimensional semiconductor devices
US8933427B2 (en) Variable resistance memory device and method for fabricating the same
CN111466023B (zh) 包含三维位线放电晶体管的三维存储器装置及其制造方法
US10096654B2 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
US11043537B2 (en) Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
US20190341398A1 (en) Methods Of Forming An Array Of Elevationally-Extending Strings Of Memory Cells, Methods Of Forming Polysilicon, Elevationally-Extending Strings Of Memory Cells Individually Comprising A Programmable Charge Storage Transistor, And Electronic Components Comprising Polysilicon
US11678483B2 (en) Memory arrays and methods used in forming a memory array
KR102640292B1 (ko) 반도체 메모리 장치, 반도체 구조물, 및 반도체 장치
US11056645B2 (en) Vertical memory devices
CN115867123A (zh) 一种半导体器件及其制造方法
US11723290B2 (en) Semiconductor device including data storage structure
TWI809521B (zh) 半導體記憶體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination