TWI735482B - 可變電阻記憶體裝置及其製造方法 - Google Patents

可變電阻記憶體裝置及其製造方法 Download PDF

Info

Publication number
TWI735482B
TWI735482B TW105137726A TW105137726A TWI735482B TW I735482 B TWI735482 B TW I735482B TW 105137726 A TW105137726 A TW 105137726A TW 105137726 A TW105137726 A TW 105137726A TW I735482 B TWI735482 B TW I735482B
Authority
TW
Taiwan
Prior art keywords
conductive line
variable resistance
pattern
conductive
memory device
Prior art date
Application number
TW105137726A
Other languages
English (en)
Other versions
TW201731079A (zh
Inventor
寺井真之
姜大煥
高寬協
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201731079A publication Critical patent/TW201731079A/zh
Application granted granted Critical
Publication of TWI735482B publication Critical patent/TWI735482B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

一種可變電阻記憶體裝置及其製造方法，包括：第一導電線，在第一方向上安置於基板上，其每一者在與第一方向交叉的第二方向上延伸，且第一及第二方向平行於基板的頂表面；第二導電線，在第二方向上安置於第一導電線上，其每一者在第一方向上延伸；記憶體單元，位於第一與第二導電線之間，其位於在與基板的頂表面實質上垂直的第三方向上與第一及第二導電線交疊的每一區域中且包括可變電阻圖案；以及絕緣層結構，位於第一與第二導電線之間，其覆蓋記憶體單元且在於第三方向上不和第一與第二導電線交疊的區域的至少一部分中包括空氣隙。

Description

可變電阻記憶體裝置及其製造方法 [相關申請案的交叉參考]
於2016年2月17日在韓國智慧財產局提出申請且標題為「可變電阻記憶體裝置及其製造方法(Variable Resistance Memory Devices and Methods of Manufacturing the Same)」的韓國專利申請案第10-2016-0018304號全文併入本案供參考。
本發明的各實施例是有關於一種可變電阻記憶體裝置及其製造方法。
由於可變電阻記憶體裝置的大小減小，因此導電線之間或記憶體胞元之間的寄生電容可能成為問題。為降低寄生電容，可形成空氣隙，並可執行形成所述空氣隙的具體方法。
本發明可藉由提供一種可變電阻記憶體裝置來達成所述 實施例，所述可變電阻記憶體裝置包括：第一導電線，在第一方向上安置於基板上，第一導電線中的每一者在與第一方向交叉的第二方向上延伸，且第一方向及第二方向平行於基板的頂表面；第二導電線，在第二方向上安置於第一導電線之上，第二導電線中的每一者在第一方向上延伸；記憶體單元，位於第一導電線與第二導電線之間，記憶體單元位於在與基板的頂表面實質上垂直的第三方向上與第一導電線及第二導電線交疊的每一區域中，且記憶體單元包括可變電阻圖案；以及絕緣層結構，位於第一導電線與第二導電線之間，絕緣層結構覆蓋記憶體單元且在於第三方向上既不與第一導電線交疊亦不與第二導電線交疊的區域的至少一部分中包括空氣隙。
本發明可藉由提供一種可變電阻記憶體裝置來達成所述實施例，所述可變電阻記憶體裝置包括：第一導電線，在第一方向上安置於基板上，第一導電線中的每一者在與第一方向交叉的第二方向上延伸，且第一方向及第二方向平行於基板的頂表面；第二導電線，在第二方向上安置於第一導電線之上，第二導電線中的每一者在第一方向上延伸；記憶體單元，位於第一導電線與第二導電線之間，記憶體單元位於在與基板的頂表面實質上垂直的第三方向上與第一導電線及第二導電線交疊的每一區域中，且記憶體單元包括可變電阻圖案；以及絕緣層結構，絕緣層結構中含有記憶體單元以及第一導電線及第二導電線，絕緣層結構具有在第一導電線之間在第二方向上延伸的空氣隙，且空氣隙的底部低於第一導 電線的上表面。
本發明可藉由提供一種可變電阻記憶體裝置來達成所述實施例，所述可變電阻記憶體裝置包括第一記憶體結構以及位於所述第一記憶體結構上的第二記憶體結構。第一記憶體結構包括：第一導電線，在第一方向上安置於基板上，第一導電線中的每一者在與第一方向交叉的第二方向上延伸，且第一方向及第二方向平行於所述基板的頂表面；第二導電線，在第二方向上安置於第一導電線之上，第二導電線中的每一者在第一方向上延伸；第一記憶體單元，位於第一導電線與第二導電線之間，第一記憶體單元位於在與基板的頂表面實質上垂直的第三方向上與第一導電線及第二導電線交疊的每一區域中，且第一記憶體單元包括第一可變電阻圖案；以及第一絕緣層結構，位於第一導電線與第二導電線之間，第一絕緣層結構覆蓋第一記憶體單元且在於第三方向上既不與第一導電線交疊亦不與第二導電線交疊的區域的至少一部分中包括第一空氣隙。所述第二記憶體結構包括：第三導電線，安置於第二方向上，第三導電線中的每一者在第一方向上延伸；第四導電線，在第一方向上安置於第三導電線之上，第四導電線中的每一者在第二方向上延伸；第二記憶體單元，位於第三導電線與第四導電線之間，第二記憶體單元位於在第三方向上與第三導電線及第四導電線交疊的每一區域中，且第二記憶體單元包括第二可變電阻圖案；以及第二絕緣層結構，位於第三導電線與第四導電線之間，第二絕緣層結構覆蓋第二記憶體單元且在於第三方向上既不與第三導電 線交疊亦不與第四導電線交疊的區域的至少一部分中包括第二空氣隙。
本發明可藉由提供一種製造可變電阻記憶體裝置的方法來達成所述實施例，所述方法包括：在基板上在第一方向上形成第一結構，第一結構中的每一者包括依序堆疊的第一導電線、初步選擇圖案、初步第二電極及初步第一遮罩並在與第一方向交叉的第二方向上延伸；在基板上形成初步犧牲圖案及初步填充圖案以覆蓋第一結構的側壁，初步犧牲圖案與初步填充圖案依序堆疊；在第一結構及初步填充圖案上在第二方向上形成第二遮罩，第二遮罩中的每一者在第一方向上延伸；使用第二遮罩作為蝕刻遮罩來蝕刻初步第一遮罩、初步第二電極、初步選擇圖案、初步填充圖案及初步犧牲圖案，以分別形成第一遮罩、第二電極、選擇圖案、填充圖案及犧牲圖案，選擇圖案、第二電極及第一遮罩在第一方向及第二方向中的每一者上形成多個第二結構；移除犧牲圖案；以及形成絕緣層結構以覆蓋第二結構的側壁，絕緣層結構在於與基板的頂表面實質上垂直的第三方向上既不與第一導電線交疊亦不與第二遮罩交疊的區域的至少一部分中具有空氣隙。
本發明可藉由提供一種製造可變電阻記憶體裝置的方法來達成所述實施例，所述方法包括：在基板上在第一方向上形成第一結構，第一結構中的每一者包括依序堆疊的第一導電線、初步選擇圖案、初步第二電極及初步第一遮罩並在與第一方向交叉的第二方向上延伸；在基板上形成犧牲層及填充層以覆蓋第一結構的 側壁，犧牲層與填充層依序堆疊；在第一結構及填充層上在第二方向上形成第二遮罩，第二遮罩中的每一者在第一方向上延伸；使用第二遮罩作為蝕刻遮罩來蝕刻初步第一遮罩、初步第二電極、初步選擇圖案、填充層及犧牲層，以分別形成第一遮罩、第二電極、選擇圖案、填充圖案及犧牲圖案，選擇圖案、第二電極及第一遮罩在第一方向及第二方向中的每一者上形成多個第二結構；移除犧牲圖案；以及形成絕緣層結構以覆蓋第二結構的側壁及第一導電線的側壁，絕緣層結構在第一導電線之間具有空氣隙，且空氣隙在第二方向上延伸。
10:隔離層
20:閘極絕緣圖案
30:閘電極
40:閘極結構
50:第一下部層間絕緣層
60:第一接觸插塞
70:配線
80:第二下部層間絕緣層
100:基板
105:雜質層
110:第一絕緣層
120:第一導電層
122:第一導電線
130:第一電極層
132:初步第一電極
134:第一電極
140:第一選擇層
142:初步第一選擇圖案
144:第一選擇圖案
150:第二電極層
152:初步第二電極
154:第二電極
162:初步第一遮罩
164:第一遮罩
170:第一開口
182:初步犧牲圖案
190:凹槽
202:初步第一填充圖案
204:第一填充圖案
212:第二遮罩
220:第二開口
230:第二絕緣層
235、237:第一空氣隙
240:第三開口
250:第四開口
260:第一間隔壁
270:第一可變電阻圖案
280:第三電極
290:第一障壁圖案
300:第一金屬圖案
310:第二導電線
400:第三絕緣層
410:第二障壁圖案
420:第二金屬圖案
430:第三導電線
500:第四絕緣層
510:第三障壁圖案
520:第三金屬圖案
530:第四導電線
620:第六導電層
622:第六導電線
630:第四電極層
634:第四電極
640:第二選擇層
644:第二選擇圖案
650:第五電極層
654:第五電極
662:初步第三遮罩
704:第二填充圖案
730:第五絕緣層
735:第二空氣隙
760:第二間隔壁
770:第二可變電阻圖案
780:第六電極
790:第四障壁圖案
800:第四金屬圖案
810:第五導電線
A-A'、B-B'、C-C'、D-D':線
MCR:記憶體胞元區
PCR:周邊電路區
W1:第一寬度
W2:第二寬度
W3:第三寬度
W4:第四寬度
藉由參照附圖對示例性實施例進行詳細闡述，對於熟習此項技術者而言各特徵將顯而易見，在附圖中：圖1示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖2A、圖2B及圖3說明圖1所示可變電阻記憶體裝置的剖視圖。
圖4至圖30示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。
圖31示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖32及圖33說明圖31所示可變電阻記憶體裝置的剖視圖。
圖34至圖39示出根據示例性實施例的製造可變電阻記憶體 裝置的方法中的各階段的平面圖及剖視圖。
圖40示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖41及圖42示出圖40所示可變電阻記憶體裝置的剖視圖。
圖43至圖48示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。
圖49示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖50及圖51示出圖49所示可變電阻記憶體裝置的剖視圖。
圖52至圖63示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。
圖64示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖65及圖66示出圖64所示可變電阻記憶體裝置的剖視圖。
圖67至圖69示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。
圖70示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖71及圖72示出圖70所示可變電阻記憶體裝置的剖視圖。
圖73至圖75示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。
圖76示出根據示例性實施例的可變電阻記憶體裝置的平面 圖，且圖77及圖78示出圖76所示可變電阻記憶體裝置的剖視圖。
圖79至圖81示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。
圖1示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖2A、圖2B及圖3示出圖1所示可變電阻記憶體裝置的剖視圖。圖2A及圖2B示出包括沿圖1中的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖3示出包括沿圖1中的線C-C'及線D-D'分別截取的橫截面的剖視圖。
在下文中，實質上平行於基板的上表面且相互交叉的兩個方向可分別定義為第一方向及第二方向，且與基板的上表面實質上垂直的方向可定義為第三方向。在示例性實施例中，所述第一方向與所述第二方向可以直角相互交叉以實質上相互垂直。
參照圖1、圖2A及圖3，可變電阻記憶體裝置可包括例如位於基板100上的第一導電線122、第二導電線310、第一記憶體單元、具有第一空氣隙235的第二絕緣層230及第一填充圖案204。
可變電阻記憶體裝置可更包括第一電極134及第三電極280、第一間隔壁260以及第一絕緣層110。
基板100可包含例如矽、鍺、矽-鍺等半導體材料或例如 GaP、GaAs、GaSb等III-V族半導體化合物。在某些實施例中，基板100可為絕緣體上覆矽(silicon-on-insulator，SOI)基板或絕緣體上覆鍺(germanium-on-insulator，GOI)基板。本文中所使用的用語「或」並非排他性用語，其表現在包括A或B的元件涵蓋元件包括A、包括B、且包括A及B的情況。
例如閘極結構、源極/汲極層、接觸插塞、配線等各種元件可形成於基板100上且可被第一絕緣層110覆蓋。第一絕緣層110可包含例如氧化矽、氮化矽、氮氧化矽等絕緣材料。
第一導電線122可在第一絕緣層110上在第二方向上延伸，且多個第一導電線122可在第一方向上相互間隔開第一寬度W1。
第一導電線122可包含例如鎢、鉑、鈀、銠、釕、銥、銅、鋁、鈦、鉭等金屬或金屬氮化物。
第二導電線310可安置於第一導電線122之上且與第一導電線122間隔開。第二導電線310可在第一方向上延伸，且多個第二導電線310可在第二方向上相互間隔開第二寬度W2。
第二導電線310可包括第一金屬圖案300以及覆蓋第一金屬圖案300的側壁及下表面的第一障壁圖案290。第一金屬圖案300可包含例如鎢、鉑、鈀、銠、釕、銥、銅、鋁、鈦、鉭等金屬，且第一障壁圖案290可包含例如氮化鈦、氮化鉭、氮化鎢等金屬氮化物。
第一記憶體單元可形成於第一導電線122與第二導電線 310之間，例如第一導電線122與第二導電線310在第三方向上相互交疊的區處。
第一記憶體單元可包括第一選擇圖案144、第二電極154及第一可變電阻圖案270。
第一選擇圖案144可包含可在非晶質狀態下藉由因溫度差異引起的電阻差異而充當開關元件的雙向定限開關(ovonic threshold switch，OTS)材料。舉例而言，第一選擇圖案144可在較第一可變電阻圖案270的溫度範圍寬的溫度範圍內處於非晶質狀態。在實施方案中，第一選擇圖案144即使處於非晶質狀態仍可具有因溫度差異而引起的大的電阻差異。
雙向定限開關材料可包括例如鍺、矽、砷及/或碲。在實施方案中，雙向定限開關材料可更包括硒或硫。
雙向定限開關材料可包括例如AsTeGeSiIn、GeTe、SnTe、GeSe、SnSe、AsTeGeSiSbS、AsTeGeSiIP、AsTeGeSi、As2Te3Ge、As2Se3Ge、As25(Te90Ge10)75、Te40As35Si18Ge6.75In0.25、Te28As34.5Ge15.5S22、Te39As36Si17Ge7P、As10Te21S2Ge15Se50Sb2、Si5Te34As28Ge11S21Se1、AsTeGeSiSeNS、AsTeGeSiP、AsSe、AsGeSe、AsTeGeSe、ZnTe、GeTePb、GeSeTe、AlAsTe、SeAsGeC、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe、GeAsBiSe、GexSe1-x等。
在實施方案中，第一選擇圖案144可包含依序堆疊的摻雜有n型雜質的多晶矽層與摻雜有p型雜質的多晶矽層，例如二極體。
第二電極154可加熱第一可變電阻圖案270，且第一可變電阻圖案270的電阻可發生變化。在示例性實施例中，第二電極154可包含例如碳、含碳金屬或含碳金屬氮化物。在實施方案中，第二電極154可包含碳或碳氮化物(例如碳氮化鈦及/或碳氮化鉭)。
在示例性實施例中，第一可變電阻圖案270可包含相位可因溫度差異而變化的材料，且因此第一可變電阻圖案270的相位可因溫度差異而變化。在此種情形中，可變電阻記憶體裝置可為相變隨機存取記憶體(phase-change random access memory，PRAM)裝置。
在示例性實施例中，第一可變電阻圖案270可包含含有鍺、銻或碲的硫屬化物材料。在示例性實施例中，第一可變電阻圖案270可包含具有交替堆疊的鍺-碲層與銻-碲層的超晶格(super lattice)。在示例性實施例中，第一可變電阻圖案270可包含鍺-銻-碲(germanium-antimony-tellurium，GST)、銦-銻-碲(indium-antimony-tellurium，IST)或鉍-銻-碲(bismuth-antimony-tellurium，BST)。
在示例性實施例中，第一可變電阻圖案270可包含鈣鈦礦系材料或過渡金屬氧化物。在此種情形中，可變電阻記憶體裝置可為電阻式隨機存取記憶體(resistive random access memory，ReRAM)裝置。
鈣鈦礦系材料可包括例如STO(SrTiO3)、BTO(BaTiO3)、PCMO(Pr1-XCaXMnO3)等。過渡金屬氧化物可包括氧化鈦(TiOX)、 氧化鋯(ZrOX)、氧化鋁(AlOX)、氧化鉿(HfOX)、氧化鉭(TaOX)、氧化鈮(NbOX)、氧化鈷(CoOX)、氧化鎢(WOX)、氧化鑭(LaOX)或氧化鋅(ZnOX)。該些材料可單獨使用或組合使用。
在示例性實施例中，第一可變電阻圖案270可包含電阻可被磁場或自旋轉移力矩(spin transfer torque，STT)改變的材料。在此種情形中，可變電阻記憶體裝置可為磁性隨機存取記憶體(magnetic random access memory，MRAM)裝置。
在實施方案中，第一可變電阻圖案270可包含例如鐵(Fe)、鎳(Ni)、鈷(Co)、鏑(Dy)、釓(Gd)等鐵磁性材料。
在示例性實施例中，多個第一記憶體單元可形成於第一方向及第二方向中的每一者上，且可在平面圖中安置成柵格圖案。
第一記憶體單元可包括第一選擇圖案144、第二電極154及第一可變電阻圖案270，第一選擇圖案144、第二電極154及第一可變電阻圖案270以此次序自第一記憶體單元的底部至頂部依序堆疊。在實施方案中，第一記憶體單元可包括第一可變電阻圖案270、第二電極154及第一選擇圖案144，第一可變電阻圖案270、第二電極154及第一選擇圖案144以此次序自第一記憶體單元的底部至頂部依序堆疊。
第一電極134可形成於第一導電線122與第一選擇圖案144之間，且第三電極280可形成於第二導電線310與第一可變電阻圖案270之間。多個第一電極134及多個第三電極280可形成於第一方向及第二方向中的每一者上。
第一電極134及第三電極280中的每一者可包含例如氮化鈦、氮化鈦矽(titanium silicon nitride)、氮化鎢、氮化鎢矽(tungsten silicon nitride)、氮化鉭、氮化鉭矽(tantalum silicon nitride)、氮化鋯、氮化鋯矽(zirconium silicon nitride)等金屬氮化物或金屬矽氮化物(metal silicon nitride)。
在實施方案中，可不形成第一電極134，且第三電極280可接觸第二導電線310的下表面並在第一方向上延伸。
在示例性實施例中，第一可變電阻圖案270的側壁及第三電極280的側壁可被第一間隔壁260覆蓋。
第一間隔壁260可包含氧化物，例如氧化矽。
在示例性實施例中，在平面圖中，包括第一可變電阻圖案270、第三電極280及第一間隔壁260的結構的形狀及面積與第一選擇圖案144的形狀及面積或第一電極134的形狀及面積實質上相同。
第二絕緣層230可形成於各第一導電線122之間及各第二導電線310之間，並可覆蓋第一電極134、第一記憶體單元、第三電極280及第一間隔壁260。在實施方案中，第二絕緣層230可覆蓋第一導電線122的側壁及第二導電線310的側壁。
第二絕緣層230可包含氮化物，例如氮化矽。
第一填充圖案204可形成於第二導電線310之下，並可覆蓋第一間隔壁260的上側壁。在示例性實施例中，第一填充圖案204可與第二導電線310的在第一方向上延伸的下表面接觸， 且多個第一填充圖案204可形成於第一方向上。第一填充圖案204可覆蓋第一間隔壁260的在第一方向上相對的側壁中的一者的上部部分。
在示例性實施例中，第一填充圖案204的下表面可高於第二電極154的上表面。第一填充圖案204的下表面可低於或高於第三電極280的下表面。
第一填充圖案204包含的材料可與第二絕緣層230的材料實質上相同或不同。第一填充圖案204可包含氮化物，例如氮化矽。
在示例性實施例中，第二絕緣層230中的第一空氣隙235可形成於在第三方向上既不與第一導電線122交疊亦不與第二導電線310交疊的區域的至少一部分中。
在示例性實施例中，多個第一空氣隙235可形成於第一方向及第二方向中的每一者上，且可在平面圖中安置成柵格圖案。
在示例性實施例中，第一空氣隙235的頂部可低於第一填充圖案204的下表面。因此，第一空氣隙235的頂部可與第二導電線310的下表面間隔開，並且當形成第二導電線310時，第二導電線310可不相互電性短接。第一空氣隙235的底部可高於第一導電線122的上表面。
第一空氣隙235的頂部可高於第二電極154的上表面，且第一空氣隙235的底部可低於第一電極134的上表面。因此，各第二電極154之間或各第一電極134之間的寄生電容可有利地 降低。
可變電阻記憶體裝置可具有周邊電路與記憶體胞元依序堆疊的胞元上覆於周邊電路(cell over peri，COP)結構，所述胞元上覆於周邊電路結構示出於圖2B中。
參照圖2B，可變電阻記憶體裝置可包括依序堆疊的周邊電路區PCR與記憶體胞元區MCR。
在示例性實施例中，閘極結構40、雜質層105、第一接觸插塞60及配線70可在周邊電路區中形成於上面具有隔離層10的基板100上。第一導電線122、第二導電線310、第一記憶體單元及第二絕緣層230中可具有第一空氣隙235。第一填充圖案204等可形成於記憶體胞元區中。
閘極結構40可包括依序堆疊的閘極絕緣圖案20與閘電極30。閘極絕緣圖案20可包含例如氧化矽、金屬氧化物等，且閘電極30可包含例如經摻雜多晶矽、金屬、金屬矽化物、金屬氮化物等。閘極間隔壁可進一步形成於閘極結構40的側壁上。
雜質層105可形成於基板100的鄰近閘極結構40的上部部分處。雜質層105可包含n型雜質或p型雜質。
閘極結構40及雜質層105可形成電晶體，且所述電晶體可根據雜質層105的雜質的導電性類型而充當負通道金屬氧化物半導體(negative-channel metal oxide semiconductor，NMOS)電晶體或正通道金屬氧化物半導體(positive-channel metal oxide semiconductor，PMOS)電晶體。
電晶體可在基板100上被第一下部層間絕緣層50覆蓋。第一下部層間絕緣層50可包含氧化物，例如氧化矽。
第一接觸插塞60可延伸穿過第一下部層間絕緣層50，並可接觸雜質層105的上表面。在示例性實施例中，可形成多個第一接觸插塞60。
配線70可形成於第一下部層間絕緣層50上，並可接觸第一接觸插塞60的上表面。在示例性實施例中，配線70可在第一方向上及/或在第二方向上延伸，且多個配線70可形成於第二方向上及/或第一方向上。根據電路佈局，配線70中的至少一者可與第一導電線122及/或第二導電線310直接接觸，或者可經由第二接觸插塞電性連接至第一導電線122及/或第二導電線310。
配線70可在第一下部層間絕緣層50上被第二下部層間絕緣層80覆蓋。第二下部層間絕緣層80可包含氧化物，例如氧化矽。
第一接觸插塞60及配線70可包含例如金屬、金屬氮化物、金屬矽化物、經摻雜多晶矽等。
圖4至圖30示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。圖4、圖7、圖10、圖13、圖16、圖19、圖22、圖25及圖28是平面圖，圖5、圖8、圖11、圖14、圖17、圖20、圖23、圖26及圖29是包括沿對應平面圖所示的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖6、圖9、圖12、圖15、圖18、圖21、圖24、圖27及圖30是包 括沿對應平面圖所示的線C-C'及線D-D'分別截取的橫截面的剖視圖。
參照圖4至圖6，可在基板100上依序形成第一絕緣層110、第一導電層120、第一電極層130、第一選擇層140及第二電極層150，且可在第二電極層150上形成初步第一遮罩162。
基板100可包含例如矽、鍺、矽-鍺等半導體材料或例如GaP、GaAs、GaSb等III-V族半導體化合物。在某些實施例中，基板100可為絕緣體上覆矽基板或絕緣體上覆鍺基板。
可在基板100上形成例如閘極結構、源極/汲極層、接觸插塞、配線等各種元件，且可以第一絕緣層110覆蓋上述各種元件。
第一絕緣層110可由例如氧化矽、氮化矽、氮氧化矽等絕緣材料形成。
第一導電層120可由例如鎢、鉑、鈀、銠、釕、銥、銅、鋁、鈦、鉭等金屬或金屬氮化物形成。
第一電極層130可由例如氮化鈦、氮化鈦矽、氮化鎢、氮化鎢矽、氮化鉭、氮化鉭矽、氮化鋯、氮化鋯矽等金屬氮化物或金屬矽氮化物形成。
在示例性實施例中，第一選擇層140可由可在非晶質狀態下藉由溫度差異引起的電阻差異而充當開關元件的雙向定限開關材料形成。
雙向定限開關材料可包括例如鍺、矽、砷及/或碲。在實 施方案中，雙向定限開關材料可更包括硒及/或硫。
在實施方案中，雙向定限開關材料可包括例如AsTeGeSiIn、GeTe、SnTe、GeSe、SnSe、AsTeGeSiSbS、AsTeGeSiIP、AsTeGeSi、As2Te3Ge、As2Se3Ge、As25(Te90Ge10)75、Te40As35Si18Ge6.75In0.25、Te28As34.5Ge15.5S22、Te39As36Si17Ge7P、As10Te21S2Ge15Se50Sb2、Si5Te34As28Ge11S21Se1、AsTeGeSiSeNS、AsTeGeSiP、AsSe、AsGeSe、AsTeGeSe、ZnTe、GeTePb、GeSeTe、AlAsTe、SeAsGeC、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe、GeAsBiSe、GexSe1-x等。
在實施方案中，第一選擇層140可包含依序堆疊的摻雜有n型雜質的多晶矽層與摻雜有p型雜質的多晶矽層，例如二極體。
第二電極層150可由碳、含碳金屬或含碳金屬氮化物形成。在實施方案中，第二電極層150可由碳或碳氮化物(例如碳氮化鈦及/或碳氮化鉭)形成。
初步第一遮罩162可由例如氧化矽或多晶矽形成。
在示例性實施例中，初步第一遮罩162可在第二方向上延伸，且可在第一方向上形成多個初步第一遮罩162。各初步第一遮罩162可在第一方向上相互間隔開第一寬度W1。
在實施方案中，可省略第一電極層130。
參照圖7至圖9，可使用初步第一遮罩162作為蝕刻遮罩來依序蝕刻第二電極層150、第一選擇層140、第一電極層130及第一導電層120，以分別形成初步第二電極152、初步第一選擇圖 案142、初步第一電極132及第一導電線122。
因此，可在第一絕緣層110上形成包括依序堆疊的第一導電線122、初步第一電極132、初步第一選擇圖案142、初步第二電極152及初步第一遮罩162的第一結構。第一結構可在第二方向上延伸，且可將多個第一結構形成為在第一方向上相互間隔開。各第一結構之間的間隔可定義為第一開口170。
參照圖10至圖12，可形成初步犧牲圖案182以局部填充第一開口170。
在示例性實施例中，可在第一絕緣層110及第一結構上形成犧牲層以填充第一開口170，可將所述犧牲層平坦化直至暴露出所述第一結構的上表面，以形成初步犧牲圖案182，且可移除初步犧牲圖案182的上部部分以使得初步犧牲圖案182可局部填充第一開口170。
在示例性實施例中，可藉由化學機械拋光(chemical mechanical polishing，CMP)製程來執行平坦化製程。可藉由回蝕(etch back)製程來移除初步犧牲圖案182的上部部分。
在示例性實施例中，犧牲層可由可藉由灰化(ashing)製程而被輕易移除的材料形成。舉例而言，犧牲層可由硬遮罩上覆矽(silicon-on-hardmask，SOH)形成。
由於初步犧牲圖案182的上部部分被移除，因此可形成凹槽190以暴露出第一結構的上側壁。在示例性實施例中，凹槽190可具有較初步第二電極152的上表面高的底部。
凹槽190的深度(例如凹槽190的底部的高度)可決定後續形成的第一空氣隙235的頂部的高度(參照圖22至圖24)。因此，第一空氣隙235可藉由控制凹槽190的深度而具有所期望的大小。
參照圖13至圖15，可形成初步第一填充圖案202以填充凹槽190。
在示例性實施例中，可在初步犧牲圖案182及第一結構上形成填充層以填充凹槽190，且可將填充層平坦化直至可暴露出第一結構的上表面，以在凹槽190中形成初步第一填充圖案202。
在示例性實施例中，可藉由化學機械拋光製程來執行平坦化製程。
填充層可由例如氮化物(例如氮化矽)等相對於初步第一遮罩162具有高的蝕刻選擇性的材料形成。
參照圖16至圖18，可在第一結構及初步第一填充圖案202上形成第二遮罩212。
第二遮罩212可由例如氧化矽或多晶矽形成。第二遮罩212可包含與初步第一遮罩162的材料實質上相同的材料以使得第二遮罩212可與初步第一遮罩162合併，或者第二遮罩212可包含與初步第一遮罩162的材料不同的材料。
在示例性實施例中，第二遮罩212可在第一方向上延伸，且多個第二遮罩212可形成於第二方向上。第二遮罩212可在第二方向上相互間隔開第二寬度W2。在示例性實施例中，第二寬度 W2可實質上等於第一寬度W1。
參照圖19至圖21，可使用第二遮罩212作為蝕刻遮罩來依序蝕刻初步第一遮罩162、初步第二電極152、初步第一選擇圖案142、初步第一電極132、初步第一填充圖案202以及初步犧牲圖案182，以分別形成第一遮罩164、第二電極154、第一選擇圖案144、第一電極134、第一填充圖案204以及犧牲圖案。
因此，可在於第二方向上延伸的第一導電線122上形成包括依序堆疊的第一電極134、第一選擇圖案144、第二電極154及第一遮罩164的第二結構。在實施方案中，可在第一方向上形成多個第一導電線122，且因此多個第二結構可形成於第一方向及第二方向中的每一者上。
可移除餘留的犧牲圖案。舉例而言，可移除位於第一填充圖案204之下的犧牲圖案。在示例性實施例中，可藉由灰化製程來移除所述犧牲圖案。
藉由蝕刻製程及灰化製程而形成的位於第一絕緣層110上的間隔可定義為第二開口220。第二開口220可使位於第二遮罩212之下的第一絕緣層110的上表面暴露出，且可使位於未形成第二遮罩212的區域中的第一導電線122及第一絕緣層110暴露出。
參照圖22至圖24，可形成第二絕緣層230以填充第二開口220，且可在第二絕緣層230中形成第一空氣隙235。
第二絕緣層230可由例如氮化物(例如氮化矽)等相對於第一遮罩164及第二遮罩212具有高的蝕刻選擇性的材料形成。 第二絕緣層230可由與第一填充圖案204的材料實質上相同的材料形成以使得第二絕緣層230可與第一填充圖案204合併，或者可包含與第一填充圖案204的材料不同的材料。
第一空氣隙235可形成於在第三方向上既不與第一導電線122交疊亦不與第二遮罩212交疊的區域中。在示例性實施例中，各自在第二方向上延伸的第一導電線122可在第一方向上相互間隔開第一寬度W1，且各自在第一方向上延伸的第二遮罩212可在第二方向上相互間隔開第二寬度W2，並且因此第一空氣隙235可形成於在第三方向上既不與第一導電線122交疊亦不與第二遮罩212交疊的區域的一部分處，所述區域的一部分處可距離第一導電線122及第二遮罩212最遠。在示例性實施例中，多個第一空氣隙235可形成於第一方向及第二方向中的每一者上，且可在平面圖中安置成柵格圖案。
第一空氣隙235的頂部可低於第一填充圖案204的下表面，且第一空氣隙235的底部可高於第一導電線122的上表面。可自上方將形成有第一空氣隙235的第二絕緣層230沈積於第二遮罩212的側壁及下表面以及第一填充圖案204的側壁及下表面上，且因此第一空氣隙235的頂部可低於第一填充圖案204的下表面。同樣，可自下方將形成有第一空氣隙235的第二絕緣層230沈積於第一絕緣層110的側壁及上表面以及第一導電線122的側壁及上表面上，且因此第一空氣隙235的底部可高於第一導電線122的上表面。
在示例性實施例中，第一空氣隙235的頂部可高於第二電極154的上表面，且因此第二電極154之間的寄生電容可有利地降低。
第一空氣隙235的底部可低於第一電極134的上表面，且因此第一電極134之間的寄生電容可降低。
參照圖25至圖27，可移除第一遮罩164及第二遮罩212以形成相互連通的第三開口240及第四開口250。
在示例性實施例中，可藉由濕式蝕刻(wet etching)製程來移除第一遮罩164及第二遮罩212。
由於形成了第三開口240及第四開口250，因此可暴露出第二電極154的上表面及第一填充圖案204的上表面。
參照圖28至圖30，可在第三開口240中形成第一間隔壁260、第一可變電阻圖案270及第三電極280。
首先，可在第三開口240的側壁及第四開口250的側壁、第二電極154的暴露出的上表面及第一填充圖案204的暴露出的上表面以及第二絕緣層230上形成間隔壁層，並可各向異性地對間隔壁層進行蝕刻以在第三開口240的側壁及第四開口250的側壁上形成第一間隔壁260。
間隔壁層可由例如氧化矽等氧化物形成。
可在第二電極154、第一間隔壁260、第一填充圖案204及第二絕緣層230上形成可變電阻層以填充第三開口240及第四開口250，可將所述可變電阻層平坦化直至暴露出第二絕緣層230 的上表面，且可移除所述可變電阻層的上部部分以形成局部填充第三開口240的第一可變電阻圖案270。
可藉由化學機械拋光製程來執行平坦化製程，並可藉由回蝕製程來移除可變電阻層的上部部分。
在示例性實施例中，可變電阻層可由電阻可根據相位變化而變化的材料形成。在示例性實施例中，可變電阻層可由含有鍺、銻及/或碲的硫屬化物材料形成。在示例性實施例中，第一可變電阻層可包含具有交替堆疊的鍺-碲層及銻-碲層的超晶格。在示例性實施例中，第一可變電阻層可包含鍺-銻-碲(GST)、銦-銻-碲(IST)或鉍-銻-碲(BST)。
在示例性實施例中，第一可變電阻層可由鈣鈦礦系材料或過渡金屬氧化物形成。鈣鈦礦系材料可包括例如STO(SrTiO3)、BTO(BaTiO3)、PCMO(Pr1-XCaXMnO3)等。過渡金屬氧化物可包括氧化鈦(TiOX)、氧化鋯(ZrOX)、氧化鋁(AlOX)、氧化鉿(HfOX)、氧化鉭(TaOX)、氧化鈮(NbOX)、氧化鈷(CoOX)、氧化鎢(WOX)、氧化鑭(LaOX)或氧化鋅(ZnOX)。該些材料可單獨使用或組合使用。
在示例性實施例中，第一可變電阻層可由電阻可被磁場或自旋轉移力矩(STT)改變的材料形成。在實施方案中，第一可變電阻層可包含例如鐵(Fe)、鎳(Ni)、鈷(Co)、鏑(Dy)、釓(Gd)等鐵磁性材料。
可在第一可變電阻圖案270、第一間隔壁260、第一填充 圖案204及第二絕緣層230上形成第三電極層以填充第三開口240的上部部分及第四開口250，可將所述第三電極層平坦化直至可暴露出第二絕緣層230的上表面，且可移除所述第三電極層的上部部分以形成填充第三開口240的餘留部分的第三電極280。
第三電極層可由例如氮化鈦、氮化鈦矽、氮化鎢、氮化鎢矽、氮化鉭、氮化鉭矽、氮化鋯、氮化鋯矽等金屬氮化物或金屬矽氮化物形成。
依序堆疊的第一選擇圖案144、第二電極154及第一可變電阻圖案270可定義第一記憶體單元。
重新參照圖1至圖3，可形成填充第四開口250的第二導電線310來完成可變電阻記憶體裝置。
舉例而言，可在第四開口250的側壁、第三電極280、第一間隔壁260、第一填充圖案204及第二絕緣層230上形成第一障壁層，可在所述第一障壁層上形成第一金屬層以填充第四開口250的餘留部分，且可將所述第一金屬層及所述第一障壁層平坦化直至可暴露出第二絕緣層230的上表面，以形成第二導電線310。
第一金屬層可由例如鎢、鉑、鈀、銠、釕、銥、銅、鋁、鈦、鉭等金屬形成，且第一障壁層可由例如氮化鈦、氮化鉭、氮化鎢等金屬氮化物形成。
第二導電線310可包括第一金屬圖案300以及覆蓋第一金屬圖案300的側壁及下表面的第一障壁圖案290。
在示例性實施例中，第一導電線122可充當可變電阻記 憶體裝置的字線，且第二導電線310可充當可變電阻記憶體裝置的位元線。在實施方案中，第一導電線122可充當可變電阻記憶體裝置的位元線，且第二導電線310可充當可變電阻記憶體裝置的字線。
如上所述，在製造可變電阻記憶體裝置的方法中，可在基板100上形成初步犧牲圖案182及初步第一填充圖案202以覆蓋第一結構，可使用第二遮罩212作為蝕刻遮罩來將第一結構圖案化以在第一導電線122中的每一者上形成第二結構，且可移除初步犧牲圖案182以形成第二開口220。由於可形成第二絕緣層230以填充第二開口220，因此可在既不與第一導電線122交疊亦不與第二遮罩212交疊的區域的一部分處形成第一空氣隙235，所述區域的一部分處可距離第一導電線122及第二遮罩212最遠，且可因餘留的第一填充圖案204而將第一空氣隙235的頂部形成為低於後續形成的第二導電線310的下表面。因此，可藉由第一空氣隙235而降低寄生電容，且第二導電線310可不電性短接。
圖31示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖32及圖33示出圖31所示可變電阻記憶體裝置的剖視圖。圖32是包括沿圖31中的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖33是包括沿圖31中的線C-C'及線D-D'分別截取的橫截面的剖視圖。
除填充圖案及空氣隙外，可變電阻記憶體裝置可與圖1至圖3所示的可變電阻記憶體裝置實質上相同或相似。因此，相同 的參考編號指代相同的元件，且為簡潔起見，以下可不再對其予以贅述。
參照圖31至圖33，可變電阻記憶體裝置可包括位於基板100上的第一導電線122、第二導電線310、第一記憶體單元、及(具有第一空氣隙235的)第二絕緣層230。
可變電阻記憶體裝置可更包括第一電極134及第三電極280、第一間隔壁260以及第一絕緣層110。
可變電阻記憶體裝置可不具有可形成於第二導電線310之下且覆蓋第一間隔壁260的上側壁的第一填充圖案204。因此，第一間隔壁260的上側壁可被第二絕緣層230覆蓋。
可不形成第一填充圖案204，且第一空氣隙235的頂部可低於第二導電線310的下表面。舉例而言，圖31至圖33所示的可變電阻記憶體裝置中的各第二導電線310之間經由第一空氣隙235發生電性短接的可能性可能高於圖1至圖3所示的可變電阻記憶體裝置中的各第二導電線310之間經由第一空氣隙235發生電性短接的可能性。然而，第一空氣隙235可盡可能遠地形成於不與第二導電線310垂直交疊的區域中，且因此第二導電線310之間發生電性短接的可能性可能不會如此高。
圖34至圖39示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。圖34及圖37是平面圖，圖35及圖38是包括沿對應平面圖所示的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖36及圖39是包括沿對應平 面圖所示的線C-C'及線D-D'分別截取的橫截面的剖視圖。此方法可包括與參照圖1至圖30所說明的製程實質上相同或相似的製程，且因此在本文中可不再對其予以贅述。
參照圖34至圖36，可執行與參照圖4至圖12所說明的製程實質上相同或相似的製程。
在本實施例中，初步犧牲圖案182可能無法局部填充第一開口170但可完全填充第一開口170。舉例而言，可在第一絕緣層110及第一結構上形成犧牲層以填充第一開口170，且可將所述犧牲層平坦化直至暴露出第一結構的上表面，以形成初步犧牲圖案182。與參照圖10至圖12所說明的製程不同，可不移除初步犧牲圖案182的上部部分。
參照圖37至圖39，可執行與參照圖13至圖21所說明的製程實質上相同或相似的製程。
因此，可在第一導電線122中的每一者上在第二方向上形成各自包括第一電極134、第一選擇圖案144、第二電極154及第一遮罩164的多個第二結構，且可移除餘留的犧牲圖案以在第一絕緣層110上形成第二開口220。
可不形成第一填充圖案204(參照圖19至圖21)。
再次參照圖31至圖33，可執行與參照圖22至圖30以及圖1至圖3所說明的製程實質上相同或相似的製程來完成可變電阻記憶體裝置。
因此，可在第二絕緣層230中形成第一空氣隙235。在本 實施例中，第一空氣隙235的頂部可低於第二導電線310的下表面。
舉例而言，在圖1至圖3所示的可變電阻記憶體裝置中，可在第二導電線310之下形成第一填充圖案204，且因此第一空氣隙235的頂部可低於第一填充圖案204的下表面。因此，第一空氣隙235可必然與第二導電線310的下表面間隔開。在本實施例中，在如圖31至圖33中所示的可變電阻記憶體裝置中可不存在第一填充圖案，且因此第一空氣隙235的頂部可低於第二導電線310的下表面。
圖40示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖41及圖42示出圖40所示可變電阻記憶體裝置的剖視圖。圖41是包括沿圖40中的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖42是包括沿圖40中的線C-C'及線D-D'分別截取的橫截面的剖視圖。
除第二導電線及空氣隙外，所述可變電阻記憶體裝置可與圖1至圖3所示的可變電阻記憶體裝置實質上相同或相似。因此，相同的參考編號指代相同的元件，且以下可不再對其予以贅述。
參照圖40至圖42，可變電阻記憶體裝置可包括位於基板100上的第一導電線122、第二導電線310、第一記憶體單元、(具有第一空氣隙237的)第二絕緣層230、及第一填充圖案204。
可變電阻記憶體裝置可更包括第一電極134及第三電極 280、第一間隔壁260以及第一絕緣層110。
第一導電線122可在第一方向上相互間隔開第三寬度W3，且第二遮罩212可在第二方向上相互間隔開第四寬度W4。在示例性實施例中，第三寬度W3可大於第四寬度W4。
在示例性實施例中，位於第二絕緣層230中的第一空氣隙237可在各自在第二方向上延伸的第一導電線122之間在第二方向上延伸。第一空氣隙237的底部可低於第一導電線122的上表面。
舉例而言，可安置於第二導電線310之上的各第一導電線122之間的第三寬度W3可大於第二導電線310之間的第四寬度W4，且因此位於覆蓋第一導電線122及第二導電線310的側壁的第二絕緣層230中的第一空氣隙237可與第一導電線122的至少一部分水平地交疊。因此，第一空氣隙237的底部可低於第一導電線122的上表面。
圖43至圖48示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。圖43及圖46是平面圖，圖44及圖47示出包括沿對應平面圖所示的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖45及圖48是包括沿對應平面圖所示的線C-C'及線D-D'分別截取的橫截面的剖視圖。此方法可包括與參照圖1至圖30所說明的製程實質上相同或相似的製程，且因此在本文中可不再對其予以贅述。
參照圖43至圖45，可執行與參照圖4至圖18所說明的 製程實質上相同或相似的製程。
在本實施例中，第一導電線122可在第一方向上相互間隔開第三寬度W3，且第二遮罩212可在第二方向上相互間隔開第四寬度W4。在示例性實施例中，第三寬度W3可大於第四寬度W4。
參照圖46至圖48，可執行與參照圖19至圖24所說明的製程實質上相同或相似的製程。
因此，可在第二絕緣層230中形成第一空氣隙237。
在示例性實施例中，可將第一空氣隙237形成為在第一導電線122之間在第二方向上延伸。第一空氣隙237的底部可低於第一導電線122的上表面。
舉例而言，(可安置於第二遮罩212之上的)各第一導電線122之間的第三寬度W3可大於第二遮罩212之間的第四寬度W4，且因此位於覆蓋第一導電線122及第二遮罩212的第二絕緣層230中的第一空氣隙237可與第一導電線122的至少一部分水平地交疊。因此，第一空氣隙237的底部可低於第一導電線122的上表面。
重新參照圖40至圖42，可執行與參照圖25至圖30以及圖1至圖3所說明的製程實質上相同或相似的製程來完成所述可變電阻記憶體裝置。
圖49示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖50及圖51示出用於說明圖49所示的可變電阻記憶體裝置的剖視圖。圖50是包括沿圖49中的線A-A'及線B-B'分別截 取的橫截面的剖視圖，且圖51是包括沿圖49中的線C-C'及線D-D'分別截取的橫截面的剖視圖。
除第一導電線及第三導電線以及第三絕緣層外，所述可變電阻記憶體裝置可與圖1至圖3所示的可變電阻記憶體裝置實質上相同或相似。因此，相同的參考編號指代相同的元件，且以下可不再對其予以贅述。
參照圖49至圖51，可變電阻記憶體裝置可包括位於基板100上的第三導電線430、第二導電線310、第一記憶體單元、(具有第一空氣隙235的)第二絕緣層230及第一填充圖案204。
可變電阻記憶體裝置可更包括第一電極134及第三電極280、第一間隔壁260、第一絕緣層110以及第三絕緣層400。
第三絕緣層400中可含有第三導電線430，且第三絕緣層400可形成於第一絕緣層110上。第三絕緣層400可由例如氧化矽、氮化矽、氮氧化矽等絕緣材料形成。
第三導電線430可藉由金屬鑲嵌(damascene)製程而形成，且可包括第二金屬圖案420以及覆蓋第二金屬圖案420的側壁及下表面的第二障壁圖案410。在示例性實施例中，多個第三導電線430可被形成為在第一方向上相互間隔開第一寬度W1。
第二金屬圖案420可由例如鎢、鉑、鈀、銠、釕、銥、銅、鋁、鈦、鉭等金屬形成，且第二障壁圖案410可由例如氮化鈦、氮化鉭、氮化鎢等金屬氮化物形成。
圖52至圖63示出根據示例性實施例的製造可變電阻記 憶體裝置的方法中的各階段的平面圖及剖視圖。圖52、圖55、圖58及圖61是平面圖，圖53、圖56、圖59及圖62是包括沿對應平面圖所示的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖54、圖57、圖60及圖63是包括沿對應平面圖所示的線C-C'及D-D'分別截取的橫截面的剖視圖。此方法可包括與參照圖1至圖30所說明的製程實質上相同或相似的製程，且因此在本文中可不再對其予以贅述。
參照圖52至圖54，可在基板100上形成第一絕緣層110，且可在第一絕緣層110上形成含有第三導電線430的第三絕緣層400。
舉例而言，可在第一方向上形成多個第五開口(所述多個第五開口中的每一者可穿過第三絕緣層400而形成以暴露出第一絕緣層110的上表面，且其可在第二方向上延伸)，可在第五開口的側壁、第一絕緣層110的暴露出的上表面及第三絕緣層400的上表面上形成第二障壁層，可在所述第二障壁層上形成第二金屬層以填充第五開口，且可將所述第二金屬層及所述第二障壁層進行平坦化直至暴露出第三絕緣層400的上表面，以形成第三導電線430。
第三絕緣層400可由例如氧化矽、氮化矽、氮氧化矽等絕緣材料形成。第二金屬層可由例如鎢、鉑、鈀、銠、釕、銥、銅、鋁、鈦、鉭等金屬形成，且第二障壁層可由例如氮化鈦、氮化鉭、氮化鎢等金屬氮化物形成。
第三導電線430中的每一者可包括在第二方向上延伸的第二金屬圖案420以及覆蓋第二金屬圖案420的側壁及下表面的第二障壁圖案410。
參照圖55至圖57，可執行與參照圖4至圖6所說明的製程實質上相同或相似的製程。
因此，可在含有第三導電線430的第三絕緣層400上依序形成第一電極層130、第一選擇層140及第二電極層150，並可在第二電極層150上形成初步第一遮罩162。
在示例性實施例中，初步第一遮罩162可在第二方向上延伸，且可將多個初步第一遮罩162形成為在第一方向上相互間隔開第一寬度W1。可將初步第一遮罩162中的每一者形成為在第一方向上具有與下伏第三導電線430中的每一者的寬度實質上相等的寬度。
參照圖58至圖60，可執行與參照圖7至圖9所說明的製程實質上相同或相似的製程。
因此，可在第三導電線430上形成包括依序堆疊的初步第一電極132、初步第一選擇圖案142、初步第二電極152及初步第一遮罩162的第三結構。所述第三結構可在第二方向上延伸，且可在第一方向上形成多個第三結構。
參照圖61至圖63，可執行與參照圖10至圖24所說明的製程實質上相同或相似的製程。
因此，可形成第二絕緣層230以覆蓋第三結構、第一填 充圖案204及第二遮罩212，並可在第二絕緣層230中形成第一空氣隙235。
重新參照圖49至圖51，可執行與參照圖25至圖30以及圖1至圖3所說明的製程實質上相同或相似的製程來完成所述可變電阻記憶體裝置。
圖64示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖65及圖66示出圖64所示可變電阻記憶體裝置的剖視圖。圖65是包括沿圖64中的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖66是包括沿圖64中的線C-C'及線D-D'分別截取的橫截面的剖視圖。
可變電阻記憶體裝置可具有包括依序堆疊的圖1至圖3所示的可變電阻記憶體裝置與圖49至圖51所示的可變電阻記憶體裝置的堆疊結構。因此，相同的參考編號指代相同的元件，且為簡潔起見，以下可不再對其予以贅述。
參照圖64至圖66，可變電阻記憶體裝置可包括在第三方向上依序堆疊的第一記憶體結構與第二記憶體結構。所述第一記憶體結構可與圖1至圖3所示的可變電阻記憶體裝置實質上相同。
所述第二記憶體結構可與圖49至圖51所示的可變電阻記憶體裝置相似。
舉例而言，第二記憶體結構可形成於第一記憶體結構上，且可包括含有第四導電線530的第四絕緣層500、位於第四導電線530之上的第五導電線810、位於第四導電線530與第五導電線 810之間第二記憶體單元、覆蓋第二記憶體單元且含有第二空氣隙735的第五絕緣層730以及第二填充圖案704。所述第二記憶體單元可包括依序堆疊的第二選擇圖案644、第五電極654及第二可變電阻圖案770。
第二記憶體結構可更包括第四電極634及第六電極780以及第二間隔壁760。
第五絕緣層730中的第二空氣隙735可形成於在第三方向上既不與第四導電線530交疊亦不與第五導電線810交疊的區域中。第五導電線810中的每一者可包括在第二方向上延伸的第四金屬圖案800以及覆蓋第四金屬圖案800的側壁及下表面的第四障壁圖案。
在示例性實施例中，第一導電線122及第二導電線310可分別充當第一記憶體結構的字線及位元線，且第四導電線530及第五導電線810可分別充當第二記憶體結構的位元線及字線。在實施方案中，第一導電線122及第二導電線310可分別充當第一記憶體結構的位元線及字線，且第四導電線530及第五導電線810可分別充當第二記憶體結構的字線及位元線。
圖64至圖66示出可變電阻記憶體裝置包括兩個堆疊的記憶體結構，即第一記憶體結構與第二記憶體結構。在實施方案中，所述可變電阻記憶體裝置可包括依序堆疊的多個記憶體結構。
圖67至圖69示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。圖67是平面圖， 圖68是包括沿圖67所示的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖69是包括沿圖67所示的線C-C'及線D-D'分別截取的橫截面的剖視圖。此方法可包括與參照圖1至圖30所說明的製程或參照圖49至圖63所說明的製程實質上相同或相似的製程，且因此在本文中可不再對其予以贅述。
參照圖67至圖69，可執行與參照圖1至圖30所說明的製程實質上相同或相似的製程以形成第一記憶體結構，且可執行與參照圖52至圖54所說明的製程實質上相同或相似的製程，以在第一記憶體結構上形成含有第四導電線530的第四絕緣層500。
舉例而言，可在第一記憶體結構上形成第四絕緣層500，且可在第二方向上形成多個第六開口，所述多個第六開口可穿過第四絕緣層500而形成以暴露出第二導電線310的上表面並可在第一方向上延伸。可在第六開口的側壁、第二導電線310的暴露出的上表面及第四絕緣層500的上表面上形成第三障壁層，可在所述第三障壁層上形成第三金屬層以填充第六開口，且可將所述第三金屬層及所述第三障壁層平坦化直至可暴露出第四絕緣層500的上表面，以在相應的第六開口中形成第四導電線530。
第四絕緣層500可由例如氧化矽、氮化矽、氮氧化矽等絕緣材料形成。第三金屬層可由例如鎢、鉑、鈀、銠、釕、銥、銅、鋁、鈦、鉭等金屬形成，且第三障壁層可由例如氮化鈦、氮化鉭、氮化鎢等金屬氮化物形成。
第四導電線530中的每一者可包括在第一方向上延伸的 第三金屬圖案520以及覆蓋第三金屬圖案520的側壁及下表面的第三障壁圖案510。
在示例性實施例中，可將第四導電線530形成為分別接觸各第二導電線310的上表面。
重新參照圖64至圖66，可執行與參照圖55至圖63以及圖49至圖51所說明的製程實質上相同或相似的製程。
因此，可在第一記憶體結構上形成與第一記憶體結構相似的第二記憶體結構，並可完成包括依序堆疊的第一記憶體結構與第二記憶體結構的可變電阻記憶體裝置。
第二記憶體結構可包括第四導電線530、第五導電線810、第二記憶體單元、具有第二空氣隙735的第五絕緣層730及第二填充圖案704。第二記憶體單元可包括依序堆疊的第二選擇圖案644、第五電極654及第二可變電阻圖案770。
可變電阻記憶體裝置可更包括第四電極634及第六電極780以及第二間隔壁760。
第二空氣隙735可形成於第五絕緣層730的在第三方向上既不與第四導電線530交疊亦不與第五導電線810交疊的區域中。在示例性實施例中，第二空氣隙735中的至少一者可在第三方向上與第一空氣隙235中的一者交疊。
第五導電線810中的每一者可包括在第二方向上延伸的第四金屬圖案800以及覆蓋第四金屬圖案800的側壁及下表面的第四障壁圖案790。
圖70示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖71及圖72示出圖70所示可變電阻記憶體裝置的剖視圖。圖71是包括沿圖70中的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖72是包括沿圖70中的線C-C'及線D-D'分別截取的橫截面的剖視圖。
可變電阻記憶體裝置可具有包括依序堆疊的圖1至圖3所示的各可變電阻記憶體裝置的堆疊結構。因此，相同的參考編號指代相同的元件，且以下可不再對其予以贅述。
參照圖70至圖72，可變電阻記憶體裝置可包括在第三方向上依序堆疊的第一記憶體結構與第二記憶體結構。第一記憶體結構可與圖1至圖3所示的可變電阻記憶體裝置實質上相同。
第二記憶體結構亦可與圖1至圖3所示的可變電阻記憶體裝置實質上相同或相似。在實施方案中，在第二記憶體結構中處於低水平高度的第六導電線622可在第一方向上延伸，且多個第六導電線622可在第二方向上相互間隔開。在第二記憶體結構中處於高水平高度的第五導電線810可在第二方向上延伸，且多個第五導電線810可在第一方向上相互間隔開。
第二記憶體結構可包括第六導電線622及第五導電線810、位於第六導電線622與第五導電線810之間的第二記憶體單元、覆蓋第二記憶體單元且具有第二空氣隙735的第五絕緣層730以及第二填充圖案704，且第二記憶體單元可包括依序堆疊的第二選擇圖案644、第五電極654及第二可變電阻圖案770。
第二記憶體結構可更包括第四電極634及第六電極780以及第二間隔壁760。
第二空氣隙735可形成於第五絕緣層730的在第三方向上既不與第六導電線622交疊亦不與第五導電線810交疊的區域中。第五導電線810中的每一者可包括在第二方向上延伸的第四金屬圖案800以及覆蓋第四金屬圖案800的側壁及下表面的第四障壁圖案790。
圖70至圖72示出可變電阻記憶體裝置包括兩個堆疊的記憶體結構，即第一記憶體結構與第二記憶體結構。在實施方案中，所述可變電阻記憶體裝置可包括依序堆疊的多個記憶體結構。
圖73至圖75示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。圖73是平面圖，圖74是包括沿圖73所示的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖75是包括沿圖73所示的線C-C'及線D-D'分別截取的橫截面的剖視圖。此方法可包括與參照圖1至圖30所說明的製程或參照圖64至圖69所說明的製程實質上相同或相似的製程，且因此在本文中可不再對其予以贅述。
參照圖73至圖75，可執行與參照圖1至圖30所說明的製程實質上相同或相似的製程以形成第一記憶體結構，且可執行與參照圖4至圖6所說明的製程實質上相同或相似的製程。
因此，可在第一記憶體結構上依序形成第六導電層620、第四電極層630、第二選擇層640及第五電極層650，且可在第五 電極層650上形成初步第三遮罩662。
在示例性實施例中，初步第三遮罩662可在第一方向上延伸，且可在第二方向上形成多個初步第三遮罩662。各初步第三遮罩662可在第二方向上相互間隔開第二寬度W2。在示例性實施例中，可將各初步第三遮罩662形成為在第三方向上分別與各第二導電線310交疊。
重新參照圖70至圖72，可執行與參照圖7至圖30以及圖1至圖3所說明的製程實質上相同或相似的製程來完成所述可變電阻記憶體裝置。
舉例而言，位於第一記憶體結構上的第二記憶體結構可包括在第一記憶體結構上在第一方向上延伸的第六導電線622、位於第六導電線622上的第五導電線810、位於第六導電線622與第五導電線810之間的第二記憶體單元、覆蓋第二記憶體單元且具有第二空氣隙735的第五絕緣層730以及第二填充圖案704。第二記憶體單元可包括依序堆疊的第二選擇圖案644、第五電極654及第二可變電阻圖案770。
第二記憶體結構可更包括第四電極634及第六電極780以及第二間隔壁760。
圖76示出根據示例性實施例的可變電阻記憶體裝置的平面圖，且圖77及圖78示出圖76所示的可變電阻記憶體裝置的剖視圖。圖77是包括沿圖76中的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖78是包括沿圖76中的線C-C'及線D-D'分別截 取的橫截面的剖視圖。
可變電阻記憶體裝置可具有包括依序堆疊的圖1至圖3所示的各可變電阻記憶體裝置的堆疊結構。因此，相同的參考編號指代相同的元件，且以下可不再對其予以贅述。
參照圖76至圖78，可變電阻記憶體裝置可包括在第三方向上依序堆疊的第一記憶體結構及第二記憶體結構。第一記憶體結構可與圖1至圖3所示的可變電阻記憶體裝置實質上相同。
第二記憶體結構亦可與圖1至圖3所示的可變電阻記憶體裝置實質上相同或相似。在實施方案中，第一記憶體結構中的第二導電線310亦可通常用於第二記憶體結構中。舉例而言，當第一導電線122及第二導電線310在第一記憶體結構中分別充當字線及位元線時，第二導電線310及第五導電線810可在第二記憶體結構中分別充當位元線及字線。
因此，位於第一記憶體結構上的第二記憶體結構可包括第五導電線810、位於第二導電線310與第五導電線810之間的第二記憶體單元、覆蓋第二記憶體單元且具有第二空氣隙735的第五絕緣層730以及第二填充圖案704。第二記憶體單元可包括依序堆疊的第二選擇圖案644、第五電極654及第二可變電阻圖案770。
第二記憶體結構可更包括第四電極634及第六電極780以及第二間隔壁760。
圖76至圖78示出可變電阻記憶體裝置包括兩個堆疊的記憶體結構，即第一記憶體結構與第二記憶體結構。在實施方案 中，所述可變電阻記憶體裝置可包括依序堆疊的多個記憶體結構。
圖79至圖81示出根據示例性實施例的製造可變電阻記憶體裝置的方法中的各階段的平面圖及剖視圖。圖79是平面圖，圖80是包括沿圖79所示的線A-A'及線B-B'分別截取的橫截面的剖視圖，且圖81是包括沿圖79所示的線C-C'及線D-D'分別截取的橫截面的剖視圖。此方法可包括與參照圖1至圖30所說明的製程或參照圖64至圖69所說明的製程實質上相同或相似的製程，且因此在本文中可不再對其予以贅述。
參照圖79至圖81，可執行與參照圖1至圖30所說明的製程實質上相同或相似的製程以形成第一記憶體結構，並可執行與參照圖4至圖6所說明的製程實質上相同或相似的製程。
因此，可在第一記憶體結構上依序形成第四電極層630、第二選擇層640及第五電極層650，且可在第五電極層650上形成初步第三遮罩662。
重新參照圖76至圖78，可執行與參照圖7至圖30以及圖1至圖3所說明的製程實質上相同或相似的製程來完成所述可變電阻記憶體裝置。
根據示例性實施例的可變電阻記憶體裝置可用於相變隨機存取記憶體裝置、電阻式隨機存取記憶體裝置、磁性隨機存取記憶體裝置等中。
所述實施例可提供具有空氣隙的可變電阻記憶體裝置。
所述實施例可提供具有良好特性的可變電阻記憶體裝置。
所述實施例可提供製造具有良好特性的可變電阻記憶體裝置的方法。
在根據示例性實施例的可變電阻記憶體裝置中，空氣隙可在既不與上部導電線垂直交疊亦不與下部導電線垂直交疊的區域中形成於上部導電線與下部導電線之間，且因此寄生電容可降低。空氣隙可具有較位於上部導電線之下的填充圖案的下表面低的頂部，且因此可與上部導電線的下表面間隔開。如此一來，當形成上部導電線時，上部導電線可不經由空氣隙而電性短接。
本文中已揭露各實例性實施例，且儘管採用具體用語，但該些用語僅以一般意義及說明性意義來使用且應僅以一般意義及說明性意義來解釋，而並非用於限制目的。在某些情形中，除非另外具體地指明，否則如在本申請案提出申請之前對於此項技術中具有通常知識者而言將顯而易見，結合一特定實施例所闡述的特徵、特性、及/或元件可單獨使用或與結合其他實施例所闡述的特徵、特性、及/或元件組合使用。因此，熟習此項技術者應理解，在不背離如以下申請專利範圍中所述的本發明的精神及範圍的條件下，可作出形式及細節上的各種變化。
100‧‧‧基板
110‧‧‧第一絕緣層
122‧‧‧第一導電線
134‧‧‧第一電極
144‧‧‧第一選擇圖案
154‧‧‧第二電極
204‧‧‧第一填充圖案
230‧‧‧第二絕緣層
235‧‧‧第一空氣隙
260‧‧‧第一間隔壁
270‧‧‧第一可變電阻圖案
280‧‧‧第三電極
290‧‧‧第一障壁圖案
300‧‧‧第一金屬圖案
310‧‧‧第二導電線
A-A'、B-B'‧‧‧線
W1‧‧‧第一寬度

Claims (23)

  1. 一種可變電阻記憶體裝置，包括：第一導電線，以第一方向安置於基板上，所述第一導電線中的每一者在與所述第一方向交叉的第二方向上延伸，且所述第一方向及所述第二方向平行於所述基板的頂表面；第二導電線，以所述第二方向上安置於所述第一導電線上，所述第二導電線中的每一者在所述第一方向上延伸；記憶體單元，位於所述第一導電線與所述第二導電線之間，所述記憶體單元位於在與所述基板的所述頂表面實質上垂直的第三方向上與所述第一導電線及所述第二導電線交疊的每一區域中，且所述記憶體單元包括依序堆疊的選擇圖案、第二電極及可變電阻圖案，以使所述第二電極在所述選擇圖案與所述可變電阻圖案之間；以及絕緣層結構，位於所述第一導電線與所述第二導電線之間，所述絕緣層結構覆蓋所述記憶體單元且在於所述第三方向上既不與所述第一導電線交疊也不與所述第二導電線交疊的區域的至少一部分中包括空氣隙，其中所述空氣隙的頂部高於所述第二電極的上表面。
  2. 如申請專利範圍第1項所述的可變電阻記憶體裝置，其中所述空氣隙的底部高於所述第一導電線的上表面且低於所述第二導電線的下表面。
  3. 如申請專利範圍第1項所述的可變電阻記憶體裝置，其 中所述絕緣層結構包括以所述第一方向位於所述記憶體單元中的相鄰記憶體單元之間的第一絕緣層，所述第一絕緣層接觸所述第二導電線中的一者的下表面並覆蓋所述記憶體單元中的所述相鄰記憶體單元的上側壁。
  4. 如申請專利範圍第3項所述的可變電阻記憶體裝置，包括以所述第一方向安置的多個第一絕緣層。
  5. 如申請專利範圍第3項所述的可變電阻記憶體裝置，其中所述空氣隙的所述頂部低於所述第一絕緣層的下表面。
  6. 如申請專利範圍第3項所述的可變電阻記憶體裝置，其中：所述第一絕緣層的下表面高於所述第二電極的所述上表面。
  7. 如申請專利範圍第1項所述的可變電阻記憶體裝置，其中所述絕緣層結構覆蓋所述第一導電線的側壁、所述第二導電線的側壁以及所述記憶體單元的側壁，且所述絕緣層結構包含氮化矽。
  8. 如申請專利範圍第1項所述的可變電阻記憶體裝置，其中所述絕緣層結構包括：第一絕緣層，覆蓋所述第一導電線的側壁；以及第二絕緣層，覆蓋所述記憶體單元的側壁及所述第二導電線的側壁。
  9. 如申請專利範圍第8項所述的可變電阻記憶體裝置，其中所述第一絕緣層包含氧化矽，且所述第二絕緣層包含氮化矽。
  10. 如申請專利範圍第1項所述的可變電阻記憶體裝置，更包括：第一電極，位於所述第一導電線中的每一者與所述選擇圖案之間；以及第三電極，位於所述可變電阻圖案與所述第二導電線中的每一者之間。
  11. 如申請專利範圍第1項所述的可變電阻記憶體裝置，其中所述選擇圖案包含含有鍺、矽、砷或碲的雙向定限開關材料。
  12. 如申請專利範圍第11項所述的可變電阻記憶體裝置，其中所述選擇圖案更包含硒或硫。
  13. 如申請專利範圍第1項所述的可變電阻記憶體裝置，其中所述選擇圖案包含選自以下群組中的至少一者：AsTeGeSiIn、GeTe、SnTe、GeSe、SnSe、AsTeGeSiSbS、AsTeGeSiIP、AsTeGeSi、As2Te3Ge、As2Se3Ge、As25(Te90Ge10)75、Te40As35Si18Ge6.75In0.25、Te28As34.5Ge15.5S22、Te39As36Si17Ge7P、As10Te21S2Ge15Se50Sb2、Si5Te34As28Ge11S21Se1、AsTeGeSiSeNS、AsTeGeSiP、AsSe、AsGeSe、AsTeGeSe、ZnTe、GeTePb、GeSeTe、AlAsTe、SeAsGeC、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe、GeAsBiSe或GexSe1-x。
  14. 如申請專利範圍第1項所述的可變電阻記憶體裝置，其中所述第二電極包含碳或碳氮化物。
  15. 如申請專利範圍第1項所述的可變電阻記憶體裝置，其中所述可變電阻圖案包含相變材料。
  16. 一種可變電阻記憶體裝置，包括：第一導電線，以第一方向安置於基板上，所述第一導電線中的每一者在與所述第一方向交叉的第二方向上延伸，且所述第一方向及所述第二方向平行於所述基板的頂表面；第二導電線，以所述第二方向安置於所述第一導電線上，所述第二導電線中的每一者在所述第一方向上延伸；記憶體單元，位於所述第一導電線與所述第二導電線之間，所述記憶體單元位於在與所述基板的所述頂表面實質上垂直的第三方向上與所述第一導電線及所述第二導電線交疊的每一區域中，且所述記憶體單元包括依序堆疊的選擇圖案、第二電極及可變電阻圖案，以使所述第二電極在所述選擇圖案與所述可變電阻圖案之間；以及絕緣層結構，所述絕緣層結構中含有所述記憶體單元、所述第一導電線及所述第二導電線，所述絕緣層結構具有在所述第一導電線之間在所述第二方向上延伸的空氣隙，且所述空氣隙的底部低於所述第一導電線的上表面，所述空氣隙的頂部高於所述第二電極的上表面，所述空氣隙的所述頂部低於所述第二導電線的下表面。
  17. 如申請專利範圍第16項所述的可變電阻記憶體裝置，其中所述第一導電線之間的距離大於所述第二導電線之間的距離。
  18. 一種可變電阻記憶體裝置，包括： 第一記憶體結構，包括：第一導電線，以第一方向安置於基板上，所述第一導電線中的每一者在與所述第一方向交叉的第二方向上延伸，且所述第一方向及所述第二方向平行於所述基板的頂表面；第二導電線，以所述第二方向安置於所述第一導電線上，所述第二導電線中的每一者在所述第一方向上延伸；第一記憶體單元，位於所述第一導電線與所述第二導電線之間，所述第一記憶體單元位於在與所述基板的所述頂表面實質上垂直的第三方向上與所述第一導電線及所述第二導電線交疊的每一區域中，且所述第一記憶體單元包括第一可變電阻圖案；以及第一絕緣層結構，位於所述第一導電線與所述第二導電線之間，所述第一絕緣層結構覆蓋所述第一記憶體單元且在在所述第三方向上既不與所述第一導電線交疊也不與所述第二導電線交疊的區域的至少一部分中包括第一空氣隙；以及第二記憶體結構，位於所述第一記憶體結構上，所述第二記憶體結構包括：第三導電線，安置於所述第二方向上，所述第三導電線中的每一者在所述第一方向上延伸；第四導電線，以所述第一方向安置於所述第三導電線上，所述第四導電線中的每一者在所述第二方向上延伸；第二記憶體單元，位於所述第三導電線與所述第四導電 線之間，所述第二記憶體單元位於在所述第三方向上與所述第三導電線及所述第四導電線交疊的每一區域中，且所述第二記憶體單元包括第二可變電阻圖案；以及第二絕緣層結構，位於所述第三導電線與所述第四導電線之間，所述第二絕緣層結構覆蓋所述第二記憶體單元且在在所述第三方向上既不與所述第三導電線交疊也不與所述第四導電線交疊的區域的至少一部分中包括第二空氣隙。
  19. 一種製造可變電阻記憶體裝置的方法，所述方法包括：以第一方向在基板上形成第一結構，所述第一結構中的每一者包括依序堆疊的第一導電線、初步選擇圖案、初步第二電極及初步第一遮罩並在與所述第一方向交叉的第二方向上延伸；在所述基板上形成初步犧牲圖案及初步填充圖案以覆蓋所述第一結構的側壁，所述初步犧牲圖案與所述初步填充圖案依序堆疊；以所述第二方向在所述第一結構及所述初步填充圖案上形成第二遮罩，所述第二遮罩中的每一者在所述第一方向上延伸；使用所述第二遮罩作為蝕刻遮罩來蝕刻所述初步第一遮罩、所述初步第二電極、所述初步選擇圖案、所述初步填充圖案及所述初步犧牲圖案，以分別形成第一遮罩、第二電極、選擇圖案、填充圖案及犧牲圖案，所述選擇圖案、所述第二電極及所述第一遮罩在所述第一方向及所述第二方向中的每一者上形成多個第二結構；移除所述犧牲圖案；以及 形成絕緣層結構以覆蓋所述第二結構的側壁，所述絕緣層結構在於與所述基板的頂表面實質上垂直的第三方向上既不與所述第一導電線交疊亦不與所述第二遮罩交疊的區域的至少一部分中具有空氣隙。
  20. 如申請專利範圍第19項所述的製造可變電阻記憶體裝置的方法，其中所述空氣隙的底部高於所述第一導電線的上表面且低於所述填充圖案的下表面。
  21. 如申請專利範圍第19項所述的製造可變電阻記憶體裝置的方法，其中形成所述初步犧牲圖案及所述初步填充圖案包括：在所述基板上形成犧牲層，以覆蓋所述第一結構；將所述犧牲層平坦化，直至暴露出所述第一結構的上表面，以形成所述初步犧牲圖案；移除所述初步犧牲圖案的上部部分，以形成凹槽；在所述初步犧牲圖案及所述第一結構上形成填充層，以填充所述凹槽；以及將所述填充層平坦化，直至暴露出所述第一結構的所述上表面，以形成所述初步填充圖案。
  22. 如申請專利範圍第21項所述的製造可變電阻記憶體裝置的方法，其中所述凹槽被形成為具有較所述初步第二電極的上表面高的底部。
  23. 如申請專利範圍第21項所述的製造可變電阻記憶體裝置的方法，其中移除所述初步犧牲圖案的所述上部部分包括執行 灰化製程。
TW105137726A 2016-02-17 2016-11-18 可變電阻記憶體裝置及其製造方法 TWI735482B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0018304 2016-02-17
KR1020160018304A KR102539122B1 (ko) 2016-02-17 2016-02-17 가변 저항 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201731079A TW201731079A (zh) 2017-09-01
TWI735482B true TWI735482B (zh) 2021-08-11

Family

ID=59559783

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137726A TWI735482B (zh) 2016-02-17 2016-11-18 可變電阻記憶體裝置及其製造方法

Country Status (4)

Country Link
US (1) US10546999B2 (zh)
KR (1) KR102539122B1 (zh)
CN (1) CN107093612B (zh)
TW (1) TWI735482B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551799B1 (ko) * 2016-12-06 2023-07-05 삼성전자주식회사 반도체 소자
US10217794B2 (en) 2017-05-24 2019-02-26 Globalfoundries Singapore Pte. Ltd. Integrated circuits with vertical capacitors and methods for producing the same
KR102401181B1 (ko) * 2017-10-11 2022-05-24 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
KR102607117B1 (ko) * 2018-08-24 2023-11-29 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102617145B1 (ko) * 2018-10-02 2023-12-27 삼성전자주식회사 가변 저항 메모리 장치
KR20200041031A (ko) * 2018-10-11 2020-04-21 삼성전자주식회사 가변 저항 메모리 소자
CN111326651A (zh) * 2018-12-17 2020-06-23 中国科学院上海微系统与信息技术研究所 一种ots材料、选通器单元及其制备方法
KR102630957B1 (ko) * 2018-12-19 2024-01-31 에스케이하이닉스 주식회사 메모리 소자 및 이를 포함하는 전자장치
KR102634459B1 (ko) * 2018-12-24 2024-02-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN112018232A (zh) * 2019-05-31 2020-12-01 中国科学院上海微系统与信息技术研究所 一种选通管材料及包含选通管材料的选通管单元
US11121140B2 (en) * 2020-01-08 2021-09-14 Sandisk Technologies Llc Ferroelectric tunnel junction memory device with integrated ovonic threshold switches
JP2022041561A (ja) * 2020-09-01 2022-03-11 キオクシア株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257147B (en) * 2004-12-17 2006-06-21 Macronix Int Co Ltd Method of manufacturing memory device, memory device and phase change memory device
US20140166965A1 (en) * 2012-12-14 2014-06-19 SK Hynix Inc. Resistive memory device and fabrication method thereof
US20150155482A1 (en) * 2013-11-29 2015-06-04 SK Hynix Inc. Electronic device and method for fabricating the same
US20150179704A1 (en) * 2013-12-23 2015-06-25 Kabushiki Kaisha Toshiba Semiconductor memory device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090196091A1 (en) 2008-01-31 2009-08-06 Kau Derchang Self-aligned phase change memory
US8223580B2 (en) * 2008-06-17 2012-07-17 Ovonyx, Inc. Method and apparatus for decoding memory
JP4810581B2 (ja) * 2009-03-25 2011-11-09 株式会社東芝 不揮発性記憶装置
US8026503B2 (en) 2009-06-23 2011-09-27 Nanya Technology Corp. Phase-change memory and method of making same
US8536559B2 (en) 2009-07-07 2013-09-17 Macronix International Co., Ltd. Phase change memory
US8288750B2 (en) 2010-04-29 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device with air gap
KR20110135285A (ko) 2010-06-10 2011-12-16 삼성전자주식회사 상변화 메모리 소자의 제조방법
US20130015421A1 (en) 2011-07-13 2013-01-17 Joon Seop Sim Phase-change random access memory device and method of manufacturing the same
JP5606478B2 (ja) * 2012-03-22 2014-10-15 株式会社東芝 半導体記憶装置
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
KR101934003B1 (ko) * 2012-06-01 2019-01-02 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR101994449B1 (ko) 2012-11-08 2019-06-28 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
KR102080542B1 (ko) * 2013-06-27 2020-02-25 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US9246100B2 (en) * 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
KR20150090472A (ko) * 2014-01-29 2015-08-06 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9281471B2 (en) * 2014-04-30 2016-03-08 Micron Technology, Inc. Phase change memory stack with treated sidewalls
KR102195003B1 (ko) * 2014-06-18 2020-12-24 삼성전자주식회사 반도체 다이오드, 가변 저항 메모리 장치 및 가변 저항 메모리 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257147B (en) * 2004-12-17 2006-06-21 Macronix Int Co Ltd Method of manufacturing memory device, memory device and phase change memory device
US20140166965A1 (en) * 2012-12-14 2014-06-19 SK Hynix Inc. Resistive memory device and fabrication method thereof
US20150155482A1 (en) * 2013-11-29 2015-06-04 SK Hynix Inc. Electronic device and method for fabricating the same
US20150179704A1 (en) * 2013-12-23 2015-06-25 Kabushiki Kaisha Toshiba Semiconductor memory device

Also Published As

Publication number Publication date
US10546999B2 (en) 2020-01-28
TW201731079A (zh) 2017-09-01
CN107093612A (zh) 2017-08-25
CN107093612B (zh) 2023-04-07
KR102539122B1 (ko) 2023-06-01
US20170237000A1 (en) 2017-08-17
KR20170096722A (ko) 2017-08-25

Similar Documents

Publication Publication Date Title
TWI735482B (zh) 可變電阻記憶體裝置及其製造方法
US10593874B2 (en) Variable resistance memory devices and methods of manufacturing the same
TWI765871B (zh) 可變阻值記憶體裝置
US10615341B2 (en) Semiconductor devices and methods of manufacturing the same
US9391269B2 (en) Variable resistance memory devices
US9768232B2 (en) Variable resistance memory device and a method of manufacturing the same
TWI796285B (zh) 可變阻值記憶體裝置及記憶體結構
US8933427B2 (en) Variable resistance memory device and method for fabricating the same
US20150340610A1 (en) Variable resistance memory devices and methods of manufacturing the same
US10825986B2 (en) Semiconductor devices including a stacked cell structure
KR20150144995A (ko) 반도체 다이오드, 가변 저항 메모리 장치 및 가변 저항 메모리 장치의 제조 방법
TWI726023B (zh) 記憶體裝置
CN112310280A (zh) 可变电阻存储器装置