KR20100063001A - 다층의 인터커넥트들을 위한 주름진 인터페이스 - Google Patents

다층의 인터커넥트들을 위한 주름진 인터페이스 Download PDF

Info

Publication number
KR20100063001A
KR20100063001A KR20107003132A KR20107003132A KR20100063001A KR 20100063001 A KR20100063001 A KR 20100063001A KR 20107003132 A KR20107003132 A KR 20107003132A KR 20107003132 A KR20107003132 A KR 20107003132A KR 20100063001 A KR20100063001 A KR 20100063001A
Authority
KR
South Korea
Prior art keywords
corrugated
dielectric
layer
dielectric layer
adhesion promoter
Prior art date
Application number
KR20107003132A
Other languages
English (en)
Inventor
로렌스 에이. 클레벤져
티모시 제이. 달튼
엘버트 이. 후앙
생패 푸루쇼사맨
칼 제이. 라덴스
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20100063001A publication Critical patent/KR20100063001A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B17/00—Insulators or insulating bodies characterised by their form
    • H01B17/56—Insulating bodies
    • H01B17/66—Joining insulating bodies together, e.g. by bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1039—Surface deformation only of sandwich or lamina [e.g., embossed panels]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y10T428/24529—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface and conforming component on an opposite nonplanar surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y10T428/24537—Parallel ribs and/or grooves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628—Nonplanar uniform thickness material
    • Y10T428/24669—Aligned or parallel nonplanarities
    • Y10T428/24694—Parallel corrugations
    • Y10T428/24711—Plural corrugated components

Abstract

인터커넥트 스택에서 나노크기의(nanoscale) 주름진(corrugated) 인터페이스들을 보유하는 인터페이스들을 포함하는 유전체 컴포지트(composite) 구조들은 향상된 접착력(enhanced adhesion strength) 및 인터페이스 균열 내성(interfacial fracture toughness)을 제공한다. 고유의(intrinsic) 인터페이스 접착력을 더 증가시키기 위하여 주름진 접착력 촉진자(promoter) 층들을 더 포함하는 컴포지트 구조들이 또한 기술된다. 셀프 조립 폴리머 시스템(self assembling polymer systems) 및 패턴 전사 프로세스(pattern trnasfer process)를 사용하여 이들 구조들을 만들기 위해서 나노크기의 주름진 인터페이스를 형성하기 위한 방법들이 또한 기술된다.

Description

다층의 인터커넥트들을 위한 주름진 인터페이스{CORRUGATED INTERFACES FOR MULTILAYERED INTERCONNECTS}
본 발명은 인터커넥트 구조들에 관한 것으로, 좀더 구체적으로는 층 들 사이의 인터페이스들이 주름진(corrugated) 구조를 포함하는 다층 인터커넥트 구조들에 관한 것이다. 주름진 구조는, 무엇보다도(among others), 개선된 접착력과 균열 내성(龜裂 耐性 fracture toughness)을 제공한다.
고급(advanced)마이크로전자 인터커넥트들은 유전체 필름들의 다수의 스택된(stacked) 층들을 포함할 수 있다. 유전체 층들 사이의 다수의 인터페이스들 때문에, 인터페이스 접착력은 소망하는 디바이스를 제조하는 데 사용되는 다양한 제조 프로세스들 및 조건들에서 견뎌낼 수 있는 신뢰할 만하고 강한 구조(relaiable and robust structure)를 보장하는데 매우 중요하다(critical). 현재 이들 고급 응용들에서 사용되거나 혹은 개발되고 있는 기계적으로 부서지기 쉬운 로우 케이(low k) 및 울트라(ultra) 로우 케이 유전체의 출현으로, 다층 스택의 전체적인(overall) 균열 내성 뿐만 아니라 적절한 인터페이스 접착력 유지 문제가 더욱 중요해 지고 있다.
도 1은 일반적으로 다수의 스택된 유전체 층들을 포함하는 참조번호(10)으로 지정된 종래 기술의 디바이스 구조를 도시한다. 상기 디바이스 구조는 예시적인 것이며 유전체 층들(이들은 고급 마이크로전자 디바이스들 제조과정에서 통상적으로 형성되는 것들이다) 사이의 인터페이스를 보여주기 위해 제공된 것이다. 구조(10)은 일반적으로 기판(12), 상기 기판 상에 배치된 제 1 유전체 필름(14), 및 상기 제 1 유전체 층 상에 배치된 적어도 하나의 추가(additional) 유전체 층(16)을 포함한다. 도 1에서 보듯이, 제1 및 제2 유전체 필름 사이에 형성된 인터페이스(18)은 실질적으로 평탄하다(smooth). 이러한 인터페이스는 추가 층들이 추가되고 그 위에 패턴들이 형성되는 디바이스의 제조 과정에 기계적인 문제(mechanical failure)를 일으킬 수 있다. 예를 들어, 접착 문제(adhesion failure)와 하나 또는 그 이상의 층들에서 균열이 생길 수 있다.
인터페이스 층들에 관하여 개선된 웨팅(wetting)을 제공하는 적절한 화학적 및/또는 플라즈마 처리(treatment)에 의한 인터페이스들의 맞춤(tailoring)은 당 분야에서 알려져 있다. 예를 들어, 모리 등(Mori et al) 의 미국 특허 6,214,479, 셀바마닉캄 등(Selvamanickam et al)의 미국 특허 7,025,826, 그리고 드취만 등(Deusthmann et al)의 미국 출원 2005/0167261A1는 실질적으로 평탄한 인터페이스 표면을 불활성(inert) 혹은 반응적(reactive) 개스 이온에 노출 및 충격(bombardment)시키는 방법에 관하여 기술하고 있는데, 그렇게 함으로서 물리적 표면 토포그라피(physical surface topography)를 제공하고 그 위에 배치되는 추가 층은 상보적인(complementary) 토포그라피를 갖도록 함으로써, 개선된 접착력과 균열 내성을 제공한다. 그러나, 이들 처리들에 의해서 제공되는 토포그라피는 일반적으로 임의적이다(random). 게다가, 측면 및 수직 방향들에서 형태(morphology)는 제어하기도 어렵고 다시 만들기도(reproduce) 어렵다. 또한 이들 프로세스는 일반적으로 기판에 따라 달라진다(substrate dependent).
위에 언급된 것과 같은 알려진 여러 표면 처리 방법들은 또한 사용되는 플라즈마 가스들에 의존하는 기판에 바람직하지 않은 화학적 변화(modification)를 일으킬 수 있다, 예를 들어, 이들 프로세스들로는 기판의 플라즈마 노출에 의해서 야기되는 화학적 변화를 기판의 상부 표면(인터페이스)에 만으로 제한하는 것(localize)이 일반적으로 어렵다. 칩 응용들을 위해 주목받고 있는 로우 케이 유전체 필름들의 경우에, 인터커넥트 전기적 특성들(즉, 유전 상수(k) 및 브레이크다운 필드들)은 플라즈마 노출의 결과로 심각하게 바람직하지않는 방향으로 열화될 수 있다(degraded). 이에 관한 좋은 예는 다공성 유기-규산염 유전체 필름들(porous organosilicate dielectric films) 상에 개선된 접착력을 제공하기 위해 마일드 산화 플라즈마 처리(mild oxidizing plasma treatments)를 사용할 때 관찰된다. 상기 플라즈마 처리가 유기-규산염 표면이 더 친수성(hydrophilic) 및 가용성(wettable)을 갖도록 할지라도, 심각한 손상이 유기-규산염 로우 케이 유전체의 깊이(depth)를 통해서(throughout)일어나므로 이러한 종류의 프로세스는 적합하지 않다(unsuitable). 손상은 유전 상수(더 높은 K)가 높을 수록 잘 일어나며 (Damage manifests itself in the form of a higher dielectric constant) 유전체의 브레이크다운 강도(breakdown strength)를 낮춘다. 따라서, 이들 구조들에서 접착력과 균열 내성을 향상시키기 위해 전술한 화학적 수단들을 사용하는 것은 실용성에 한계가 있다(limited in practicality).
또한 거칠은 표면(rough textures)은 울퉁불퉁한 롤러들(knurled rollers)과 같은 기계적 프로파일링 도구들(mechanical profiling tools)을 사용하여 폴리머 시트들(polymer sheets)에서 달성될 수 있다. 하지만, 기계적 프로파일링 도구들을 사용하는 것은 얇은 유전체 층들을 갖는 인터커넥팅 구조들에 사용하기에는 일반적으로 비현실적이다. 왜냐하면 마이크로전자 콤포넨트들 및 기판들은 부서지기가 쉽기 때문이다. 이들 대다수는 부서지기 쉬운 실리콘 웨이퍼들 상에서 프로세스되며 얇은 유전체 및 금속 필름들을 포함한다.
마이크로전자 구조들에서 접착력을 향상시키기 위해서 파이버(fiber) 및 라미너 컴포지트 시스템들(laminer composite systems)과 같은 기계적 인터라킹(interlocking)이 층들 사이에 사용될 수 있음도 또한 알려져 있다. 그러나, 직경이 수 마이크론에서 10 마이크론 정도인 파이버/에폭시 컴포지트의 카본 파이버와 비교해 볼때, 울트라 로우 케이 유전체 인터커넥트 스택의 통상적인 층의 두께는 100에서 200 나노메타(nm) 밖에 되지 않는다. 따라서, 이들 필름들에서 달성되어야 할 표면 주름(surface corrugation)의 크기(scale)는 깊이가 수 나노미터 정도여야 된다. 또한, 이들 구조들에서 매립된(embedded) 금속 구조 크기(metal feature sizes)는 측면 길이로(in lateral extent) 50 내지 100nm 정도이기 때문에, 평면에서 이들 주름들(corrugations)의 파장(wavelength)도 이 정도가 되어야 한다. 또한 높은 주름 밀도(즉, 짧은 파장)는 층들 사이에 삽입된 인터페이스 면적(a given projected interface area)에 대해 전체 접촉 인터페이스 면적(total contacted interface area)을 최대화하기 위해 바람직하다.
따라서, 제어가 용이하고(well controlled), 손상이 없으며(non-damaging), 재생산이 가능하고(reproducable), 나노크기인(nanoscale) 주름들(corrugations)을 기판들과 그리고 마이크로전자에서 관심의 대상인 얇은 필름 코팅들에서 만들 수 있는 적합한 방법이 필요하며 이러한 방법은 현재의 알려진 기술에서 알려진 방법들에 의해서는 쉽게(readily) 달성될 수 없음이 명백하다. 따라서 그러한 방법에 의해서 형성된 표면 토포그라피는 기판 혹은 아래의 필름(underlying film)과 덮는 필름(an overlying film)사이에 유효 접촉 표면적(the effective contact surface area)을 매우 크게 향상시킬 것이다. 또한 아래층(underlayer)의 필름에 대하여 윗층(overlayer)의 필름을 분리시키기 위해 필요한 힘은 단위 면적당 주어진 인터페이스 접착력에 대한 접촉 표면적에 비례하여 증가될 것이다. 더 나아가서, 모든 전파되는(propergating) 인터페이스 크랙이 통상 증가된 균열 내성을 가져오는 구불구불한 크랙 프란트(tortuous crack front)를 만드는(leading) 나노 크기의 주름들에 의해서 차단되거나, 아마도 비껴갈(deflected) 수 있기 때문에 추가적인 이점이 실현될 것이다.
그러므로, 증가된 접착력 및 균열 내성을 제공하기 위해서 제어되고 재생산될 수 있는 방식으로 인터커넥트 스택들의 인터페이스 영역들에 표면 토포그라피를 제공하는 방법들이 이 기술 분야에 필요하다. 그러한 방법들은 다른 콤포넨트들의 특성들(properties)에 주는 영향(impact)을 최소화하는 것이 바람직하다.
인터커넥트 스택 내의 유전체 층들 사이에서 나노크기의 주름진 인터페이스들을 갖는 디바이스 구조들과 이를 제조하는 프로세스들을 제공함으로써(본 발명) 종래 기술의 결함들이 극복되고 추가적인 장점들이 제공될 것이다. 나노크기의 주름들을 제공하는 프로세스들은 제어가 용이하며 재생산이 가능하다. 즉 임의적이지 않다.
한 실시 예에서, 상기 디바이스 구조는 주름진 상부 표면을 갖는 제1 유전체 층 - 상기 주름진 표면은 실질적으로 일정한 피치(constant pitch)를 갖는 다수의 골들(troughs)및 마루들(ridges)를 포함함 ; 및 상보적 주름 표면(complementary corrugated surface)을 갖는 상기 제1 유전체 층 상에 배치된 제2 유전체 층을 포함한다.
다른 실시 예에서, 상기 디바이스 구조는 평평한(planar) 상부 표면을 갖는 제1 유전체 층 ; 실질적으로 일정한 피치(constant pitch)에서 다수의 골들(troughs)및 마루들(ridges)를 포함하는 주름진 패턴을 갖는 상기 제1 유전체 층에 배치된 접착력 촉진자 층(adhesion promoter layer) ; 및 상기 접착력 촉진자에 대해 상보적 주름 표면(complementary corrugated surface)을 갖는 상기 접착력 촉진자 층 상에 배치된 제2 유전체 층을 포함한다.
디바이스 구조를 제조하는 프로세스는 제1 유전체 필름 층을 형성하는 단계 ; 상기 제1 유전체 필름 층 상에(onto) 셀프 조립된 필름 패턴(self assembled film pattern)을 형성하는 단계 ; 상기 셀프 조립된 필름 패턴을 상기 제1 유전체 필름 층 내로(into) 전사하는(transfering) 단계 ; 및 상기 제1 유전체 필름 상에(onto) 제2 유전체 층을 형성하고 주름진 인터페이스를 형성하는 단계를 포함한다.
다른 실시 예에서, 디바이스 구조를 제조하는 상기 프로세스는 평평한 표면을 갖는 제1 유전체 필름 층을 형성하는 단계 ; 상기 제1 유전체 필름 층 패턴의 상기 평평한 표면 상에(on) 셀프 조립된 접착력 촉진자 패턴(self assembled adhesion promoter pattern)을 형성하는 단계 - 상기 셀프 조립된 접착력 촉진자 패턴은 100 나노미터 이하의 주름진 스페이싱(a corrugated spacing)을 가짐 ; 상기 셀프 조립된 접착력 촉진자 패턴 상에(onto) 제2 유전체 필름 층을 배치하고 그 사이에 주름진 인터페이스를 제공하는 단계를 포함한다.
또 다른 실시 예에서, 디바이스 구조를 제조하는 상기 프로세스는 제1 유전체 필름 층을 형성하는 단계 ; 상기 제1 유전체 필름 층 상에(onto) 셀프 조립된 필름 패턴(self assembled film pattern)을 형성하는 단계 ; 상기 셀프 조립된 필름 패턴을 상기 제1 유전체 필름 층 내로(into) 전사하여(transfering) 100 나노미터 이하의 스페이싱(spacing)으로 상기 제1 유전체 필름 층에 주름들을 형성 단계 ; 상기 제1 유전체 층 상에(onto) 접착력 촉진자의 컨포멀 층(conformal layer of adhesion promoter)을 배치하는 단계 ; 및 상기 제1 유전체 필름 상에(onto) 제2 유전체 층을 형성하고 그 사이에 주름진 인터페이스를 형성하는 단계를 포함한다.
본 발명의 기술들을 통하여 추가적인 특징들 및 장점들이 실현될 것이다. 본 발명의 다른 실시 예들 및 특징들이 지금부터 설명될 것이며 청구된 발명의 일부가 될 것이다. 여러 장점들과 특징들을 갖는 본 발명을 좀더 잘 이해하기 위하여 상세한 설명과 도면들을 참조한다.
여기서 개시된 디바이스 구조들은 선택된 인터페이스들에 나노크기의 주름들을 갖는 유전체 층들로 형성된 하나 혹은 그 이상의 인터커넥트 스택들을 포함하며 셀프 조립 개재 방법들(self- assembly mediated methods)은 상기 디바이스 구조를 제조한다. 여기서 "나노크기 주름들(nanoscale corrugations)"이라는 용어는 이하에서 실질적으로 일정한 피치(pitch)를 갖는 다수의 정의된 마루들(ridges) 및 골들(troughs)로 정의된다. 상기 정의된 마루들 및 골들 각각은 약 100 나노미터 정도의 폭(width)을 갖는데, 한 실시에서는 그 이하를, 다른 실시 예에서는 약 50 나노미터 이하를, 또 다른 실시 예에서는 약 10 나노미터에서 약 50 나노미터 범위의 폭을 갖는다. 실제 응용들에서는, 주름들의 깊이는 상기 구조의 개별 유전체 층들의 두께의 20%보다 더 크지 않도록, 바람직하기는 약 10%로 제한하는 것이 추가적으로 필요하다. 특정 높이/깊이는 일반적으로 특정 응용과 디바이스 디자인에 따라 좌우된다. 나노크기 주름들은 인터페이스들을 인터록하는(interlocked) 하이 스페시픽 영역(high specific area)의 형성을 통해서 층간 접착력(interlayer adhesion)을 유리하게 증가시킬 수 있고, 그리고 증가된 크랙 프란트 만곡부(increased crack front tortuousity) 때문에 크랙킹/균열 내성(fracture resistance)을 향상시킬 수 있다. 2h/p의 인수(factor) 만큼 단위 돌출된 면적 당(per unit projected area) 추가되는 인터페이스 면적은 h 단위의 정상 깊이(nominal depth) 및 p 단위의 피치(pitch)를 갖는 주름들의 수단에 의해서 만들어질 수 있다. 따라서, 주어진 주름 깊이(이는 보통 필름 두께에 의해서 지배됨)에 대하여, 인터페이스 면적은 피치가 적게 될수록 상당히 증가 될 수 있다. 아래에서 상세히 설명하겠지만, 나노크기 주름들을 만드는 프로세스는 잘 정의될 수 있고 제어도 용이하게 될 수 있다.
한 실시 예에서, 주름진 필름을 갖는 디바이스 구조를 제조하는 프로세스는 상 분리된 폴리머 셀프 조립(phase separated polymer self assembly)을 사용한다. 셀프 조립된 필름들은 선택된 폴리머들로부터 준비되어 교번하는 폴리머 상들(alternating polymer phases), 예를 들어, 교번하는 친수성 및 소수성 영역들(alternating hydrophilic and hydrophobic regions)을 형성할 수 있다. 일단 형성되고 나면, 그 다음에 상기 콤포넨트들 중 하나는 적절한 용매(solvent), 반응성 이온 에치 프로세스(reactive ion etch process), 자외선에 노출, 혹은 전자빔 방사 혹은 이와 비슷하거나 그들의 조합에 의해서 선택적으로 제거된다.
본 발명을 요약하면, 본 발명은 기술적으로 종래 기술의 문제를 해결하고 다층 인터커넥트 필름 스택들의 층들 사이의 인터페이스들에서 접착력 및 균열 내성을 개선하는 디바이스 구조를 발명하였다.
본 발명으로 간주되는 주제는 명세서의 결론 부분의 청구항들에서 특별하게 지적되고 그리고 분명하게 청구되었다. 본 발명의 전술한 그리고 기타의 목적들, 특징들, 및 장점들은 첨부된 도면들과 아래의 상세한 설명으로부터 명확하다.
도 1은 종래 기술의 다층 인터커넥트 구조의 인터페이스 단면도이다.
도 2는 두 개의 유전체 층들 사이의 중간층(interlayer)에 형성된 나노크기 의 주름 구조의 한 예를 보여준다.
도 3은 다수의 스택된 유전체 층들에 의해서 정의된 인터페이스들에 형성된 다수의 나노크기 주름 구조들의 한 예를 보여준다.
도 4는 셀프 조립된 접착력 촉진자를 사용하여 형성된 나노크기 주름 구조의 한 예를 보여준다.
도 5는 한 실시 예에 따라 나노크기 주름 구조를 형성하는 프로세스 흐름도를 보여준다.
도 6은 다른 실시 예에 따라 나노크기 주름 구조를 형성하는 프로세스 흐름도를 보여준다.
도 7은 또 다른 실시 예에 따라 나노크기 주름 구조를 형성하는 프로세스 흐름도를 보여준다.
상세한 설명은 도면들을 참조하여, 예를 드는 방식으로, 본 발명의 바람직한 실시 예들을 장점들 및 특징들과 함께 설명해 나갈 것이다.
셀프 조립된 필름들은 측면으로 상 분리되어 상기 필름을 통해서 별개의 조성물들(distinct compositions)을 갖는 영역들로 나누어지는데, 이는 상 분리가 일어나는 길이 크기(length scale)가 대략 5에서 100nm의 범위 내에 있을 수 있을 때 주름 원형(corrugation templates)으로서 이상적으로 적합하다. 이들 목적으로 이용될 수 있는 셀프 조립된 필름들의 예들은 수없이 많으며, 그들에는 폴리머 혼합물(a polymer mixture), 블록 코폴리머(a block copolymer), 호모폴리머(homopolymer) 및 블록 코폴리머의 혼합물, 다른 블록 코폴리머들의 혼합물, 호모폴리머 및 나노입자들(nanoparticles)의 혼합물, 블록 코폴리머 및 나노입자들의 혼합물, 계면활성제(surfactants)를 포함하는 솔겔 시스템(solgel system), 혹은 이들의 조합이 포함된다. 본 발명은 셀프 조립된 필름의 어떤 특정 종류에 한정되도록 하려는 의도가 없다. 예로서, 폴리머들이 공간적으로 분리된 친수성 및 소수성 블록들, 즉 양쪽 친매성의(amphiphilic) 폴리머들을 포함하는 블록 구조들을 포함할 수 있다.
이제 도 2를 참조하면, 디바이스(100)을 볼 수 있는데, 이 디바이스는 유전체 층들 사이의 인터페이스들(실제 크기가 아님)에 제어된, 나노미터 크기의 주름들을 포함한다. 디바이스(100)은 기판(102), 기판(102) 상에 배치된 제1 유전체 층(104), 및 제1 유전체 층(104) 상에 배치된 제2 유전체 층(106)을 포함한다. 여기서 주목할 것은 제1 및 제2 유전체 층들(104, 106) 각각을 도면에서 보는 바와 같이 기판(102) 상에 직접적으로 배치되는 것에 한정하려고 의도하는 것은 아니며 다수의 스택된 유전체 층들이 필요한 경우 상기 디바이스의 제조과정에서 상기 두 층들은 어디에 있던지(anywhere) 형성될 수 있다는 것이다. 제1 및 제2 유전체 층들(104, 106) 사이에 형성된 인터페이스(108)은 나노크기 주름들을 포함한다. 아래에서 더욱 상세히 설명을 하겠지만, 상기 나노크기 주름들은 제1 유전체 층(104)의 상부 표면 상에 먼저 형성되고 그 다음에 그 위에 제2 유전체 층이 배치된다. 주름진 인터페이스(108)은 정의된 피치를 주기적으로 가지며(periodic having defined pitch) 2에서 200nm 범위의 수직(vertical) 및 측면(lateral) 치수(dimensions)를 갖도록 디자인되는데, 더 바람직하기는 2에서 20nm 범위를 갖는 것이다. 기판(102) 및 제1 유전체 층(104) 사이의 인터페이스도 또한 같은 방식으로 주름지게 할 수 있다. 즉, 도 2에서 제시된 인터페이스들은 둘 중 하나 혹은 둘 모두 주름지게 할 수 있다. 주름의 높이는 사용된 유전체 층들 두께의 20% 정도 혹은 그 이하가 바람직하다. 다른 실시 예에서, 주름 높이는 사용된 유전체 층들의 10% 이하도 될 수 있다.
전술한 바와 같이, 본 발명의 구조에서 나노크기 주름들의 존재는 평탄한 인터페이스들을 갖는 종래 기술의 인터페이스들 혹은 재생산될 수 없는 불규칙한 토포그라피를 갖는 그러한 구조들과 비교하여 향상된 인터페이스 접착력 및 균열 내성을 제공한다.
도 3에서 보는 바와 같이, 디바이스(100)은 추가의 유전체 층(110)을, 선택적으로, 가질 수 있다. 제2 유전체 층(106)과 추가의 유전체 층(110) 사이에 형성된 인터페이스(112)도 나노크기로 주름지게 할 수 있다. 상기 구조는 기판(102)를 포함하며, 그 기판 상에 제1 유전체 층(104)가 배치된다. 원칙적으로, 추가되는 유전체 층들 및 그 사이의 주름진 인터페이스들의 수에는 제한이 없다.
그러한 구조는 평탄한 인터페이스들을 갖는 종래 기술의 다층 구조들과 비교하여 증가된 인터페이스 접착력 및 균열 내성을 가질 것이다.
도 4에서, 디바이스(100)은 유전체 층들, 예를 들어 도면에서 보는 바와 같은 제1 및 제2 유전체 층들, 사이의 인터페이스에 배치된 선택적 접착력 촉진자(114)를 포함할 수 있다. 선택적 접착력 촉진자(the optional adhesion promoter)(114)는 아래 유전체 층(예를 들어 층(104))의 주름진 상부 표면(the top corrugated surface) 상에 배치되거나 혹은 아래에서 상세히 설명할 것이지만 상기 주름들을 형성하기 위해 사용될 수도 있다. 예를 들어, 블록들 중 하나로서 상기 접착력 촉진자를 포함하는 블록 코폴리머(a block copolymer)가 그러한 구조를 형성하기 위해 적절하게 사용될 수 있다. 상기 폴리머는 유전체 층(104)의 평탄한 표면 상에 코팅되고난(coated) 다음에 상 분리된 셀프 조립(phase separated self-assembly) 및 그 후의 현상 프로세싱(subsequent development processing)을 사용하여 나노크기 주름이 잡히게 할 수 있다. 이러한 접착력 촉진자 콤포넨트의 가능한 후보들에는 유기 혹은 무기 재료들(organic or inorganic materials)이 포함될 수 있다. 무기 재료의 접착력 촉진자 콤포넨트들의 구체적인 예들은 SixLyRz의 그룹으로부터 선택될 수 있다. 여기서, L은 수산기(hydroxy), 메톡시기(methoxy), 에톡실기(ethoxy), 아세트산기(acetoxy), 알콕실기(alkoxy), 카르복시기(carboxy), 아민(amines), 할로겐(halogens)을 포함하는 그룹으로부터 선택되고, R은 하이드리도(hydrido), 메틸기(methyl), 에틸기(ethyl), 비닐기(vinyl), 및 페닐기(phenyl)(모든 알킬기(alkyl) 혹은 아릴기(aryl))을 포함하는 그룹으로부터 선택되며, 여기서 y는 1 및 y+z = 4와 같을(equal) 수 있다. 이러한 콤포넨트들을 갖는 접착력 촉진자들의 예들에는 비닐트라이아세톡시실레인(vinyltriacetoxysilane), 아미노프로필트라이메톡시실레인(aminopropyltrimethoxysilane), 비닐트라이메톡시실레인(vinyltrimethoxysilane) , 및 HOSP(허니웰)(Honeywell)과 같은 상용화된 재료들이 포함된다. 유기재료의 접착력 촉진자들의 예들에는 FF-02 혹은 AD-00(일본 합성 고무, JSR)가 포함될 수 있다. 다른 폴리머 상(another polymer phase)을 갖는 이들 기능성기들(functionalities)을 포함하는 적합한 공식들(suitable formulations)이 상 분리된 나노크기의 주름진 접착력 촉진자 영역들을 형성하기 위해 사용될 수 있다.
나노크기의 주름들로부터 강화되는 효과들에 더하여, 상기 선택적 접착력 촉진자의 사용은 접착력 강도(strength)에서 추가적인 향상을 끌어낼 수 있는데, 이는 상기 접착력 촉진자의 맞춤 화학적 메이크업(the tailored chemical make up)에 의해서 제공되는 개선된 인터페이스 화학적 본딩(bonding) 때문이다. 더욱이, 주름진 접착력 촉진자들의 사용은 상기 상 분리된 셀프 조립된 필름의 패턴을 전사하기 위해 추가의 프로세스를 요구하지 않기 때문에, 추가적인 프로세싱 및 비용상의 이점이 실현될 수 있다.
이를 확장하면, 유전체 층들 사이의 인터페이스들에서 주름진 접착력 촉진자 층들을 갖는 것을 제외하고는 도 3의 것과 비슷한 다층 유전체 스택도 또한 만들어질 수 있다.
도 5는 하나의 실시 예에 따라 유전체 층들 사이의 나노크기 주름이 있는 인터페이스들을 형성하기 위한 프로세스 플로(120)을 보여준다. 상기 프로세스 플로의 제1 스텝(122)는 유전체 층을 기판 상에 혹은 디바이스 제조 과정 동안 이용되는 재료의 하나의 층 상에 배치하는 단계를 포함한다. 상기 기판은 추가의 패턴들, 트랜지스터 디바이스들, 인터커넥터 배선들을 갖거나 혹은 갖지 않은 실리콘 웨이퍼 혹은 다른 비슷한 반도체 기판 웨이퍼 ; 다층 세라믹 칩 캐리어 기판(multilayer ceramic chip carrier substrate), 인쇄된 배선 기판(printed wiring board) 및 이와 유사한 것이 될 수 있다. 상기 유전체 필름은 종래 기술에서 알려진 많은 방법들 중 하나에 의해서 만들어질(applied) 수 있다. 그러한 방법들에는 화학적 증착(CVD), 플라즈마 향상된 화학적 증착(PECVD), 스핀 코팅(spin coating), 경화(curing) 및 이와 유사한 것이 포함될 수 있다. 상기 유전체 필름은 유기 폴리머들, 무기 필름들 혹은 실리콘, 탄소, 산소 및 수소를 포함하는 SiCOH와 같은 유기 규산염 유전체들로 형성될 수 있다. 그것은 비다공성(nonporous)이거나 혹은 당업자들에게 일반적으로 알려진 맞춤 프로세싱 방법들에 의해서 도입된 제어된 수준의 다공성(controlled levels of porosity)을 갖도록 할 수 있다.
스텝(124)에서, 셀프 조립 마스크 층(self assembling mask layer)이 상기 유전체 층 상부 표면 상에 형성된다. 셀프 조립된 필름들은 측면으로 상 분리되어 상기 필름을 통해서 별개의 조성물들(distinct compositions)을 갖는 영역들로 나누어지는데, 이는 상 분리가 일어나는 길이 크기(length scale)가 약 2에서 약 100nm의 범위 내에 있을 수 있을 때 주름 원형(corrugation templates)으로서 이상적으로 적합하다. 이들 목적을 위해 이용될 수 있는 셀프 조립된 필름들의 예들은 수없이 많으며, 그들에는 폴리머 혼합물(a polymer mixture), 블록 코폴리머(a block copolymer), 호모폴리머(homopolymer) 및 블록 코폴리머의 혼합물, 다른 블록 코폴리머들의 혼합물, 호모폴리머 및 나노입자들(nanoparticles)의 혼합물, 블록 코폴리머 및 나노입자들의 혼합물, 계면활성제(surfactants)를 포함하는 솔겔 시스템(solgel system), 혹은 이들의 조합이 포함된다.
선택적으로, 상기 유전체 필름 표면의 사전처리(pretreatment) 혹은 사전 코팅(pre-coating)이 셀프 조립된 필름의 적절한 형태(morphology) 및/또는 방향(orientation)을 촉진하기 위하여 수행될 수 있다. 예를 들어, 상기 유전체 표면의 습윤도(wettability)를 증가시키는 것이 바람직할 수 있다. 상기 셀프 조립 필름은 용해제 개재 프로세스(solvent mediated process)(예를 들어 스핀 코팅)에 의해서 상부 표면에 배치될 수 있다. 측면 상 분리를 촉진하기 위하여 이러한 필름은 75-350℃ 범위의 온도에서 선택적으로 어닐될(annealed) 수 있지만, 100-200℃ 범위가 바람직하다. 이 프로세스는 두 개의 상 구조(phase structure)가 형성되게 하는데 원래 시스템의 두 개의 콤포넨트들의 교번하는 스트라이프들(alternating stripes)로 만들어진 도메인들(domains)을 포함하는 것이 바람직하다. 그 다음에 상기 셀프 조립된 필름의 두 콤포넨트들 중 하나는 선택적 프로세스에 의해서 벗겨져나가거나 제거된다. 여기서 상기 선택적 프로세스에는 용해 현상(a solvent develop), 반응성 이온 에치 프로세스(reactive ion etch process), 및 이와 유사한 것이 포함될 수 있다. 이 프로세스의 결과로 주름 원형(the corrugation template)으로 사용될 수 있는 토포그라피를 갖는 필름이 만들어질 수 있다. 하나의 예로서, 폴리메틸메타크릴레이트(polymethylmethacrylate(PMMA)) 및 폴리스티렌(polystyrene(PS))의 블록 코폴리머를 사용하여 180℃에서 포스트 디포지션 어닐 프로세스(a post deposition anneal process)에 의해서 PMMA 및 PS 영역들을 교번하여서(alternating) 상 분리된 스트라이프 구조(stripe structure)를 만들 수 있다. 상기 스트라이프들의 폭은 오리지널 코폴리머에서 PMMA 및 PS 세그멘트의 분자 중량(the molecular weight)을 적절히 선택함으로써 원하는 대로 조절될(tailored) 수 있다. 10에서 50nm의 폭들이 이 시스템에서 달성될 수 있다. 상기 상 분리된 구조를 아세트 산(acetic acid) 용액에 담그면(immersed), 상기 PMMA 영역들은 우선적으로(preferentially) 녹아 없어지고 상기 셀프 조립된 마스크를 형성하는 패턴만 남게 된다. 그 후 상기 셀프 조립된 필름의 패턴은 다음에 오는 전사 프로세스(the subsequent transfer process)(예를 들어, 반응성 이온 에치, 습식 에치 등)에 의해서 아래의 유전체 층으로 전사되어 희망하는 깊이를 갖는 의도했던 주름들을 만들 수 있다. 상기 셀프 조립된 필름의 남아 있는 부분들(즉, 마스크)은 모두 녹아 없어지거나 혹은 벗겨져 나가서 상기 유전체 필름에 마루들 및 골들을 형성한다.
다른 셀프 조립 시스템이 2nm에서 200nm의 넓은 범위에 있는 상기 패턴의 사이즈 크기(size scale)를 원하는 크기로 조절하기 위해서 사용될 수 있으며, 원하는 범위인 2nm-20nm가 달성될 수 있다,
스텝(128)에서, 추가의 유전체 필름이 아래의 유전체 필름 상부에 배치되고. 이에 의해서 상기 유전체 층들 사이에 주름진 인터페이스가 만들어진다. 각각의 유전체 필름은 동일한 것이거나 다른 것일 수 있으며 배치도 동일한 배치방법에 의해서 할 수도 있고 혹은 배치되는 재료의 종류에 따라 다른 배치 방법들에 의해서 할 수도 있다. 이 프로세스의 결과로 만들어지는 디바이스 구조가 도 2에 도시되어 있다.
다른 실시 예에서, 도 6에서 도시한 프로세스 플로(130)은 이전에 기술한 방식으로 유전체 필름을 배치하는 제1 스텝(132)를 포함한다. 그 다음 스텝(134)에서는, 셀프 조립된 접착력 촉진자가 상기 유전체 필름 상에 배치된다. 이는 도 2와 관련하여 설명한 것과 매우 비슷한 셀프 조립 프로세스에 의해서 달성될 수 있다. 상기 프로세스는 코폴리머 혹은 블렌드 시스템(blend system)을 사용하여 남아있는 콤포넨트(the remnant component)가 접착력 촉진자 층을 형성할 수 있도록 하는 것을 제외하고는 도 2와 관련하여 설명한 셀프 조립 프로세스와 매우 유사하다. 예를 들어, 상기 셀프 조립된 접착력 촉진자는 펜던트 기능 그룹들(pendant functional groups)을 갖도록 원하는 대로 조절될 수 있다. 여기서, 펜던트 기능그룹들에는 아민기(amino), 수산기(hydroxyl), 카르복시기(carboxylic), 하이드리도(hydrido), 카르보닐기(carbonyl), 및 알콕실기(alkoxy) 그룹들이 포함될 수 있으며 이들이 스텝(136)에서 셀프 조립된 접착력 촉진자 층 위에 코팅될 때 상기 추가의 유전체 필름에 대하여 접착력을 증가시킨다. 이러한 접착력 콤포넨트를 위한 적합한 후보들에는 유기 혹은 무기 재료들이 포함될 수 있다. 상기 접착력 콤포넨트는 작은 분자 중량 분자들(small molecular weight molecules), 올리고머 혹은 폴리머 분자들(oligomeric, or polymeric molecules)로 구성될 수 있다. 무기 재료의 접착력 촉진자 기능성 콤포넨트들의 구체적인 예들은 SixLyRz을 포함하는 그룹으로부터 선택될 수 있다. 여기서, L은 수산기(hydroxy), 메톡시기(methoxy), 에톡실기(ethoxy), 아세트산기(acetoxy), 알콕실기(alkoxy), 카르복시기(carboxy), 아민(amines), 할로겐(halogens)을 포함하는 그룹으로부터 선택되고, R은 하이드리도(hydrido), 메틸기(methyl), 에틸기(ethyl), 비닐기(vinyl), 및 페닐기(phenyl)(모든 알킬기(alkyl) 혹은 아릴기(aryl))을 포함하는 그룹으로부터 선택되며, 여기서 y는 1 및 y+z = 4와 같을(equal) 수 있다. 블렌드 시스템에서 사용될 수 있는 그러한 기능성 콤포넨트들을 갖는 그러한 접착력 촉진자들의 예들에는 비닐트라이아세톡시실레인(vinyltriacetoxysilane), 아미노프로필트라이메톡시실레인(aminopropyltrimethoxysilane),비닐트라이메톡시실레인 (vinyltrimethoxysilane) , 및 HOSP(Honeywell)이 포함된다. 유기재료의 접착력 촉진자들의 예들에는 FF-02 혹은 AD-00(일본 합성 고무, JSR)가 포함될 수 있다. 추가의 유전체 층이 배치된 후 결과로 만들어진 구조(resulting structure)가 도 4에 도시되어 있다. 여기서 상기 접착력 촉진자 층의 주름들은 채워져서 최종 구조가 되었다. 이 경우에서, 상기 상 분리된 셀프 조립된 재료는 접착력 층으로 기능할(serve) 적어도 하나의 콤포넨트와 제거될 수 있는 다른 콤포넨트를 갖게 될 것이다. 여기서 제거 프로세스는 선택적이고 용해 현상 혹은 반응성 이온 에치(solvent develop or reactive ion etch)를 포함할 수 있으며, 이러한 에치로 상기 셀프 조립 프로세스에 의해서 정의된 주름을 갖는 접착력 층(adhesion layer)으로서 기능하는 콤포넨트의 보존(retention)이 달성된다. 접착력 층으로서 기능하는 상기 콤포넨트는 아래의 기판 및 이 접착력 층 상부에 배치되는 층에 대하여 훌륭한 접착력 특성(properties)을 갖게 될 것이다.
또 다른 실시 예에서, 도 7에 도시한 프로세스 플로(140)은 스텝(142)에서 제안한 바와 같은 유전체 필름 층에 나노크기로 주름진 구조를 형성하는 단계와 그 다음에 스텝(144)에서 접착력 촉진자를 배치하는 단계를 포함한다. 나노크기의 주름진 구조를 형성하는 단계는 도 5에서 기술된 프로세스 플로와 관련하여 기술된 방식으로 수행될 수 있다. 스텝 (144)는 주름진 표면(예를 들어, 도 4에서 도시한 것과 같은)상에 아미노실레인(aminosilane)과 같은 접착력 촉진자의 단층 코팅(monolayer coating)을 실시하는 단계를 포함한다. 그러한 접착력 촉진자 층들은 여러 종류의 유기 및 무기 유전체들 위에 매우 얇고 컨포멀(conformal)하게 제공되는 것으로 알려져 있다. 예를 들어, 헥사메틸디실라잔 (hexamethyldisilazane)(HMDS)는 반도체 제조 프로세스에서 보통으로 사용되는 컴파운드(compound)이다. HMDS는 기판에 대한 포토레지스트의 접착력을 증가시키기 위한 프라이머(primer)로서 통상적으로 사용된다. HMDS는 현 기판 표면 상에 존재하는 모든 실라놀(silanol)그룹들을 탈수시키(dehydrate)도록 반응하여 그 결과 그 자리에는 트라이메틸 실릴 터미네이션(trimethyl silyl termination)을 발생시키고 부산물로서 암모니아(amonia)를 발생시킨다. 이런 방식으로, HMDS는 상기 표면의 소수성(hydrophobicity)을 증가시킨다. 그 다음에 추가의 유전체 필름이 스텝(146)에서 도시한 바와 같이 상기 접착력 촉진자 및 주름진 표면 상에 배치되어 상기 두 개의 유전체들 사이에 배치된 컨포멀 접착력 촉진자와 함께 주름진 인터페이스를 형성한다. 도 6에서 기술된 프로세스 플로는 도 6에서의 디바이스 구조가 제1 유전체 층에서 주름들을 갖지 않고 주름진 접착력 촉진자 층을 갖는다는 점에서 도 7의 프로세스 플로와는 다르다는 것은 명백하다. 이와 대조적으로, 도 7은 제1 유전체 층에 주름진 상부 표면을 제공한다. 여기서 상기 주름진 상부 표면은 얇은 단층 접착력 촉진자(a monolayer thin adhesion promoter)로 밀접하게(intimately) 코팅된다.
상기 실시 예에서, 주름진 셀프 조립된 접착력 촉진자 층은 그 상태 그대로(as is) 사용되며, 인터커넥트 스택에서 영구히 보존되고, 상기 제1 유전체 층으로의 패턴 전사 프로세스는 요구되지 않는다.
상기 프로세스의 결과로 형성되는 구조들 및 그 프로세스들에서, 상기 유전체 층들은 제공된 주름들 때문에 기계적 센스(sense)에서 인터록(interlock)될 것이다. 상기 주름들이 접착력 촉진자(코팅 혹은 셀프 조립된 층으로서)를 결합하는 수단을 포함한다면, 상기 주름진 표면도 또한 제2 유전체 층에 의해서 더욱 가용성을 갖게 될 것이다(wettable). 이는 상기 제2 유전체 층의 아래층(underlayer)으로의(into) 상호침투(interpenetration) 및 인터록킹(interlocking)을 확실하게 향상될 수 있게 한다. 두 층들 사이의 고유의(intrinsic) 화학적 접착력은 상기 접착력 촉진자에 의해서 또한 향상될 것이다.
다수의 그러한 나노크기의 주름진 인터페이스들로 다층 유전체 스택을 형성하기 위해 필요하다면 이 프로세스는 반복될 수 있다.
유전체 스택에서 인터페이스 크랙이 발생하는 경우, 그 전파는 크랙이 뚫고 지나가야하는 상기 인터페이스의 지그재그 성질(zigzag nature) 때문에 상당히 느리게 진행될 것이며, 이는 상기 나노크기 주름들 때문이다. 따라서, 두 개의 유전체 층들 사이의 평탄한 인터페이스의 경우에서 주어진 인터페이스 균열 내성에 대하여, 주름진 인터페이스 형태는 명백히 더 높은 균열 내성을 보여줄 것이다. 왜냐하면 평탄하고 평평한 인터페이스와는 반대로 주름진 인터페이스를 따라 크랙을 전파하는데 있어서는 더 넓은 인터페이스 면적이 생성되기 때문이다.
유전체 스택에서 비 인터페이스(non-interfacial)(out of plane) 크랙이 발생하는 경우, 나노크기 주름들의 방향(orientation)과 수직인 방향으로의(in the direction) 전파는 상당히 저지될 것이며(inhibited), 이는 전파의 상기 방향에서 고밀도의 인터페이스 핀닝 사이트들(high density of interfacial pining sites) 및 재료의 불연속성(material discontiuity) 때문이다. 그러한 크랙이 나노크기의 주름진 인터페이스를 가로지를(intersect)때, 크랙 팁(the crack tip) 에서 크랙 브랜칭(crack branching)이 최초의(primary) 크랙 성장 방향과 겉보기에(nominally) 평행인 주름의 절단면들(the corrugation facets)을 따라서 일어날 수 있다. 이것은 크랙 팁에서 스트레스 집중을 낮추게 될 것이다.
두 개의 유전체 층들 사이의 평탄한 인터페이스의 경우에서 주어진 인터페이스 균열 내성에 대하여, 전체적으로, 주름진 인터페이스 형태는 명백히 더 높은 균열 내성을 보여줄 것이다. 왜냐하면 평탄하고 평평한 인터페이스와는 반대로 주름진 인터페이스를 따라 크랙을 전파하는데 있어서는 더 넓은 인터페이스 면적이 생성되기 때문이다. 따라서, 순 효과(the net effect)는 평탄한 인터페이스들을 갖는 구조들과는 반대로 나노크기의 주름진 인터페이스들을 갖는 구조들에서 증가된 균열 내성이 될 것이다.
전술한 본 발명의 구조들 및 프로세스 플로들은 구체적인 상세 내용을 제공하지만, 이들은 어디까지나 설명하기 위하여 제공하는 것이며, 본 발명의 범위를 제한하려는 것은 아니다. 예를 들어, 다양한 구조들에서 기술된 기판은 다양한 마이크로전자 기판들 중에서 선택될 수 있다. 이러한 기판들에는 매립된(embeded) 디바이스 영역들 및 인터커넥트 배선을 갖는 실리콘 혹은 갈륨 비소(gallium arsenide) 기판, 다층 세라믹 기판, 매립된 인터커넥트 배선을 갖는 인쇄된 배선 보드 기판 및 이와 유사한 것들이 포함될 수 있다. 본 발명의 구조들에서 기술된 유전체 층들은 예시적인 예들에서 보여준 것 같은 모노리딕 필름들(monolithic films)이거나 혹은 공지 기술에서 알려진 라인 다마신 인터커넥트들(the line damascene interconnects)의 백엔드(back end)에서와 같은 매립된 인터커넥트 배선들을 포함할 수 있다. 이 후자의 경우에, 나노크기 주름들은 유전체 표면들 상에서만 형성되거나 혹은 필요에 따라 유전체 층 및 금속 인터커넥트 표면들 모두에 형성될 수 있다.
지금까지 본 발명에 대한 바람직한 실시 예가 기술되었지만, 당 분야의 통상의 지식을 가진 자는, 지금 그리고 미래에, 아래의 청구항들의 범위에 속하는 다양한 개선들과 향상들을 만들 수 있을 것이라는 것이 이해될 것이다. 이들 청구항들은 일차적으로 기술된 본 발명에 대한 적적한 보호를 유지할 수 있도록 해석되어야 할 것이다.
본 발명은 반도체 디바이스 분야에서 유용하며, 특히 주름진 인터페이스를 갖는 인터커넥트 구조에 대하여 유용하다.

Claims (11)

  1. 디바이스에서,
    주름진 상부 표면을 갖는 제1 유전체 층(104) - 상기 주름진 표면은 실질적으로 일정한 피치를 갖는 다수의 골들과 마루들을 포함함 ; 및
    상보적 주름 표면을 갖는 상기 제1 유전체 상에 배치된 제2 유전체 층(106)을 포함하는
    디바이스.
  2. 제1항에서, 상기 제2 유전체 층(106)은 주름진 상부 표면을 포함하는
    디바이스.
  3. 제1항에서, 상기 다수의 골들 및 마루들 각각은 100nm보다 적거나 같은 폭들(widths)을 갖는 디바이스.
  4. 제1항에서,상기 주름들은 높이가 제1 혹은 제2 유전체 층 두께의 10%보다 적거나 같은 디바이스.
  5. 제1항에서, 상기 제1 및 제2 유전체 층(104, 106) 중간에(intermediate) 접착력 촉진자 층(an adhesion promoter layer)를 더 포함하는
    디바이스.
  6. 제1항에서, 상기 제2 유전체 층 상에 배치된 적어도 하나의 추가 유전체 층(110)을 더 포함하는
    디바이스.
  7. 제6항에서, 상기 적어도 하나의 유전체 층들의 각각은 주름진 인터페이스를 형성하는 디바이스.
  8. 제1항에서, 상기 제1 및 제2 유전체 층들(104, 106)은 인터커넥트 스택을 정의하며 상기 디바이스는 적어도 두 개의 인터커넥트 스택들을 포함하는
    디바이스.
  9. 디바이스 구조에 있어서,
    편평한 상부 표면을 갖는 제1 유전체 층(104) ;
    실질적으로 일정한 피치의 다수의 골들 및 마루들을 포함하는 주름진 패턴을 갖는 상기 제1 유전체 층에 배치된 접착력 촉진자 층(114) ; 및
    상기 접착력 촉진자에 대하여 상보성의 주름진 표면을 갖는 상기 접착력 촉진자 층 상에 배치된 제2 유전체 층(106)을 포함하는
    디바이스 구조.
  10. 제9항에서, 상기 다수의 골들 및 마루들 각각은 100nm보다 적거나 같은 폭들을 갖는
    디바이스 구조.
  11. 제9항에서, 상기 제2 유전체 층 상에 배치되는 추가의 유전체 층들을 더 포함하되, 상기 주름진 패턴을 갖는 추가의 접착력 촉진자 층(114)가 상기 추가의 유전체 층들에 의해서 정의된 인터페이스들에 형성되는
    디바이스 구조.




KR20107003132A 2007-08-09 2008-08-07 다층의 인터커넥트들을 위한 주름진 인터페이스 KR20100063001A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/836,253 US8512849B2 (en) 2007-08-09 2007-08-09 Corrugated interfaces for multilayered interconnects
US11/836,253 2007-08-09

Publications (1)

Publication Number Publication Date
KR20100063001A true KR20100063001A (ko) 2010-06-10

Family

ID=40341729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20107003132A KR20100063001A (ko) 2007-08-09 2008-08-07 다층의 인터커넥트들을 위한 주름진 인터페이스

Country Status (6)

Country Link
US (3) US8512849B2 (ko)
JP (1) JP5568010B2 (ko)
KR (1) KR20100063001A (ko)
CN (1) CN101779280B (ko)
TW (1) TW200931525A (ko)
WO (1) WO2009021091A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8512849B2 (en) 2007-08-09 2013-08-20 International Business Machines Corporation Corrugated interfaces for multilayered interconnects
US8207028B2 (en) * 2008-01-22 2012-06-26 International Business Machines Corporation Two-dimensional patterning employing self-assembled material
US8735262B2 (en) 2011-10-24 2014-05-27 Infineon Technologies Ag Semiconductor device having a through contact and a manufacturing method therefor
US8772948B2 (en) * 2012-08-30 2014-07-08 Infineon Technologies Ag Method for manufacturing a layer arrangement, and a layer arrangement
CN104112700B (zh) * 2013-04-18 2017-03-29 中芯国际集成电路制造(上海)有限公司 一种改善金属互连工艺中线路断裂缺陷的方法
KR102421600B1 (ko) * 2015-11-20 2022-07-18 삼성디스플레이 주식회사 터치 센싱 유닛, 표시 장치 및 터치 센싱 유닛의 제조 방법
US11417849B2 (en) 2019-05-31 2022-08-16 The Regents Of The University Of Colorado, A Body Corporate Fabrication of corrugated gate dielectric structures using atomic layer etching
CN111244117B (zh) * 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN113097163B (zh) * 2021-03-31 2022-12-06 深圳市红与蓝企业管理中心(有限合伙) 一种半导体hemt器件及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119258A (en) 1990-02-06 1992-06-02 Hmt Technology Corporation Magnetic disc with low-friction glass substrate
JPH0878521A (ja) * 1994-09-01 1996-03-22 Nippon Semiconductor Kk 半導体装置の製造方法
US6355198B1 (en) 1996-03-15 2002-03-12 President And Fellows Of Harvard College Method of forming articles including waveguides via capillary micromolding and microtransfer molding
JP3453033B2 (ja) 1996-10-23 2003-10-06 株式会社豊田中央研究所 被覆部材およびその製造方法
US6771376B2 (en) * 1999-07-05 2004-08-03 Novartis Ag Sensor platform, apparatus incorporating the platform, and process using the platform
US6410437B1 (en) * 2000-06-30 2002-06-25 Lam Research Corporation Method for etching dual damascene structures in organosilicate glass
JP3754876B2 (ja) * 2000-07-03 2006-03-15 キヤノン株式会社 細孔を有する構造体の製造方法及び細孔を有する構造体
US6632872B1 (en) * 2000-09-19 2003-10-14 3M Innovative Properties Company Adhesive compositions including self-assembling molecules, adhesives, articles, and methods
DE10158347A1 (de) 2001-11-28 2003-06-12 Tesa Ag Verfahren zur Erzeugung von nano- und mikrostrukturierten Polymerfolien
US20050173803A1 (en) 2002-09-20 2005-08-11 Victor Lu Interlayer adhesion promoter for low k materials
US20050221072A1 (en) 2003-04-17 2005-10-06 Nanosys, Inc. Medical device applications of nanostructured surfaces
US7025826B2 (en) 2003-08-19 2006-04-11 Superpower, Inc. Methods for surface-biaxially-texturing amorphous films
US7374642B2 (en) 2004-01-30 2008-05-20 Deutchman Arnold H Treatment process for improving the mechanical, catalytic, chemical, and biological activity of surfaces and articles treated therewith
US7563722B2 (en) 2004-03-05 2009-07-21 Applied Nanotech Holdings, Inc. Method of making a textured surface
KR100705181B1 (ko) * 2004-03-16 2007-04-06 주식회사 엘지화학 나노 크기의 반구형 볼록부를 갖는 기판 또는 전극을이용한 고효율 유기 발광 소자 및 이의 제조 방법
JP4396345B2 (ja) 2004-03-23 2010-01-13 凸版印刷株式会社 パルスレーザーによる材料表面加工方法、情報担体および識別情報
US7303994B2 (en) 2004-06-14 2007-12-04 International Business Machines Corporation Process for interfacial adhesion in laminate structures through patterned roughing of a surface
US7534470B2 (en) 2004-09-30 2009-05-19 The Regents Of The University Of California Surface and composition enhancements to high aspect ratio C-MEMS
US20080064214A1 (en) * 2006-09-13 2008-03-13 Lam Research Corporation Semiconductor processing including etched layer passivation using self-assembled monolayer
US8512849B2 (en) * 2007-08-09 2013-08-20 International Business Machines Corporation Corrugated interfaces for multilayered interconnects
US20100252961A1 (en) 2009-04-06 2010-10-07 3M Innovative Properties Company Optical film replication on low thermal diffusivity tooling with conformal coating
US9085457B2 (en) * 2011-03-11 2015-07-21 Qualcomm Mems Technologies, Inc. Treatment of a self-assembled monolayer on a dielectric layer for improved epoxy adhesion

Also Published As

Publication number Publication date
CN101779280A (zh) 2010-07-14
CN101779280B (zh) 2013-04-17
JP2010536180A (ja) 2010-11-25
WO2009021091A1 (en) 2009-02-12
US8512849B2 (en) 2013-08-20
US8828521B2 (en) 2014-09-09
JP5568010B2 (ja) 2014-08-06
US20130273325A1 (en) 2013-10-17
US9089080B2 (en) 2015-07-21
US20130270224A1 (en) 2013-10-17
US20090041989A1 (en) 2009-02-12
TW200931525A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
US9089080B2 (en) Corrugated interfaces for multilayered interconnects
US6911400B2 (en) Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
CN102569179B (zh) 形成受控的空隙的材料和方法
KR101999870B1 (ko) 화학적으로 패턴화된 표면과 제2 표면 사이의 블록 공중합체 막의 유도 조립
CN101335190B (zh) 将自组装纳米结构图案化及形成多孔电介质的方法
US7993816B2 (en) Method for fabricating self-aligned nanostructure using self-assembly block copolymers, and structures fabricated therefrom
US9107291B2 (en) Formation of a composite pattern including a periodic pattern self-aligned to a prepattern
US20150380260A1 (en) Semiconductor structures including self-assembled polymer domains registered to the underlying self-assembled polymer domains, templates comprising the same, and methods of forming the same
WO2014156782A1 (ja) 中空構造体の製造方法
US8754400B2 (en) Two-dimensional patterning employing self-assembled material
KR102350809B1 (ko) 요각 구조체를 형성하기 위한 라미네이션 전사 필름
US8529779B2 (en) Methods for forming surface features using self-assembling masks
US9581899B2 (en) 2-dimensional patterning employing tone inverted graphoepitaxy
US20140346141A1 (en) Self-assemblable polymer and methods for use in lithography
Borah et al. Soft graphoepitaxy for large area directed self‐assembly of polystyrene‐block‐poly (dimethylsiloxane) block copolymer on nanopatterned POSS substrates fabricated by nanoimprint lithography
CN101021680B (zh) 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件
KR102160791B1 (ko) 블록 공중합체 및 이를 사용한 패턴 형성 방법
JP2002289604A (ja) 回路基板とその製造方法
CN107750191B (zh) 层合体
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
Borah et al. Graphoepitaxial Directed Self‐Assembly of Polystyrene‐Block‐Polydimethylsiloxane Block Copolymer on Substrates Functionalized with Hexamethyldisilazane to Fabricate Nanoscale Silicon Patterns
TW201725605A (zh) 半導體裝置之形成方法
TWI293618B (en) A removable system on a mother substrate
Sarantopoulou et al. Micro/nano self‐assembled 2D structures of block copolymer/Fe hybrids

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application