CN101335190B - 将自组装纳米结构图案化及形成多孔电介质的方法 - Google Patents
将自组装纳米结构图案化及形成多孔电介质的方法 Download PDFInfo
- Publication number
- CN101335190B CN101335190B CN2008101285296A CN200810128529A CN101335190B CN 101335190 B CN101335190 B CN 101335190B CN 2008101285296 A CN2008101285296 A CN 2008101285296A CN 200810128529 A CN200810128529 A CN 200810128529A CN 101335190 B CN101335190 B CN 101335190B
- Authority
- CN
- China
- Prior art keywords
- self
- photoresist
- nano structures
- hard mask
- assembled nano
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000002086 nanomaterial Substances 0.000 title claims abstract description 46
- 238000000059 patterning Methods 0.000 title claims abstract description 40
- 238000001338 self-assembly Methods 0.000 title claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 46
- 229920001577 copolymer Polymers 0.000 claims abstract description 22
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 21
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 21
- 229920000359 diblock copolymer Polymers 0.000 claims description 14
- 239000004793 Polystyrene Substances 0.000 claims description 10
- 229920002223 polystyrene Polymers 0.000 claims description 9
- 239000002904 solvent Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000012797 qualification Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 claims description 5
- ARXJGSRGQADJSQ-UHFFFAOYSA-N 1-methoxypropan-2-ol Chemical compound COCC(C)O ARXJGSRGQADJSQ-UHFFFAOYSA-N 0.000 claims description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 claims description 4
- 239000011243 crosslinked material Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000002202 Polyethylene glycol Substances 0.000 description 5
- 229920001223 polyethylene glycol Polymers 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 102100038968 WAP four-disulfide core domain protein 1 Human genes 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000256 polyoxyethylene sorbitan monolaurate Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000005062 Polybutadiene Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920002857 polybutadiene Polymers 0.000 description 2
- 229920001195 polyisoprene Polymers 0.000 description 2
- 229920002717 polyvinylpyridine Polymers 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- VXNZUUAINFGPBY-UHFFFAOYSA-N ethyl ethylene Natural products CCC=C VXNZUUAINFGPBY-UHFFFAOYSA-N 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 125000000383 tetramethylene group Chemical group [H]C([H])([*:1])C([H])([H])C([H])([H])C([H])([H])[*:2] 0.000 description 1
- 229920000428 triblock copolymer Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0315—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0147—Film patterning
- B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
- H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Analytical Chemistry (AREA)
- Composite Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
公开了将自组装纳米结构图案化和形成多孔电介质的方法。一方面，该方法包括在下层上提供硬掩模；用光刻胶在该硬掩模上预限定待在图案化过程中进行保护的区域；在该硬掩模及该光刻胶上形成共聚物层；由该共聚物形成自组装纳米结构；以及蚀刻以将该自组装纳米结构图案化。
Description
技术领域
本发明主要涉及集成电路(IC)芯片制造，且更具体而言，涉及将用于形成多孔电介质的自组装纳米结构图案化的方法及形成该多孔电介质的方法。
背景技术
在集成电路(IC)芯片制造工业中，后段工艺(BEOL)互连已是改进的目标以使电路延迟最小化。一种减少电路延迟的方法是从常规的二氧化硅(SiO2)电介质(介电常数(k)约为3.9)转变为致密低-k材料(k＜3.0)，例如氢化碳氧化硅(SiCOH)。对于进一步的性能改进，需要减少更多的寄生电容(例如，k＜2.5)以用于高速电路。
降低寄生电容可用新的多孔低-k电介质，例如自组装纳米结构实现。然而，与较致密的电介质相比，大多数多孔材料具有相对弱的机械性能。用其它方法进行多孔低-k电介质的集成也提出了挑战。例如，常规的化学机械抛光(CMP)通常用于使材料平坦化。然而，CMP相对于抛光多孔低-k电介质存在许多困难。在另一例子中，常规的扩散阻挡层的物理气相沉积(PVD)不能充分地填满孔并覆盖多孔电介质的表面。
一种解决以上问题的方法是以物理方式将自组装纳米结构从层间介电(ILD)层移除。如图1-3中所示，通常，将由聚苯乙烯(PS)和聚(甲基丙烯酸甲酯)(PMMA)组成的共聚物混合物10涂覆到表面12上，例如在硬掩模14上，硬掩模14在硅基板18上的介电下层16(例如，旋涂(spin-on)有机聚合物)上。如图2中所示，退火引起该嵌段组分的微相分离，导致PS嵌段聚合物20重排以形成散布有PMMA柱22的矩形图案。然后通过湿法或干法蚀刻选择性地除去PMMA柱22，这也使硬掩模14图案化，硬掩模14随后用于形成多孔电介质24(图6-7)。如图3中所示，区域26可通过在PS20和PMMA22之上的常规的经图案化的光刻胶28进行保护而免于被移除。不幸的是，如图4-5中所示，在从PS20除去PMMA22的等离子体工艺中(图6-7)，光刻胶28沉积回到PS20之上，妨碍PMMA22的移除和/或填充孔30。图5显示图4的顶视图。因此，如图6-7中所示，硬掩模14中的图案以及由此的多孔电介质24会是不均匀的，这降低了性能改进的程度。
发明内容
公开了将自组装纳米结构图案化及形成多孔电介质的方法。一方面，该方法包括在下层(underlying layer)上提供硬掩模；用光刻胶在该硬掩模上预限定待在图案化过程中进行保护的区域；在该硬掩模及该光刻胶上形成共聚物层；由该共聚物形成自组装纳米结构；以及蚀刻以将该自组装纳米结构图案化。
本发明的第一个方面提供一种将使用共聚物形成的自组装纳米结构图案化的方法，该方法包括：在下层上提供硬掩模；用光刻胶在该硬掩模上预限定待在该图案化过程中进行保护的区域；在该硬掩模及该光刻胶上形成共聚物层；由该共聚物形成自组装纳米结构；以及蚀刻以将该自组装纳米结构图案化。
本发明的第二个方面提供一种形成多孔介电层的方法，该方法包括：在下面的介电层上提供硬掩模；用光刻胶在该硬掩模上预限定待在图案化过程中进行保护的区域；在该硬掩模及该光刻胶上形成自组装二嵌段共聚物层；由该自组装二嵌段共聚物形成自组装纳米结构；蚀刻以将该自组装纳米结构图案化并将该硬掩模图案化；除去该自组装纳米结构及该光刻胶；以及使用该硬掩模进行蚀刻以将下面的介电层图案化。该光刻胶包括经交联的材料。
本发明的第三个方面提供一种形成多孔介电层的方法，该方法包括：在下面的介电层上提供硬掩模；用光刻胶在该硬掩模上预限定待在图案化过程中进行保护的区域；在该硬掩模及该光刻胶上形成自组装二嵌段共聚物层，该光刻胶不溶于该二嵌段共聚物；退火以引起该自组装二嵌段共聚物的微相分离以形成自组装纳米结构；蚀刻以将该自组装纳米结构图案化和将该硬掩模图案化；除去该自组装纳米结构及该光刻胶；以及使用该硬掩模进行蚀刻以将下面的介电层图案化。
本发明的说明性方面意在解决本文中所描述的问题和/或其它未讨论的问题。
附图说明
结合描绘本发明的各种实施方式的附图，从以下对本发明的各方面的详细描述，本发明的这些和其它特征将更易理解，其中：
图1-7显示常规的图案化和多孔电介质形成方法。
图8-15显示根据本发明的将自组装纳米结构图案化和形成多孔电介质的方法的实施方式。
应注意，本发明的附图不是按比例的。附图仅意在描绘本发明的典型方面，并且因此不应被认为是限制本发明的范围。在附图中，各附图之间的相同的附图标记表示相同的要素。
具体实施方式
图8-15显示根据本发明的将自组装纳米结构图案化和形成多孔电介质的方法的实施方式。图8显示在下层116上提供硬掩模114，下层116可包括待形成为多孔电介质的电介质。下层116可包括可转变为多孔介电材料的任何现在已知的或后来开发出的介电材料或低介电常数(低-k)材料(k＜3.9)。例如，下面的介电层116可为旋涂有机聚合物、氢化碳氧化硅(SiCOH)、氮化硅(Si3N4)、二氧化硅(SiO2)、
(由Dow Chemical Co.，Midland，Mich制造)。可在基板118，例如，在其上使用多孔电介质的硅基板或其它集成电路(IC)芯片层上形成下层116。
图8还显示用光刻胶128在硬掩模114上预限定待在(随后的)图案化过程中进行保护的区域126。光刻胶128不溶于自组装二嵌段共聚物110(图9)，使得当共聚物110(图9)在光刻胶128上形成时，光刻胶128不受损害。另外，光刻胶128必须能够经受住对共聚物110的退火而不变形，并且必须能够经受住用于待从得自共聚物110的自组装纳米结构除去的材料的蚀刻溶剂。对于后一要求，光刻胶128可不溶于，例如，丙二醇甲基醚乙酸酯(PGMEA)。
图9显示在硬掩模114和光刻胶128上形成共聚物110层。共聚物110可使用任何现在已知的或后来的沉积技术形成，例如，化学气相沉积(CVD)、低压 CVD(LPCVD)、 等离子体增强 CVD(PECVD)、 半大气压CVD(semi-atmosphere CVD，SACVD)以及高密度等离子体CVD(HDPCVD)、快速热CVD(RTCVD)、超高真空CVD(UHVCVD)、受限制的反应处理CVD(limited reaction processing CVD，LRPCVD)、金属有机CVD(MOCVD)、溅射沉积、离子束沉积、电子束沉积、激光辅助沉积、旋涂法、物理气相沉积(PVD)、原子层沉积(ALD)、化学氧化、分子束外延(MBE)、电镀和蒸发。共聚物110可包括任何现在已知的和后来开发的自组装二嵌段共聚物，例如，聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)、聚苯乙烯-b-聚异戊二烯(PS-b-PI)、聚苯乙烯-b-聚丁二烯(PS-b-PBD)、聚苯乙烯-b-聚乙烯基吡啶(PS-b-PVP)、聚苯乙烯-b-聚氧化乙烯(PS-b-PEO)、聚苯乙烯-b-聚乙烯(PS-b-PE)、聚苯乙烯-b-聚有机硅酸酯(PS-b-POS)、聚苯乙烯-b-聚二茂铁基二甲基硅烷(PS-b-PFS)、聚氧化乙烯-b-聚异戊二烯(PEO-b-PI)、聚氧化乙烯-b-聚丁二烯(PEO-b-PBD)、聚氧化乙烯-b-聚甲基丙烯酸甲酯(PEO-b-PMMA)、聚氧化乙烯-b-聚乙基乙烯(PEO-b-PEE)、聚丁二烯-b-聚乙烯基吡啶(PBD-b-PVP)和聚异戊二烯-b-聚甲基丙烯酸甲酯(PI-b-PMMA)。或者，还可使用三嵌段共聚物。为了简短起见，本文中将描述使用聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)。应理解，本发明的教导可应用于所列出的其它共聚物。
图10-11显示从共聚物110(图9)形成自组装纳米结构129。在一个实施方式中，该方法包括退火(例如，在约200℃下)以使得共聚物110(图9)微相分离成聚苯乙烯120和PMMA122柱。图11显示图10的顶视图，其说明PMMA柱122中的一些是如何不会在光刻胶128上形成的。尽管PMMA柱122和所得孔130、132(图12-15)是以基本上均匀分布的方式示出的，但是应理解，该分布可以不像图解的那样分布得那么完美。
图12-13显示蚀刻以将自组装纳米结构129图案化。蚀刻可使用上述的光刻胶128不溶于其中的溶剂的任何一种，例如，PGMEA。如所示出的，该蚀刻通过从聚苯乙烯120除去PMMA柱122(图10-11)剩下孔130而将自组装纳米结构129图案化。光刻胶128上的孔130至多仅部分地穿透光刻胶128，同时硬掩模114上的孔130延伸穿过硬掩模114以将之图案化，即，它们穿透至下层116。由于光刻胶128不溶于该蚀刻溶剂，因此它不沉积回到PMMA 122之上(图10-11)，因此孔130的完整分布被转移到硬掩模114上。
图14-15显示通过除去光刻胶128(图12-13)并使用硬掩模114进行蚀刻以使下层116图案化而将下层116图案化，即，在硬掩模114中使孔130延伸以在下层116中形成孔132以使得下层116是多孔的。该蚀刻可包括使用任何现在已知的或后来开发的用于移除下层116的蚀刻方法，例如反应性离子蚀刻(PIE)或湿法蚀刻。
将上述方法用在集成电路芯片的制造中。所得集成电路芯片可由制造者以未加工的晶片的形式(即，作为具有多个未封装的芯片的单个晶片)、作为裸芯片、或以经过封装的形式进行配置。在后一种情况中，将芯片安装在单芯片封装(package)(例如具有铅的塑料载体，铅附在母板或其它更高层的载体上)或多芯片封装(例如具有一个或两个表面互连或嵌入(buried)互连的陶瓷载体)中。在任何情况中，随后将芯片与其它芯片、离散的电路元件、和/或其它信号处理器件集成作为半成品(例如母板)或成品的一部分。成品可为包括集成电路芯片的任何产品，该产品的范围为从玩具和其它低端应用到具有显示器、键盘或其它输入设备、以及中央处理器的高级计算机产品。
已呈现了以上对本发明的各方面的描述以用于说明和描述目的。不打算进行穷举或限制本发明为被公开的精确形式，并且显然可以进行许多改进和变化。意图将这样的对本领域技术人员可为明显的改进和变化包括在由所附权利要求限定的本发明的范围内。
Claims (20)
1.一种将使用共聚物形成的自组装纳米结构图案化的方法，所述方法包括：
在下层上提供硬掩模；
用光刻胶在所述硬掩模上预限定待在所述图案化过程中进行保护的区域；
在所述硬掩模和所述光刻胶上形成所述共聚物层；
由所述共聚物形成自组装纳米结构；和
蚀刻以将所述自组装纳米结构图案化。
2.权利要求1的方法，其中所述光刻胶不溶于所述共聚物。
3.权利要求1的方法，其中所述光刻胶不溶于在所述蚀刻以将所述自组装纳米结构图案化的过程中所使用的溶剂。
4.权利要求3的方法，其中所述溶剂包括丙二醇甲基醚乙酸酯(PGMEA)。
5.权利要求1的方法，其中所述自组装纳米结构的形成包括退火以引起所述共聚物的微相分离。
6.权利要求5的方法，其中所述自组装纳米结构包括在其中具有聚甲基丙烯酸甲酯(PMMA)柱的聚苯乙烯，并且其中所述蚀刻以将所述自组装纳米结构图案化包括从所述聚苯乙烯除去所述PMMA柱。
7.权利要求1的方法，进一步包括通过除去所述光刻胶并使用所述硬掩模进行蚀刻以图案化所述下层而将所述下层图案化。
8.权利要求1的方法，其中所述下层包括电介质。
9.一种形成多孔介电层的方法，所述方法包括：
在下面的介电层上提供硬掩模；
用光刻胶在所述硬掩模上预限定待在图案化过程中进行保护的区域；
在所述硬掩模和所述光刻胶上形成自组装二嵌段共聚物层；
由所述自组装二嵌段共聚物形成自组装纳米结构；
蚀刻以将所述自组装纳米结构图案化和将所述硬掩模图案化；
除去所述自组装纳米结构和所述光刻胶；和
使用所述硬掩模进行蚀刻以将下面的介电层图案化。
10.权利要求9的方法，其中所述光刻胶不溶于所述二嵌段共聚物。
11.权利要求9的方法，其中所述光刻胶不溶于在所述蚀刻以将所述自组装纳米结构图案化的过程中使用的溶剂。
12.权利要求11的方法，其中所述溶剂包括丙二醇甲基醚乙酸酯(PGMEA)。
13.权利要求9的方法，其中所述光刻胶包括经交联的材料。
14.权利要求9的方法，其中所述自组装纳米结构的形成包括退火以引起所述自组装二嵌段共聚物的微相分离。
15.权利要求14的方法，其中所述自组装纳米结构包括其中具有聚甲基丙烯酸甲酯(PMMA)柱的聚苯乙烯，并且其中所述蚀刻以将所述自组装纳米结构图案化包括从所述聚苯乙烯除去所述PMMA柱。
16.权利要求9的方法，进一步包括通过除去所述光刻胶并使用所述硬掩模进行蚀刻以图案化所述下面的介电层而将所述下层图案化。
17.一种形成多孔介电层的方法，所述方法包括：
在下面的介电层上提供硬掩模；
用光刻胶在所述硬掩模上预限定待在图案化过程中进行保护的区域；
在所述硬掩模和所述光刻胶上形成自组装二嵌段共聚物层，所述光刻胶不溶于所述二嵌段共聚物；
退火以引起所述自组装二嵌段共聚物的微相分离以形成自组装纳米结构；
蚀刻以将所述自组装纳米结构图案化和将所述硬掩模图案化；
除去所述自组装纳米结构和所述光刻胶；和
使用所述硬掩模进行蚀刻以将下面的介电层图案化。
18.权利要求17的方法，其中所述光刻胶不溶于在所述蚀刻以将所述自组装纳米结构图案化的过程中所使用的溶剂。
19.权利要求18的方法，其中所述溶剂包括丙二醇甲基醚乙酸酯(PGMEA)。
20.权利要求17的方法，其中所述自组装纳米结构包括其中具有聚甲基丙烯酸甲酯(PMMA)柱的聚苯乙烯，并且其中所述蚀刻以将所述自组装纳米结构图案化包括从所述聚苯乙烯除去所述PMMA柱。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/769,126 | 2007-06-27 | ||
| US11/769,126 US20090001045A1 (en) | 2007-06-27 | 2007-06-27 | Methods of patterning self-assembly nano-structure and forming porous dielectric |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101335190A CN101335190A (zh) | 2008-12-31 |
| CN101335190B true CN101335190B (zh) | 2010-08-11 |
Family
ID=40159114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101285296A Expired - Fee Related CN101335190B (zh) | 2007-06-27 | 2008-06-19 | 将自组装纳米结构图案化及形成多孔电介质的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090001045A1 (zh) |
| JP (1) | JP2009010375A (zh) |
| CN (1) | CN101335190B (zh) |
| TW (1) | TW200915421A (zh) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7811924B2 (en) * | 2008-06-16 | 2010-10-12 | Applied Materials, Inc. | Air gap formation and integration using a patterning cap |
| US8247904B2 (en) * | 2009-08-13 | 2012-08-21 | International Business Machines Corporation | Interconnection between sublithographic-pitched structures and lithographic-pitched structures |
| KR101602942B1 (ko) * | 2009-10-07 | 2016-03-15 | 삼성전자주식회사 | 패턴 형성 방법 |
| US8344428B2 (en) | 2009-11-30 | 2013-01-01 | International Business Machines Corporation | Nanopillar E-fuse structure and process |
| US8623458B2 (en) * | 2009-12-18 | 2014-01-07 | International Business Machines Corporation | Methods of directed self-assembly, and layered structures formed therefrom |
| US8648324B2 (en) * | 2010-03-19 | 2014-02-11 | International Business Machines Corporation | Glassy carbon nanostructures |
| CN102030559A (zh) * | 2010-10-20 | 2011-04-27 | 中国科学院半导体研究所 | 图案化纳米模板及其制备方法 |
| US8962493B2 (en) * | 2010-12-13 | 2015-02-24 | Crocus Technology Inc. | Magnetic random access memory cells having improved size and shape characteristics |
| CN103094182B (zh) * | 2011-10-28 | 2015-06-17 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件制作方法 |
| CN103094191B (zh) * | 2011-11-01 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 降低层间介质层介电常数的方法 |
| CN103177936A (zh) * | 2011-12-26 | 2013-06-26 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件制造方法 |
| JP5973763B2 (ja) * | 2012-03-28 | 2016-08-23 | 東京エレクトロン株式会社 | 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置 |
| WO2013156240A1 (en) | 2012-04-20 | 2013-10-24 | Asml Netherlands B.V. | Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers |
| KR101363121B1 (ko) * | 2012-06-07 | 2014-02-14 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| US9380979B2 (en) | 2012-11-02 | 2016-07-05 | Nokia Technologies Oy | Apparatus and method of assembling an apparatus for sensing pressure |
| US8993404B2 (en) | 2013-01-23 | 2015-03-31 | Intel Corporation | Metal-insulator-metal capacitor formation techniques |
| JP5802233B2 (ja) | 2013-03-27 | 2015-10-28 | 株式会社東芝 | パターン形成方法 |
| JP6063825B2 (ja) * | 2013-06-21 | 2017-01-18 | 株式会社東芝 | パターン形成方法 |
| TWI615885B (zh) * | 2013-09-12 | 2018-02-21 | 聯華電子股份有限公司 | 圖案化的方法 |
| US9625815B2 (en) | 2013-09-27 | 2017-04-18 | Intel Corporation | Exposure activated chemically amplified directed self-assembly (DSA) for back end of line (BEOL) pattern cutting and plugging |
| WO2015075833A1 (ja) * | 2013-11-25 | 2015-05-28 | 東京エレクトロン株式会社 | パターン形成方法及び加熱装置 |
| CN104181770B (zh) * | 2014-09-10 | 2017-10-20 | 青岛理工大学 | 一种基于4d打印和纳米压印制造微纳复合结构的方法 |
| JP2016058620A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社東芝 | 半導体装置の製造方法 |
| US9991132B2 (en) | 2015-04-17 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithographic technique incorporating varied pattern materials |
| CN106298461B (zh) * | 2015-05-20 | 2020-07-28 | 联华电子股份有限公司 | 制作不连续直线图案的方法与不连续直线图案结构 |
| US10304804B2 (en) * | 2017-03-31 | 2019-05-28 | Intel Corporation | System on package architecture including structures on die back side |
| US10219063B1 (en) | 2018-04-10 | 2019-02-26 | Acouva, Inc. | In-ear wireless device with bone conduction mic communication |
| CN113683051A (zh) * | 2021-07-26 | 2021-11-23 | 长春理工大学 | 基于介电泳组装原理的大面积电子电路制造技术 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2919004B2 (ja) * | 1990-07-12 | 1999-07-12 | 沖電気工業株式会社 | パターン形成方法 |
| US6358813B1 (en) * | 2000-11-15 | 2002-03-19 | International Business Machines Corporation | Method for increasing the capacitance of a semiconductor capacitors |
| US20040124092A1 (en) * | 2002-12-30 | 2004-07-01 | Black Charles T. | Inorganic nanoporous membranes and methods to form same |
| JP2005159264A (ja) * | 2003-11-06 | 2005-06-16 | Semiconductor Leading Edge Technologies Inc | パターン形成方法及び半導体装置の製造方法 |
| US7405147B2 (en) * | 2004-01-30 | 2008-07-29 | International Business Machines Corporation | Device and methodology for reducing effective dielectric constant in semiconductor devices |
| JP4988152B2 (ja) * | 2004-08-03 | 2012-08-01 | 株式会社Ａｄｅｋａ | 蛍光性陰イオンおよび蛍光性陽イオンからなる塩 |
| US7371684B2 (en) * | 2005-05-16 | 2008-05-13 | International Business Machines Corporation | Process for preparing electronics structures using a sacrificial multilayer hardmask scheme |
| JP2007078857A (ja) * | 2005-09-12 | 2007-03-29 | Dai Ichi Kogyo Seiyaku Co Ltd | フォトレジスト組成物 |
| US7553760B2 (en) * | 2006-10-19 | 2009-06-30 | International Business Machines Corporation | Sub-lithographic nano interconnect structures, and method for forming same |
-
2007
- 2007-06-27 US US11/769,126 patent/US20090001045A1/en not_active Abandoned
-
2008
- 2008-06-19 CN CN2008101285296A patent/CN101335190B/zh not_active Expired - Fee Related
- 2008-06-23 JP JP2008162938A patent/JP2009010375A/ja active Pending
- 2008-06-24 TW TW097123583A patent/TW200915421A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW200915421A (en) | 2009-04-01 |
| JP2009010375A (ja) | 2009-01-15 |
| US20090001045A1 (en) | 2009-01-01 |
| CN101335190A (zh) | 2008-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101335190B (zh) | 将自组装纳米结构图案化及形成多孔电介质的方法 | |
| US8921030B2 (en) | Tone inversion of self-assembled self-aligned structures | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| US9581899B2 (en) | 2-dimensional patterning employing tone inverted graphoepitaxy | |
| JP2007019508A (ja) | 相互接続配線内における複数のエアギャップの横方向分布の制御 | |
| US20060211240A1 (en) | Method of enhancing adhesion between dielectric layers | |
| CN103633014A (zh) | 半导体器件制造方法 | |
| TW569340B (en) | Electronic devices and methods of manufacture | |
| Henry et al. | Via first technology development based on high aspect ratio trenches filled with doped polysilicon | |
| WO2007100404A2 (en) | Semiconductor interconnect having adjacent reservoir for bonding and method for formation | |
| US10833149B2 (en) | Capacitors | |
| US9437550B2 (en) | TSV without zero alignment marks | |
| US7196002B2 (en) | Method of making dual damascene with via etch through | |
| US10008563B2 (en) | Dielectric with air gaps for use in semiconductor devices | |
| US10879108B2 (en) | Topographic planarization method for lithography process | |
| EP1892757B1 (en) | High aspect ratio via etch | |
| US10643891B2 (en) | Via structures and via patterning using oblique angle deposition processes | |
| US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
| KR101094914B1 (ko) | 다층 배선 구조의 반도체 장치 및 그 제조 방법 | |
| CN107464775A (zh) | 一种半导体结构的形成方法 | |
| TW201725605A (zh) | 半導體裝置之形成方法 | |
| CN115116845A (zh) | 半导体器件的制作方法 | |
| US20140252660A1 (en) | Multilayer pattern transfer for chemical guides | |
| KR100688761B1 (ko) | 반도체의 금속배선 형성방법 | |
| CN111477586A (zh) | 形成图案的方法及对集成式组合件的导电结构进行图案化的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100811 Termination date: 20110619 |