TW200931525A - Corrugated interfaces for multilayered interconnects - Google Patents

Corrugated interfaces for multilayered interconnects Download PDF

Info

Publication number
TW200931525A
TW200931525A TW97129790A TW97129790A TW200931525A TW 200931525 A TW200931525 A TW 200931525A TW 97129790 A TW97129790 A TW 97129790A TW 97129790 A TW97129790 A TW 97129790A TW 200931525 A TW200931525 A TW 200931525A
Authority
TW
Taiwan
Prior art keywords
dielectric
layer
self
forming
film layer
Prior art date
Application number
TW97129790A
Other languages
English (en)
Inventor
Lawrence A Clevenger
Timothy J Dalton
Elbert E Huang
Sampath Purushothaman
Carl J Radens
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200931525A publication Critical patent/TW200931525A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B17/00—Insulators or insulating bodies characterised by their form
    • H01B17/56—Insulating bodies
    • H01B17/66—Joining insulating bodies together, e.g. by bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1039—Surface deformation only of sandwich or lamina [e.g., embossed panels]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y10T428/24529—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface and conforming component on an opposite nonplanar surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y10T428/24537—Parallel ribs and/or grooves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628—Nonplanar uniform thickness material
    • Y10T428/24669—Aligned or parallel nonplanarities
    • Y10T428/24694—Parallel corrugations
    • Y10T428/24711—Plural corrugated components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

200931525 九、發明說明： 【發明所屬之技術領域】 本發明係關於互連結構，尤其是關於多層互連妗 構，其中層間的介面包含波狀結構。波狀結構尤其g 供改良的黏著性及斷裂動性。 _ 【先前技術】 先進微電子互連可包含介電薄臈之多堆疊層。由 於介電層間大量的介面，面際黏著性為確保可靠及強 固結構之關鍵，其可承受製造所需裴置之各種製造程 序及條件。隨著目前機械脆弱的低k及超低k介電材 料在先進應用之使用或開發，維持適當的面際黏著性 以及多層堆疊之總體斷裂韌性變得更加重要。 Ο 圖1提供習知技術之裝置結構，一般以參考 10表不，其包含多堆疊介電層。此裝置結構為例示性二 層間之介面，其為製造先進微電子裝 形成的類型。結構10—般包含基板12、 置於基板上之第一介電薄膜14、以及置於 額外介電層16。如圖所示’形成於第-i 之:面18為實質地平滑，其於添力二 敗1 之製置期間可導致機械失 、 τ忐發生—或多層之黏著失敗及斷裂。 5 200931525
藉由適當化學及/或電漿處理修改這些介面以提 供層的潤溼度改良，為習知技術所知悉。舉例而言， 等人之美國專利第6,214,479號、Sdvamanickam 等人之美國專利第7,025 826號、以及—細等 人之美國專射請案公開第2GG5/G167261A1號，描述 J用純丨生或反應性氧體離子暴露及轟擊實質平滑介面 ^面，以提供物理性表面形貌，使得置於其上之額外 ^將具有互補的形貌，因而提供改良的黏著性及斷裂 =性。然而’由這些處理提供的形貌通常是隨機的。 者’於側面及垂直方向之形態難以控制及再現。又 再者，這些製程通常與基板有關。 例如上述說明之各種表面處理依所使用之電漿， 亦可導致基板不想要的化學性修改。舉例*言，以這 f製程通常很難將基板《於電漿造成之化學修改僅 哲限於頂表面(介面）。於晶片應財關注的低k介電 ^案例中，賴暴露的結果造成互連電特性(例如介電 二數(k)及崩潰場）’可顯著地且料望崎級。其中觀 '、到之代表性範例為使用緩和氧化電毅處理，以於多 =有機錢鹽介電薄膜提供改良的黏著性。雖然電 ς处理使有機卿鹽表面更加親水性及可濕性，但是 二^在遍及有機矽酸鹽低k介電質深度之顯著損害使 類的製程不合適。損害使其成為較高介電常數(較 门）並卩牛低介電質的崩潰強度。因此，使用上述化 6 200931525 學手段於結射加錄著性及斷裂她實際上是受到 限制的。 利用例如滾花滾軸之機械輪廓工具，亦已於聚合 物片中達成粗紋理。然而，使用機械輪廓工具對於: 有薄介電層之互連介面通常是不實際的因 組件及基板㈣脆性’其乃於脆弱㈣晶社處理並 包含薄的介電及金屬薄膜。 …亦知層間的機械互鎖可用以加強例如纖維及層疊 複合系統之宏觀結構之黏著性。然而，相較於直徑可 能為幾微米到1〇微米之纖維/環氧複合物之碳纖維， 典型的超低k介電互連堆疊層可能厚度僅為1〇〇至2〇〇 奈米（nm)。因此，必須在這些薄膜中達到的表面皺摺 尺度可能為約數奈米等級的深度。再者，由於嵌於結 構中之金屬特徵尺寸於侧向為5〇至1〇〇nm等級因 ^這些皺摺於面上的波長必須亦為此等級。亦希望有 问皺摺费度（即短波長），以最大化層間之給定投影介 面區域之總接觸介面面積。 口此，非$清楚是需要能達到良好控制、非損害 !·生可再現性、基板有奈米級皺摺、以及於微電子有 關注的薄膜塗佈，且於目前技術狀態所知方法不易達 成的適合方法。此類表面形貌將大大地加強基板或下 200931525 方薄，及上方薄膜間之有效接觸表面。將上方薄膜與 ΐίίΐίΖ㈣力將鮮㈣狀較面際黏著 強度之接觸表面面積之比例對應地增加。再者，由於 裂痕傳播將被阻擋’且可能被奈米級皺摺偏 斜¥致曲㈣痕前緣而通常導致龍祕 現額外效益。 〇 因此，於此技術領域仍需要以受控及可再現的方 ^，提供表面形貌到互連堆疊之介面區域之方法以 提供增加的黏著性及斷裂祕。較佳地，這些方法應 對其他組件性質有最小的影響。 【發明内容】 本發明克服了習知技術的缺點，並透過所提供之 製程以及於互連堆疊之介電層間具有奈米級波狀介 ❾ 面’而提供額外優點。提供奈米級皺摺之製程為受良 好控制的並有可再現性的，即非隨機的。 —於一實施例，裝置結構包含具有波狀頂表面之第 ^介電層，其中波狀頂表面包含複數個具有實質相同 即距之波谷及波脊，以及第二介電層置於第一介電層 上’具有互補波狀表面。 曰 於另一實施例，裝置結構包含具有平頂表面之第 200931525 一介電層；置於第一介電層中之助黏劑層（adhesion promoter layer)，其具有包含複數個具有實質相同節距 之波谷及波脊之波狀圖案；以及第二介電層置於助黏 劑層上，具有對應助黏劑層之互補波狀表面。 一種形成裝置結構之製程，包含：形成第一介電 薄膜層；形成自組薄膜圖案於第一介電薄膜層上；轉 移自組薄膜圖案入第一介電薄膜層；以及沉積第二介 電薄膜層於第一介電薄膜層上，並形成波狀介面。 於另一實施例，一種形成裝置結構之製程，包含： 形成具有平表面之第一介電薄膜層；形成自組助黏劑 圖案於第一介電薄膜層之平表面上，其中自組助黏劑 圖案具有小於100奈米之波狀間距；以及沉積第二介 電薄膜層於自組助黏劑圖案上，以提供波狀介面於其 間。 於又另一實施例，一種形成裝置結構之製程，包 含：形成第一介電薄膜層；形成自組薄膜圖案於第一 介電薄膜層上；轉移自組薄膜圖案入第一介電薄膜 層，以形成間距小於100奈米之皺摺於第一介電薄膜 層中；沉積助黏劑之共形層於第一介電薄膜層上；以 及沉積第二介電薄膜層於第一介電薄膜層上，並形成 波狀介面於其間。 9 200931525 透過本發明技術可實現額外的特徵及優點。於此 詳細描述本發明其他實施例及觀點並視為所主張之發 明的一部份。參考詳細說明及圖式將更加了解本發明 之優點及特徵。 【技術效應】 於此揭露的是含有一或更多具有奈米級敵摺於所 選介面之互連堆疊之裝置結構，及其自組製造方法。 於此後「奈米級皺摺」一詞定義為複數個具有實質固 疋卽距之波谷及波脊。於一實施例，所界定之波谷及 波脊各具有約100奈米等級或更小之寬度，而於其他 實施例乃小於約50奈米’又於其他實施例則約1〇至 約50奈米。對實務上應用而言，額外地希望限制皺摺 深度為不大於結構中個別介電層之厚度的2〇%，但較 佳為約10%。特定的高度/深度一般將視特定應用及裝 置設計而定。奈米級皺摺優勢地透過形成高特定區域 互鎖介面而能增加層間黏著性，且由於增強的裂痕前 緣扭曲而增強抗破裂/斷裂性。可藉由標稱深度為^單 位及節距為P單位之皺摺手段，致能因子為2h/p之每 單位投影區域之額外介面面積。因此對給定皺摺深度 而a，其通常以薄膜厚度表示，若節距可變得更小則 可顯著增加介面面積。如下將詳細說明的，形成奈米 級皺摺之製程為良好界定及控制的。 ’丁 200931525 相八離核狀_之裝置結構利用 :二：聚合物自組合。自組的薄膜可由選來形成交替 目(例如交#親水性及疏水性區域)之聚合物製 。。一，形成，然後以適當溶劑、反應式離子蝕刻製 程暴4於紫外光或電子束照射、或類似者、及其組 合，選擇性移除組件其中之一。 、、
本發明總結結果為，技術性地達成可改善多層互 連薄膜堆疊之夾層間之介面的黏著性及斷裂韌性之解 決方案及裝置結構。 【實施方式】 於遍及薄膜具有不同組成之側向相分離成區域之 自組溥膜，當相分離可發生約5至1 〇〇nm之長度規模 時’理想上適於作為皺折的模板。有許多自組薄臈範 例可用於這些目的，且其包含聚合物混合物、嵌段共 聚物、同元聚合物及嵌段共聚物之混合物、不同嵌段 共聚物之混合物、同元聚合物及奈米粒子之混合物、 欲段共^^物及奈米粒子之混合物、含介面活性劑之溶 膠-/旋膠系統、或其任何組合。本發明並不限於任何類 塑的自組薄膜。舉例而言，聚合物可含有嵌段結構， 其含有空間分離之親水性及疏水性嵌段，即兩親媒性 聚合物。 200931525 現參考圖2，顯示裴置100於介電層間之介面包 含受控的奈米級皺摺（未依比例繪示）。装置1〇〇包含 基板102、置於基板102上之第一介電層1〇4、以及置 於第一介電層104上之第二介電層106。應注意第一 及第二介電層104’ 106分別不限於如圖所示直接沉積 於基板102上，且可於裴置製造期間形成於任何需要 多堆豐介電層之處。介面1〇8形成於第一及第二介電 層104，106之間，其包含奈米級皺摺。如下將詳細描 述，奈米級皺摺首先形成於第一介電層1〇4之頂表 面’其中第二介電層將置於其上。波狀介面1〇8週期 性地具有界定的節距’且設計有垂直及橫向尺寸於約 2至200nm之範圍，較佳於約2至20nm之範圍。基 板102及第一介電層1〇4間之介面亦可以相同方式波 狀化。亦即顯示於圖2之介面，可其中之一被波狀化 或皆被波狀化。皺摺高度較佳為所使用之介電層厚度 的20%之等級或更小。於其他實施例，皺摺高度小於 所使用之介電層厚度的10%。 如早先所述，相較於習知具有平滑介面之結構或 具有不可再現之不規則形貌之結構，本發明結構中之 奈米級皺摺的呈現’將提供強化的面際黏著性及斷裂 韋刃性。 12 200931525 選擇性地’如圖3所示’裝置100可包含額外的 介電層110。形成於第二介電層106及額外介電層11〇 間之介面112可為奈米級波狀化。此結構包含第一介 電層104置於其上之基板102。原則上額外介電層的 數量及其間的介面不受限制。 相較於習知具有平滑介面之多層結構，此類結構 將具有增加的黏著強度及斷裂勃性。 於圖4中’裝置100可包含選擇性助黏劑114於 介電層間之介面，例如所示之第一及第二介電層104, 106間。選擇性助黏劑ι14可置於下方介電層（例如層 104)之頂波狀表面上，或可用以形成敵摺，將於下詳 述。舉例而言’含有作為其中之一嵌段助黏劑之嵌段 聚合物’可適用於形成此類結構。聚合物塗佈於介電 層104之平滑表面上，然後利用相分離自組合及後續 顯影處理’來奈米波狀化。助黏劑組成之可能候選者 可包含有機或無機材料。無機助黏劑組成之具體範例 可選自SixLyRz所組成之群組，其中L選自以下所組 成之群組：羥基、曱氧基、乙氧基、乙醯氧基(acetoxy)、 烷氧基、羧基、胺基、齒素，而R選自以下所組成之 群組：氫基(hydrido)、曱基、乙基、乙稀基、以及笨 基(任何烴基及芳基），其中y可等於1且y+z=4。此類 組成之助黏劑範例包含：乙烯基三乙醯氧基矽烷 13 200931525 (vinyltriacetoxysilane)、氨丙基三曱氧基矽烷 (aminopropyltrimethoxysilane)、乙烯基三曱氧基矽烷、 商用材料，例如HOSP(Honeywell)。有機助黏劑之範 例可包含FF-02或AD-00(得自日本合成橡膠，JSR)。 結合這些官能基與其他聚合物相之適當化學式，亦可 用以致能相分離奈米波狀助黏劑區域。 ❾ 奈米級皺摺除了強化效應外，使用選擇性助黏劑 衍生進一步黏著強度的加強，此乃因黏著劑訂製化學 物所提供之改良的面際化學鍵結。再者，由於使用波 狀助黏劑不需要額外製程來轉移相分離自組薄膜圖 案，可實現額外處理及成本益處。 廣言之’除了有介電層間之介面的波狀助黏劑 層，亦可製造類似圖3所示之多層介面堆疊。 © 圖5顯示根據本發明一實施例形成奈米級波狀介 面於介電層間之製造流程120。製造流程之步驟122 包含沉積介電層於基板上，或選替地於裝置製造期間 所用之材料層上。基板可為矽晶圓或其他類似半導體 基板’可有或沒有額外圖案、電晶體裝置、互連佈線， 多層陶瓷晶片載板、印刷電路板、以及類似者。介電 薄膜可利用以下許多習知方法之一來施用，例如化學 氣相沉積(CVD)、電漿加強化學氣相沉積(PECVD)、 14 200931525 旋塗、熟化'以及類似者。介電薄膜可由以下構成： 有機聚合物、無機薄膜、或有機矽酸鹽介電質，例如 包含矽 '碳、氧、及氫之SiCOH。其可為無孔的或利 用熟此技藝者所熟知的訂製處理方法形成含有受控程 度的多孔性。 於步驟124’形成自組薄膜遮罩層於介電層頂上。 於遍及薄膜具有不同組成之側向相分離成區域之自組 薄膜’當相分離可發生約2至lOOnm之長度規模時， 理想上適於作為皺折的模板。有許多自組薄膜範例可 用於运些目的，且其包含聚合物混合物、嵌段共聚物、 同元聚合物及嵌段共聚物之混合物、不同嵌段共聚物 之混合物、同元聚合物及奈米粒子之混合物、嵌段共 聚物及奈米粒子之混合物、含介面活性劑之溶膠-凝膠 系統、或其任何組合。 選擇性地，可對介電薄膜表面進行預處理或預塗
以提升適當的形態及/或自組薄膜的方位。舉例而 言’可能希望增加介電質表面之聽度。自組薄膜可 利用溶劑斡旋料(例如旋塗)沉·頂部。此薄膜可 選擇性地退火於75_35(rc之溫度，純料剛-細 C ’以提升側向相分離。如此導致兩相結構，較佳於 原始系統中包含由兩組成構成之交替條帶 利用選擇性程序贿或移除自_膜其中之-组I 15 200931525 ❹
選擇性程序可包含溶劑顯影、反應式離子蚀刻製程、 以及類似者。如此造成薄膜具有可用做為皺摺之形貌 模板。於一範例中，聚甲基丙烯酸甲酯（PMMA)及聚 苯乙烯(ps)之嵌段聚合物，藉由沉積後丨肋它之退火， 可用以形成具有交替PMMA及pS區域之相分離條帶 結構。條帶寬度可藉由於原始共聚物中選擇適當的 PMMA及PS片段之分子量來訂製。於此系統可達到 寬度為10至50nm之寬度。當相分離結構浸入醋酸溶 液，PMMA優先地溶解掉，而留下形成自組遮罩之圖 案。然後可藉由後續轉移程序(例如反應式離子蝕刻、 濕蝕刻等）’將自組薄膜之圖案轉移入下方介電層，以 產生具有所欲深度之預定皺摺。溶解除自組薄膜 之任何殘餘(即遮罩）’以形成波脊及波谷於介電層。 其他自組系統可用以訂製圖案之尺寸刻度於2至 2〇〇mn之較寬範圍，且可達馳佳範圍2()至施爪。 於步，驟I28 ’施加額外介電薄臈於下方介電薄膜 頂上’因而於介電層_成形成波狀介面。各介電薄 ，可為相同或不同，且可視所沉積的材料類型以相同 或不同沉積方法施加。所致裝置結構如圖2所示。 於另-實施例，顯示於圖6之製造_ i3Q包含 以先前所述方式沉積介電薄膜之第—步驟132。於下 16 200931525 一步驟134，沉積自組助黏劑於介電薄膜上。此可藉 由非常類似圖2所述之自組程序完成’除了是利用共 聚物或混合系統，其中殘餘組成可形成助黏劑層。舉 例而言，訂製自組助黏劑以具有懸垂官能基群，例如 氨基、羥基、羧酸基、氫基、羰基、以及烷氧基，當 額外介電層於步驟136塗佈於自組黏著劑層上時，^ 將提升對於額外介電層之黏著性。黏著組成之適當候 選者可包含有機或無機材料。黏著組成可由小分子旦 分子、寡聚物、或聚合分子構成。無機助黏劑官能義 之範例可選自SixLyRz所組成之群組，其中l選自以 下所組成之群組：羥基、曱氧基、乙氧基、乙醯氧基、 烧氧基、缓基、胺基、函素，而R選自以下所組成之 群組：氫基、甲基、乙基、乙烯基、以及苯基(任何烴 基及芳基）’其中y可等於1且y+z=4。可用於混合^ 統之含有此類官能基之助黏劑範例包含：乙烯基三乙 醯氧基矽烷、氨丙基三曱氧基矽烷、乙烯基三基 石夕烧、商用材料，例如HOSP(H〇neywell)。有機助^ 劑之範例可包含FF-02或AD，得自日本合成橡膠， JSR)°施加額外介電質後之所致結構如圖4所示，j： 中助黏劑層之皺摺現在被填塞而導致最終結構。於^ 案例，相㈣自組材料將具有作絲著劑之至少一組 成，以及可被移除之另—組成。移除程序可為選擇性 的’且可包含溶劑顯影或反應式離子 作為黏著狀喊具㈣自峰細衫讀摺= 17 200931525 之層 基板及沉積於黏著層頂上 ❹ Ο 於又另一實施例，顯示於圖7之製造流程14〇包 3呈現，步驟142之形成奈，級波狀結構於介電薄 膜、，接著於步驟M4沉積助黏劑層。奈米級波狀結構 可以圖5所述之相關程序執行而形成。步驟…包含 施加例如氨基魏之助黏劑的單層塗層於波狀表面上 (如圖4所不）。已知此類助黏劑層為非常薄且在許多 類型的有機及無機介電質上為共形。舉例而言，六甲 基二矽氮烷(HMDS)為半導體製造程序中通用之化合 物。HMDS典型用作增加光組層對基板之黏著性的^ 層（primer)。HMDS反應以脫水呈現於基板表面之任何 矽烷醇基，導致三甲基矽基端於其位置並產生氨作為 副產物。於此方式，HMDS增加表面的疏水性。然後 施加額外的介電薄膜於助黏劑上並波狀化表面，如步 驟146所示，以形成具有共形助黏劑置於兩介電層間 之波狀介面。應清楚圖6所示之製造流程與圖7之製 造流程之不同在於’圖6之裝置結構於第一介電層將 不具有皺摺而是有波狀助黏劑層。相對地，圖7提供 具有波狀上表面之弟一"電層，親密地塗有單層的薄 助黏劑。 於上所述實施例中，波狀自組助黏劑層用作為永 200931525 需要圖案轉移製裎轉移 久地存留在互連堆疊中，且不 入第一介電層。 於所致結構及程序中，由於所提供的皺摺，使得 介電層將以機械方式互鎖。若皺摺包含結合助黏劑 層或自組層）的手段’則波狀表面藉由第二介電層將亦 更濕腐。如此可確保加強第二介電層對下方層之互穿
透及互鎖。藉由助黏劑，兩層間的本徵化學黏 將更加強。 J、 如有需要可重複此程序，以形成具有多個 波狀介面之多層介電堆疊。 於介電堆疊產生面際裂痕的事件時，由於裂痕必 須傳播過之介面曲折的特性，使得裂痕的傳播^減 緩，此乃因奈米級皺折之故。因此，對於兩介電質間 〇 平滑介面案例而言之給定面際斷裂韌性，波狀介面形 態將呈現較高的韌性，因為當裂痕相較於平滑及平^ 面而/σ波狀"面傳播時，必須產生較大的介面區域。 於介電堆疊產生非面際（面外）裂痕的事件時，由 於面際釘鎖位置的密度及在傳播方向材料的不連續 性，使得裂痕在垂直於奈米級皺折方位之方向的傳播 將顯著被抑制。當這樣的裂痕碰到奈米波狀介面時， 200931525 於裂痕尖端發生之裂痕分歧標稱地平行於主 W痕發展方向。如此將於裂痕找造成較低的應力。 ^總而言之’對於兩介電質間平滑介面案例而言之 :疋面際斷裂韌性’波狀介面形態將呈現較高的韌 播技因為當裂痕相較於平滑及平介面而沿波狀介面傳 時’必須產生較大的介面區域j此，淨效應將為 © ;具有奈米波狀介面之結構中相對於具有平滑介面者 增加的斷裂韌性。 雖然上述本發明結構及製造流程提供特定細節， ^為說明性且並未受限於其範圍 。舉例而言，於各種 結構中所述之基板可選自各種的微電子基板，例如具 有内嵌裝置區域及互連佈線之矽或砷化鎵基板、多層 陶資•基板、具有内嵌互連佈線之印刷電路板、以及類 ^ ^者°於各種結構中所述之介電層可為如範例所示之 單石薄膜’或可含有習知後段製程雙鑲嵌互連之内嵌 互連佈線。於後者案例中，奈米級皺折可僅形成於介 電表面’或右有需要可形成於介電及金屬互連表面兩 者。 雖然以描述本發明較佳實施例，然而熟此技藝者 應明瞭在不悖離本發明後附之申請專利範圍之範_ 下，現在或未來可有各種修改及加強。申請專利範圍 20 200931525 應作維持所述發明之適當保護之解釋。 【圖式簡單說明】
Ο 本發明之標的特別指明並明確主張於說 之申請專職圍巾。本發明前述及其他目的、G尾 以及優點由以下說明並配合圖式將至為顯明，其，.、 圖1顯示習知多層互連結構之介面之戴面圖.. 結構形成於兩介電層間之失層之奈米級波狀 圖3顯示形成於由多堆叠介電層所界定 夕奈米級波狀結構之範例； 之 之範^顯示利用自組助黏劑形成之奈米級波狀結構 構之^ =根據本發明—實施例形成奈米級波狀結 實施例形成奈米級波狀 一實施例形成奈米級波 圖6顯示根據本發明另— 結構之製造流程；以及 圖7顯示根據本發明又另 狀結構之製造流程。 優點=式將以範例形式說明本發明較佳實施例、 【主要元件符號說明】 10 裝置結構 21 200931525 12 基板 14 第一介電薄膜 16 額外介電層 18 介面 100 裝置 102 基板 104 第一介電層 106 第二介電層 108 介面 110 額外介電層 112 介面 114 助黏劑 ❹ 22

Claims (1)

  1. 200931525 十、申請專利範圍： 1. 一種半導體裝置，包含： 一第一介電層，具有一波狀頂表面，其中該波 狀頂表面包含複數個具有一實質相同節距之波谷 及波脊；以及 一第二介電層，置於該第一介電層上，具有一 互補波狀表面。 2. 如請求項1所述之裝置，其中該第二介電層包含一 波狀頂表面。 3. 如請求項1所述之裝置，其中該複數個波谷及波脊 各具有小於或等於100奈米之寬度。 4. 如請求項1所述之裝置，其中該皺摺於小於或等於 該第一或第二介電層之厚度的10%之一高度。 5. 如請求項1所述之裝置，更包含一助黏劑層介於該 第一及第二介電層之間。 6. 如請求項1所述之裝置，更包含至少一額外介電 層，置於該第二介電層上。 7. 如請求項6所述之裝置，其中該至少一額外介電層 23 200931525 各個形成一波狀介面。 8. 如請求項1所述之裝置，其中該第一及第二介電層 界定一互連堆疊，且該裝置包含至少兩個互連堆 疊。 9. 一種半導體裝置結構，包含： 一第一介電層，具有一平頂表面； 一助黏劑層，置於該第一介電層中，具有包含 複數個具有一實質相同節距之波谷及波脊之一波 狀圖案；以及 一第二介電層，置於該助黏劑層上，具有對應 該助黏劑層之一互補波狀表面。 10. 如請求項9所述之裝覃結構，其中該複數個波谷及 波脊各具有小於或等於100奈米之寬度。 11. 如請求項9所述之裝置結構，更包含額外介電層， 置於該第二介電層上，其中具有該波狀圖案之一額 外助黏劑層形成於該等額外介電層所界定之介面。 12. —種形成一半導體裝置結構之製程，包含： 形成一第一介電薄膜層； 形成一自組薄膜圖案於該第一介電薄膜層上； 24 200931525 轉移該自組薄臈圖案入該第一介電薄膜層；以 及 沉積一第二介電薄膜層於該第一介電薄膜層 上，並形成/波狀介面。 13. ❹ 如請求項12所述之製程’其中該自組薄膜為一聚 合物混合物、/欲段共聚物、同元聚合物及嵌段共 聚物之一混合物、不同嵌段共聚物之一混合物、同 元聚合物及奈米粒子之一混合物、嵌段共聚物及奈 米粒子之一混合物、含介面活性劑之溶膠_凝膠系 統、或其任何組合。 14. 如凊求項12所述之製程，其中該自組薄膜圖案具 有小於100奈米之間距。 15. ❹ 月求，12所述之製程，其中轉移該自組薄膜圖 第、—介電薄骐層包含-反應式離子蝕刻製 壬s >祕刻製程、或一溶麵影。 16. 之製程’其中相對於在相鄰介電 二該第1 # ^狀介面之—裝置結構，該波狀介面 性二：及該第二介電薄臈層間提供增加的黏著 『生及增強的斷裂韌性。 百 25 200931525 17. 如請求項12所述之製程，更包含形成一額外自組 薄膜圖案於該第二介電層上；轉移該額外自組薄膜 圖案入該第二介電薄膜層；以及沉積一額外介電薄 膜，其中各額外介電薄膜層形成一額外波狀介面。 18. 如請求項12所述之製程，其中該波狀介面包含複 數個波谷及波脊，各具有小於或等於100奈米之寬 度。 19. 如請求項12所述之製程，其中該波狀介面包含複 數個皺摺於小於或等於該第一或第二介電薄膜層 之厚度的10%之一高度。 20. 如請求項12所述之製程，其中形成該自組薄膜圖 案包含退火該自組薄膜於75°C至350°C之溫度，接 著進行選自以下群組中之一選擇性顯影步驟，該群 〇 組包含：溶劑顯影、紫外光照射、電子束照射、反 應式離子蝕刻、及其組合。 21. 如請求項12所述之製程，更包含於形成該自組薄 膜前，處理該第一介電薄膜層以增加濕湖度。 22. —種形成一半導體裝置結構之製程，包含： 形成一第一介電薄膜層，具有一平表面； 26 200931525 形成一自組助黏劑圖案於該第一介電薄膜層 之該平表面上，其中該自組助黏劑圖案具有小於 100奈米之一波狀間距；以及 沉積一第二介電薄膜層於該自組助黏劑圖案 上，以提供一波狀介面於其間。 23. 如請求項22所述之製程，其中形成該自組助黏劑 薄膜圖案包含退火一自組助黏劑薄膜於75°C至 350°C之溫度，以及利用選自以下群組中之一選擇 性顯影步驟移除該自組助黏劑薄膜之所選部份，以 形成一波狀圖案，該群組包含：溶劑顯影、紫外光 照射、電子束照射、反應式離子蝕刻、及其組合。 24. 如請求項22所述之製程，其中該波狀介面包含複 數個皺摺於小於或等於該第一或第二介電薄膜層 之厚度的10%之一高度。 25. 如請求項22所述之製程，更包含於形成該自組助 黏劑薄膜前，處理該第一介電薄膜層以增加濕潤 度。 26. 如請求項22所述之製程，其中該自組薄膜包含一 氨基矽烷類聚合物或寡聚物。 27 200931525 27. —種形成一半導體裝置結構之製程，包含： 形成一第一介電薄膜層； 形成一自組薄膜圖案於該第一介電薄膜層上； 轉移該自組薄膜圖案入該第一介電薄膜層，以 形成間距小於100奈米之皺摺於該第一介電薄膜 層中； 沉積一助黏劑之一共形層於該第一介電薄膜 層上；以及 ® 沉積一第二介電薄膜層於該第一介電薄膜層 上，並形成一波狀介面於其間。 28. 如請求項27所述之製程，其中該波狀介面包含複 數個皺摺於小於或等於該第一或第二介電薄膜層 之厚度的10%之一高度。 29. 如請求項27所述之製程，其中形成該自組薄膜圖 ❹ 案包含退火該自組薄膜於75°C至350°C之溫度，接 著進行選自以下群組中之一選擇性顯影步驟，該群 組包含：溶劑顯影、紫外光照射、電子束照射、反 應式離子蝕刻、及其組合。 30. 如請求項27所述之製程，更包含於形成該自組薄 膜前，處理該第一介電薄膜層以增加濕潤度。 28
TW97129790A 2007-08-09 2008-08-06 Corrugated interfaces for multilayered interconnects TW200931525A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/836,253 US8512849B2 (en) 2007-08-09 2007-08-09 Corrugated interfaces for multilayered interconnects

Publications (1)

Publication Number Publication Date
TW200931525A true TW200931525A (en) 2009-07-16

Family

ID=40341729

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97129790A TW200931525A (en) 2007-08-09 2008-08-06 Corrugated interfaces for multilayered interconnects

Country Status (6)

Country Link
US (3) US8512849B2 (zh)
JP (1) JP5568010B2 (zh)
KR (1) KR20100063001A (zh)
CN (1) CN101779280B (zh)
TW (1) TW200931525A (zh)
WO (1) WO2009021091A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8512849B2 (en) 2007-08-09 2013-08-20 International Business Machines Corporation Corrugated interfaces for multilayered interconnects
US8207028B2 (en) * 2008-01-22 2012-06-26 International Business Machines Corporation Two-dimensional patterning employing self-assembled material
US8735262B2 (en) 2011-10-24 2014-05-27 Infineon Technologies Ag Semiconductor device having a through contact and a manufacturing method therefor
US8772948B2 (en) * 2012-08-30 2014-07-08 Infineon Technologies Ag Method for manufacturing a layer arrangement, and a layer arrangement
CN104112700B (zh) * 2013-04-18 2017-03-29 中芯国际集成电路制造(上海)有限公司 一种改善金属互连工艺中线路断裂缺陷的方法
KR102421600B1 (ko) * 2015-11-20 2022-07-18 삼성디스플레이 주식회사 터치 센싱 유닛, 표시 장치 및 터치 센싱 유닛의 제조 방법
US11417849B2 (en) 2019-05-31 2022-08-16 The Regents Of The University Of Colorado, A Body Corporate Fabrication of corrugated gate dielectric structures using atomic layer etching
CN111244117B (zh) * 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN113097163B (zh) * 2021-03-31 2022-12-06 深圳市红与蓝企业管理中心(有限合伙) 一种半导体hemt器件及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119258A (en) 1990-02-06 1992-06-02 Hmt Technology Corporation Magnetic disc with low-friction glass substrate
JPH0878521A (ja) * 1994-09-01 1996-03-22 Nippon Semiconductor Kk 半導体装置の製造方法
US6355198B1 (en) * 1996-03-15 2002-03-12 President And Fellows Of Harvard College Method of forming articles including waveguides via capillary micromolding and microtransfer molding
JP3453033B2 (ja) 1996-10-23 2003-10-06 株式会社豊田中央研究所 被覆部材およびその製造方法
US6771376B2 (en) * 1999-07-05 2004-08-03 Novartis Ag Sensor platform, apparatus incorporating the platform, and process using the platform
US6410437B1 (en) * 2000-06-30 2002-06-25 Lam Research Corporation Method for etching dual damascene structures in organosilicate glass
JP3754876B2 (ja) * 2000-07-03 2006-03-15 キヤノン株式会社 細孔を有する構造体の製造方法及び細孔を有する構造体
US6632872B1 (en) * 2000-09-19 2003-10-14 3M Innovative Properties Company Adhesive compositions including self-assembling molecules, adhesives, articles, and methods
DE10158347A1 (de) 2001-11-28 2003-06-12 Tesa Ag Verfahren zur Erzeugung von nano- und mikrostrukturierten Polymerfolien
CN1669130A (zh) 2002-09-20 2005-09-14 霍尼韦尔国际公司 用于低介电常数材料的夹层增粘剂
US20050221072A1 (en) 2003-04-17 2005-10-06 Nanosys, Inc. Medical device applications of nanostructured surfaces
US7025826B2 (en) 2003-08-19 2006-04-11 Superpower, Inc. Methods for surface-biaxially-texturing amorphous films
US7374642B2 (en) 2004-01-30 2008-05-20 Deutchman Arnold H Treatment process for improving the mechanical, catalytic, chemical, and biological activity of surfaces and articles treated therewith
US7563722B2 (en) 2004-03-05 2009-07-21 Applied Nanotech Holdings, Inc. Method of making a textured surface
US7414263B2 (en) * 2004-03-16 2008-08-19 Lg Chem, Ltd. Highly efficient organic light-emitting device using substrate or electrode having nanosized half-spherical convex and method for preparing the same
JP4396345B2 (ja) 2004-03-23 2010-01-13 凸版印刷株式会社 パルスレーザーによる材料表面加工方法、情報担体および識別情報
US7303994B2 (en) 2004-06-14 2007-12-04 International Business Machines Corporation Process for interfacial adhesion in laminate structures through patterned roughing of a surface
US7534470B2 (en) 2004-09-30 2009-05-19 The Regents Of The University Of California Surface and composition enhancements to high aspect ratio C-MEMS
US20080064214A1 (en) * 2006-09-13 2008-03-13 Lam Research Corporation Semiconductor processing including etched layer passivation using self-assembled monolayer
US8512849B2 (en) * 2007-08-09 2013-08-20 International Business Machines Corporation Corrugated interfaces for multilayered interconnects
US20100252961A1 (en) 2009-04-06 2010-10-07 3M Innovative Properties Company Optical film replication on low thermal diffusivity tooling with conformal coating
US9085457B2 (en) * 2011-03-11 2015-07-21 Qualcomm Mems Technologies, Inc. Treatment of a self-assembled monolayer on a dielectric layer for improved epoxy adhesion

Also Published As

Publication number Publication date
US9089080B2 (en) 2015-07-21
WO2009021091A1 (en) 2009-02-12
JP2010536180A (ja) 2010-11-25
US20130270224A1 (en) 2013-10-17
JP5568010B2 (ja) 2014-08-06
CN101779280B (zh) 2013-04-17
US20090041989A1 (en) 2009-02-12
KR20100063001A (ko) 2010-06-10
US20130273325A1 (en) 2013-10-17
CN101779280A (zh) 2010-07-14
US8512849B2 (en) 2013-08-20
US8828521B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
TW200931525A (en) Corrugated interfaces for multilayered interconnects
KR101999870B1 (ko) 화학적으로 패턴화된 표면과 제2 표면 사이의 블록 공중합체 막의 유도 조립
US7948051B2 (en) Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
KR100546970B1 (ko) 선택적 반응에 의한 마스크 생성을 위한 비리토그래피방법, 생성된 물품 및 그것의 조성물
CN104141112B (zh) 用于电子器件或其他物品上的涂层中的混合层
US6670285B2 (en) Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials
WO2014156782A1 (ja) 中空構造体の製造方法
US20090297778A1 (en) Methods for forming improved self-assembled patterns of block copolymers
US8529779B2 (en) Methods for forming surface features using self-assembling masks
US20150195916A1 (en) Formation of a composite pattern including a periodic pattern self-aligned to a prepattern
JP2011524077A (ja) ツイン重合によって得られるＬｏｗ−ｋ誘電体
CN1309074C (zh) 衬底上的电互连结构及其制作方法
US6685983B2 (en) Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
CN101021680B (zh) 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件
CN107750191B (zh) 层合体
TWI512931B (zh) Barrier film formation method and IC chip package
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
KR20220149197A (ko) 기판의 표면장력을 조절하여 형성된 이중 나노패턴을 포함하는 이중 나노패턴 공중합체 박막 적층체 및 그의 제조방법
KR102308194B1 (ko) 블록 공중합체 필름의 제조방법
JP2004260076A (ja) 被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置