CN101916761A - 一种soi埋氧层下的导电层及其制作工艺 - Google Patents
一种soi埋氧层下的导电层及其制作工艺 Download PDFInfo
- Publication number
- CN101916761A CN101916761A CN 201010231684 CN201010231684A CN101916761A CN 101916761 A CN101916761 A CN 101916761A CN 201010231684 CN201010231684 CN 201010231684 CN 201010231684 A CN201010231684 A CN 201010231684A CN 101916761 A CN101916761 A CN 101916761A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- soi
- oxygen buried
- electric charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种SOI埋氧层下的导电层及其制作工艺,其中所述SOI包括由下至上生长的底层硅膜、埋氧层、顶层硅膜;所述导电层生长于底层硅膜和埋氧层之间;所述导电层包括电荷引导层和阻挡层,所述阻挡层生长于所述电荷引导层的上、下表面。本发明可以将器件内部产生的热量通过导电层迅速排至外部,有效减小SOI的自热效应;而且使非绝缘性的衬底效果和完全绝缘的衬底一样;此外其可以释放界面积聚的多余电荷,缓解纵向电场对器件内部电荷分布的影响。
Description
技术领域
本发明属于微电子领域,涉及一种SOI埋氧层下的导电层及其制作工艺。
背景技术
随着微电子技术的迅猛发展,高性能、高集成度、多功能IC的研发对材料的要求越来越苛刻,绝缘体上的硅(Silicon-on-insulator,SOI)材料是新型硅基集成电路材料,能够满足微电子科技发展的要求,SOI技术具有电路高速度、高密度、抗辐射、低功耗、耐高温等特点,同时具有工艺流程简单、集成度高、软误差率低等优势,是解决超大规模集成电路功耗危机的关键技术,被誉为“21世纪的新型硅基集成电路技术”。
SOI作为一种全介质隔离技术广泛应用于低压、低功耗、高速、高可靠集成电路领域。但是由于材料的局限,其自身存在一些比体硅材料更为严重的缺陷,比如埋氧层无法有效释放内部的热量导致的自热效应和由于埋氧层上界面处积聚的电荷抬高了体区电势形成所谓了浮体效应等等,都制约了SOI材料的进一步表现。
发明内容
本发明所要解决的技术问题是:提供一种SOI埋氧层下的导电层,该导电层可以使SOI衬底避免产生浮体效应;
此外本发明还提供一种SOI埋氧层下的导电层的制作工艺。
为解决上述技术问题,本发明采用如下技术方案。
一种SOI埋氧层下的导电层,所述SOI包括由下至上生长的底层硅膜、埋氧层、顶层硅膜;所述导电层生长于底层硅膜和埋氧层之间;所述导电层包括电荷引导层和阻挡层,所述阻挡层生长于所述电荷引导层的上、下表面。
作为本发明的一种优选方案,所述电荷引导层为熔点高于1000℃,且在900℃环境下难以扩散的金属导电层。
作为本发明的另一种优选方案,所述电荷引导层为非金属的良导体层。
作为本发明的再一种优选方案,所述电荷引导层的材料为铜;所述阻挡层的材料为氮化钽。
作为本发明的再一种优选方案,所述阻挡层的厚度为70~80埃。
一种SOI埋氧层下的导电层的制作工艺,所述制作工艺包括以下步骤:
步骤一,在第一体硅片上淀积一层阻挡层,然后再淀积一层电荷引导层,所述电荷引导层的厚度为目标厚度的1/2,获得第一中间结构;
步骤二,在第二体硅片上热氧化形成二氧化硅层,然后淀积一层阻挡层,最后再淀积一层厚度为目标厚度的1/2的电荷引导层,获得第二中间结构;
步骤三,通过金属键合技术将所述第一中间结构和第二中间结构键合,获得SOI埋氧层下的导电层;
步骤四,利用注氢剥离技术将所述第二体硅片背部的硅材料减薄至所需的SOI顶层硅膜厚度;
步骤五,引出导电层。
作为本发明的一种优选方案,所述步骤五中,引出导电层的方式为正面引出,详细引出步骤为:通过干法或湿法腐蚀在SOI顶层硅膜上刻蚀出引出窗口;在引出窗口中淀积与电荷引导层对应的金属,光刻,刻蚀出正面金属引出线。
作为本发明的另一种优选方案,所述步骤五中,引出导电层的方式为背面引出,详细引出步骤为:通过湿法腐蚀在SOI底层硅膜上刻蚀出引出窗口;在引出窗口中淀积与电荷引导层对应的金属,光刻,刻蚀出背面金属引出线。
作为本发明的再一种优选方案,所述电荷引导层为熔点高于1000℃,且在900℃环境下难以扩散的金属导电层,所述金属导电层的材料为铜;所述阻挡层的材料为氮化钽。
作为本发明的再一种优选方案,所述阻挡层的厚度为70~80埃。
本发明的有益效果在于:本发明可以将器件内部产生的热量通过导电层迅速排至外部,有效减小SOI的自热效应;而且使非绝缘性的衬底效果和完全绝缘的衬底一样;此外其可以释放界面积聚的多余电荷,缓解纵向电场对器件内部电荷分布的影响。
附图说明
图1为本发明所述的第一中间结构示意图;
图2为本发明所述的第二中间结构示意图;;
图3为本发明所述的第一中间结构和第二中间结构键合的结构示意图;
图4为本发明所述的第二体硅片的背部被减薄的结构示意图;
图5为本发明所述的导电层的正面引出窗口结构示意图;
图6为本发明所述的导电层的正面金属引出线结构示意图;
图7为本发明所述的导电层的背面引出窗口结构示意图;
图8为本发明所述的导电层的背面金属引出线结构示意图。
主要组件符号说明:
1、底层硅膜; 2、电荷引导层;
3、阻挡层; 4、埋氧层;
5、顶层硅膜。
具体实施方式
通过键合工艺在SOI埋氧层下实现金属导电层需解决几个关键问题:其一,选择的金属类型必须满足熔点在1000℃以上,且在高温(900℃左右)环境下较难扩散;其二为避免金属进入有源区,必须在正式淀积金属之前制作相应的阻挡层,将金属层完全封装起来,加固附着并有效防止其扩散。本发明为兼容目前CMOS工艺,选择铜作为金属导电介质,同时选择氮化钽作为阻挡层材料。
下面结合附图对本发明的具体实施方式作进一步详细说明。
实施例一
本实施例提供一种SOI埋氧层下的导电层,如图1至4所示,其中,所述SOI包括由下至上生长的底层硅膜1、埋氧层4、顶层硅膜5;所述导电层生长于底层硅膜1和埋氧层4之间;所述导电层包括电荷引导层2和阻挡层3,所述阻挡层3生长于所述电荷引导层2的上、下表面。所述电荷引导层2为熔点高于1000℃,且在900℃环境下难以扩散的金属导电层。所述电荷引导层2的材料为铜;所述阻挡层3的材料为氮化钽,所述阻挡层3的厚度为70、72、75、78或80埃。
实施例二
本实施例与实施例一的区别在于,所述电荷引导层2为非金属的良导体层。
实施例三
本实施例提供一种实施例一所述的SOI埋氧层下的导电层的制作工艺,该工艺如图1至8所示,包括以下步骤:
1、在第一体硅片上淀积一层氮化钽阻挡层(约75埃),然后淀积一层金属铜,金属铜的厚度为目标金属导电层厚度的1/2;
2、在第二体硅片上热氧化形成二氧化硅层,然后淀积一层氮化钽阻挡层(约75埃),最后淀积一层金属铜,金属铜的厚度为目标金属导电层厚度的1/2;
3、通过金属键合技术将第一体硅片和第二体硅片键合;
4、利用注氢剥离技术将第二体硅片背部的硅材料进行减薄,其厚度减薄至所需的SOI顶层硅膜厚度;
5、金属导电层引出方式分正面和背面两种,可在器件制作完毕后,进行后道封装引出,图5和图6为正面引出方式,其是通过干法或湿法腐蚀在SOI顶层硅上刻蚀出金属引出窗口,然后淀积对应金属,再光刻,最后刻蚀出正面金属引出线;
6、图7和图8为背面引出方式。其是通过湿法腐蚀在SOI底层硅上刻蚀硅孔,作为金属引出窗口,然后淀积对应金属,再光刻,最后刻蚀出背面金属引出线。
本发明可以针对不同的金属选择不同的阻挡层。
本发明通过键合工艺,在SOI埋氧层下引入一层导电通道,至少可以解决SOI自身存在的三个问题:
其一,由于SOI的二氧化硅埋氧层导热性能不如硅,导致SOI器件在工作时产生的热量无法有效驱散,自热效应较体硅严重,本发明通过在埋氧层下引入导电层,可以将器件内部产生的热量通过导电通道迅速排至外部,有效减小SOI的自热效应。
其二,对非绝缘性的衬底而言,由于无法彻底切断器件与衬底之间的电磁耦合,器件的工作效率无法得到最大限度的提升,甚至由于信号损耗过于严重,导致无法工作,这对于那些射频应用的无源器件和有源器件最为明显。而本发明在SOI埋氧层下引入导电层,相当于提供了一个天然的屏蔽层,其效果和完全绝缘的衬底一样。
其三,对于某些SOI器件,由于纵向电场的作用,埋氧层同上下硅层的界面处聚集着极性相反的电荷,这些电荷积累在一起,一定程度下会抬高该处的电势,改变其电场分布,最终影响器件的电学性能。而本发明在SOI埋氧层下引入一层导电层,可以释放界面积聚的多余电荷,缓解纵向电场对器件内部电荷分布的影响。
这里本发明的描述和应用是说明性的,并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的,对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是,在不脱离本发明的精神或本质特征的情况下,本发明可以以其他形式、结构、布置、比例,以及用其他元件、材料和部件来实现。
Claims (10)
1.一种SOI埋氧层下的导电层,其特征在于:
所述SOI包括由下至上生长的底层硅膜、埋氧层、顶层硅膜;
所述导电层生长于底层硅膜和埋氧层之间;所述导电层包括电荷引导层和阻挡层,所述阻挡层生长于所述电荷引导层的上、下表面。
2.根据权利要求1所述的SOI埋氧层下的导电层,其特征在于:所述电荷引导层为熔点高于1000℃,且在900℃环境下难以扩散的金属导电层。
3.根据权利要求1所述的SOI埋氧层下的导电层,其特征在于:所述电荷引导层为非金属的良导体层。
4.根据权利要求1所述的SOI埋氧层下的导电层,其特征在于:所述电荷引导层的材料为铜;所述阻挡层的材料为氮化钽。
5.根据权利要求1所述的SOI埋氧层下的导电层,其特征在于:所述阻挡层的厚度为70~80埃。
6.一种SOI埋氧层下的导电层的制作工艺,其特征在于,所述制作工艺包括以下步骤:
步骤一,在第一体硅片上淀积一层阻挡层,然后再淀积一层电荷引导层,所述电荷引导层的厚度为目标厚度的1/2,获得第一中间结构;
步骤二,在第二体硅片上热氧化形成二氧化硅层,然后淀积一层阻挡层,最后再淀积一层厚度为目标厚度的1/2的电荷引导层,获得第二中间结构;
步骤三,通过金属键合技术将所述第一中间结构和第二中间结构键合,获得SOI埋氧层下的导电层;
步骤四,利用注氢剥离技术将所述第二体硅片背部的硅材料减薄至所需的SOI顶层硅膜厚度;
步骤五,引出导电层。
7.根据权利要求6所述的制作工艺,其特征在于:所述步骤五中,引出导电层的方式为正面引出,详细引出步骤为:
通过干法或湿法腐蚀在SOI顶层硅膜上刻蚀出引出窗口;
在引出窗口中淀积与电荷引导层对应的金属,光刻,刻蚀出正面金属引出线。
8.根据权利要求6所述的制作工艺,其特征在于:所述步骤五中,引出导电层的方式为背面引出,详细引出步骤为:
通过湿法腐蚀在SOI底层硅膜上刻蚀出引出窗口;
在引出窗口中淀积与电荷引导层对应的金属,光刻,刻蚀出背面金属引出线。
9.根据权利要求6所述的制作工艺,其特征在于:所述电荷引导层为熔点高于1000℃,且在900℃环境下难以扩散的金属导电层,所述金属导电层的材料为铜;所述阻挡层的材料为氮化钽。
10.根据权利要求6所述的制作工艺,其特征在于:所述阻挡层的厚度为70~80埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102316848A CN101916761B (zh) | 2010-07-20 | 2010-07-20 | 一种soi埋氧层下的导电层及其制作工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102316848A CN101916761B (zh) | 2010-07-20 | 2010-07-20 | 一种soi埋氧层下的导电层及其制作工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101916761A true CN101916761A (zh) | 2010-12-15 |
CN101916761B CN101916761B (zh) | 2012-07-04 |
Family
ID=43324224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102316848A Expired - Fee Related CN101916761B (zh) | 2010-07-20 | 2010-07-20 | 一种soi埋氧层下的导电层及其制作工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101916761B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106449450A (zh) * | 2016-11-17 | 2017-02-22 | 中国科学院微电子研究所 | 一种用于双栅器件的键合方法 |
CN106711054A (zh) * | 2016-12-28 | 2017-05-24 | 中国科学院微电子研究所 | 一种硅基双栅器件的键合方法 |
CN108682661A (zh) * | 2018-04-17 | 2018-10-19 | 中芯集成电路(宁波)有限公司 | 一种soi基底及soi基底的形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1162834A (zh) * | 1995-12-30 | 1997-10-22 | 现代电子产业株式会社 | Soi基片及其制造方法 |
US6903421B1 (en) * | 2004-01-16 | 2005-06-07 | System General Corp. | Isolated high-voltage LDMOS transistor having a split well structure |
CN101764103A (zh) * | 2008-12-24 | 2010-06-30 | 硅绝缘体技术有限公司 | 半导体衬底及其制造方法 |
-
2010
- 2010-07-20 CN CN2010102316848A patent/CN101916761B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1162834A (zh) * | 1995-12-30 | 1997-10-22 | 现代电子产业株式会社 | Soi基片及其制造方法 |
US6903421B1 (en) * | 2004-01-16 | 2005-06-07 | System General Corp. | Isolated high-voltage LDMOS transistor having a split well structure |
CN101764103A (zh) * | 2008-12-24 | 2010-06-30 | 硅绝缘体技术有限公司 | 半导体衬底及其制造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106449450A (zh) * | 2016-11-17 | 2017-02-22 | 中国科学院微电子研究所 | 一种用于双栅器件的键合方法 |
CN106711054A (zh) * | 2016-12-28 | 2017-05-24 | 中国科学院微电子研究所 | 一种硅基双栅器件的键合方法 |
CN108682661A (zh) * | 2018-04-17 | 2018-10-19 | 中芯集成电路(宁波)有限公司 | 一种soi基底及soi基底的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101916761B (zh) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102157487B (zh) | 用于集成电路的电感器及方法 | |
US6492244B1 (en) | Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices | |
CN101783314B (zh) | 形成隔离结构的方法和相应的器件 | |
CN102103979B (zh) | 一种制作利用硅通孔构成的三维硅基无源电路的方法 | |
CN102239552B (zh) | 具有接合垫下方的沟槽的特征的rf器件和方法 | |
TW201041086A (en) | SOI radio frequency switch for reducing high frequency harmonics | |
CN102376693A (zh) | 单片磁感应器件 | |
KR19990055422A (ko) | 실리콘 기판에서의 인덕터 장치 및 그 제조 방법 | |
TW201036106A (en) | SOI radio frequency switch with enhanced signal fidelity and electrical isolation | |
CN101443907A (zh) | 组件、芯片及操作方法 | |
CN102237336B (zh) | 集成变压器 | |
CN208819886U (zh) | 一种超结igbt器件结构 | |
CN101916761B (zh) | 一种soi埋氧层下的导电层及其制作工艺 | |
CN106098687A (zh) | 一种三维功率vdmos器件及其集成方法 | |
CN104867905B (zh) | 一种包含硅通孔的半导体结构及其制造方法 | |
CN104143544B (zh) | 一种晶圆硅通孔结构及其制备方法 | |
CN102456612A (zh) | 半导体集成电感的制作方法及结构 | |
CN103035654B (zh) | 绝缘体上硅射频器件及其绝缘体上硅衬底 | |
CN112038284A (zh) | 射频soi结构及其制备方法 | |
CN109830484B (zh) | 一种soi结构及其制作工艺 | |
CN107845672A (zh) | 具有抗辐照结构的igbt器件及其制备方法 | |
CN103137538B (zh) | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 | |
CN109314133A (zh) | 具有后道晶体管的集成电路管芯 | |
US6342424B1 (en) | High-Q spiral inductor structure and methods of manufacturing the structure | |
CN108054094A (zh) | 双极晶体管及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 Termination date: 20180720 |
|
CF01 | Termination of patent right due to non-payment of annual fee |