CN112038284A - 射频soi结构及其制备方法 - Google Patents
射频soi结构及其制备方法 Download PDFInfo
- Publication number
- CN112038284A CN112038284A CN202011228137.4A CN202011228137A CN112038284A CN 112038284 A CN112038284 A CN 112038284A CN 202011228137 A CN202011228137 A CN 202011228137A CN 112038284 A CN112038284 A CN 112038284A
- Authority
- CN
- China
- Prior art keywords
- layer
- module
- isolation structure
- isolation
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 166
- 239000002184 metal Substances 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 110
- 229910052710 silicon Inorganic materials 0.000 claims description 110
- 239000010703 silicon Substances 0.000 claims description 110
- 238000000034 method Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 19
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 abstract description 11
- 239000001301 oxygen Substances 0.000 abstract description 11
- 230000008878 coupling Effects 0.000 abstract description 10
- 238000010168 coupling process Methods 0.000 abstract description 10
- 238000005859 coupling reaction Methods 0.000 abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 5
- 238000012545 processing Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 60
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种射频SOI结构及其制备方法，制备方法包括：提供第一SOI晶圆和第二SOI晶圆，对二者进行处理并键合得到双埋氧隔离SOI结构，制备第一隔离隔离结构、金属接触结构和第二隔离结构，形成射频模块、模拟模块及数字模块，模拟模块与数字模块之间形成有第一隔离结构，射频模块与模拟模块之间以及射频模块与所数字模块之间形成有第一隔离结构和第二隔离结构。本发明利用双埋氧隔离SOI结构，可降低衬底耦合噪声和电路间串扰；可实现射频、模拟和数字电路的集成；利用键合金属和缓冲层制造双埋氧隔离SOI，可实现低温键合，减小杂质污染；中间金属层可灵活进行不同电路的背偏压调节，从而实现不同频率的调制，最大化系统性能。
Description
技术领域
本发明属于射频集成电路领域，特别是涉及一种射频SOI结构及其制备方法。
背景技术
随着片上系统芯片的发展，高频射频（RadioFrequency，RF）、高精度模拟以及高速数字芯片将集成在一块衬底上，以便实现提高性能和降低功耗。
SoC（System On Chip）设计最大的挑战之一是片上子电路模块间的噪声耦合。对于混合信号的芯片来说，共同的衬底和电源线将导致敏感的模拟/RF电路与高频、宽摆幅的数字电路之间产生噪声耦合，从而导致整块芯片性能下降。共享的硅衬底是不可忽视的噪声媒介，主要表现在：1）数字状态的转换会引起下层电压波动，并通过衬底扩散，引起模拟/射频电路敏感结点衬底电压波动；2）高频/高压模拟输出和模拟/射频敏感器件之间串扰也会通过衬底耦合；3）注入衬底的漏电流会引起RF电路的功率损耗。随着晶体管尺寸的缩小，衬底噪声耦合的影响越来越大，严重限制了SoC芯片的时钟频率和精度。
为了解决衬底噪声问题，同时降低衬底电感损耗，高阻绝缘层上硅（Silicon-on-Insulator，SOI）被用来制造射频集成电路。然而，随着电路频率和精度的提升，高阻SOI也难以满足要求。为此，一种埋氧层下富含缺陷的SOI晶圆被提出，旨在促进衬底电流复合减少电路间串扰和衬底噪声。然而，这种富含缺陷的SOI晶圆制造成本高昂，且难以高效解决数字电路、模拟电路和射频电路集成问题。
因此，如何提供一种射频SOI结构以解决现有技术中的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种射频SOI结构及其制备方法，用于解决现有技术中难以有效实现数字电路、模拟电路和射频电路集成等的问题。
为实现上述目的及其他相关目的，本发明提供一种射频SOI结构的制备方法，所述制备方法包括如下步骤：
提供第一SOI晶圆及第二SOI晶圆，所述第一SOI晶圆包括第一底层硅、第一埋氧层、第一顶层硅，所述第二SOI晶圆包括第二底层硅、第二埋氧层、第二顶层硅；
去除所述第一SOI晶圆的第一底层硅，并去除所述第二SOI晶圆的第二顶层硅；
基于显露的所述第一埋氧层和所述第二埋氧层将所述第一SOI晶圆和所述第二SOI晶圆键合，且在所述第一SOI晶圆和所述第二SOI晶圆之间形成中间硅层及金属层；
自键合结构的所述第一顶层硅一侧制备若干个第一隔离结构，所述第一隔离结构至少延伸至所述中间硅层底部；
在所述键合结构中制备若干个金属接触结构，所述金属接触结构自所述第一顶层硅延伸至所述金属层上，并与所述金属层电连接；
在所述第一顶层硅中制备若干个贯穿所述第一顶层硅的第二隔离结构；
在所述第一顶层硅中形成射频模块、模拟模块以及数字模块，其中，所述模拟模块与所述数字模块之间至少形成有所述第一隔离结构，所述射频模块与所述模拟模块之间以及所述射频模块与所述数字模块之间形成有所述第一隔离结构和所述第二隔离结构。
可选地，将所述第一SOI晶圆和所述第二SOI晶圆键合的方式包括：在所述第一埋氧层显露的表面或者所述第二埋氧层显露的表面依次制备缓冲层及金属键合材料层，基于所述金属键合材料层和所述缓冲层将所述第一SOI晶圆和所述第二SOI晶圆键合，其中，所述金属键合材料层形成所述金属层；所述中间硅层基于生长的方式形成在所述第一埋氧层与所述第二埋氧层之间。
可选地，采用低温金属键合工艺基于所述金属键合材料层和所述缓冲层将所述第一SOI晶圆和所述第二SOI晶圆键合。
可选地，所述金属接触结构制备在所述第一隔离结构和所述第二隔离结构之间，且与所述第一隔离结构和第二隔离结构相接触。
可选地，所述制备方法包括先制备第一初始隔离结构的步骤，所述金属接触结构制备在所述第一初始隔离结构中，以得到所述第一隔离结构及所述金属接触结构。
可选地，所述射频模块、所述模拟模块及所述数字模块依次排列，且所述射频模块与所述模拟模块之间依次形成有所述第一隔离结构、所述金属接触结构及所述第二隔离结构，所述模拟模块与所述数字模块之间形成有所述第一隔离结构；所述射频模块远离所述模拟模块的一侧依次形成有所述第二隔离结构、所述金属接触结构及所述第一隔离结构，所述数字模块远离所述模拟模块的一侧依次形成有所述第二隔离结构、所述金属接触结构及所述第一隔离结构。
本发明还提供一种射频SOI结构，所述射频SOI结构优选采用本发明的射频SOI结构的制备方法制备得到，当然，也可以采用其他方法制备，所述射频SOI结构包括：
半导体衬底；
第一中间埋氧层，形成在所述半导体衬底上；
中间硅层，形成在所述第一中间埋氧层上；
第二中间埋氧层，形成在所述中间硅层上；
顶层硅层，形成在所述第二中间埋氧层上；
金属层，形成在所述第一中间埋氧层与所述中间硅层之间；
若干个第一隔离结构，自所述顶层硅层至少延伸至所述中间硅层底部；
若干个第二隔离结构，贯穿所述顶层硅层；
若干个金属接触结构，自所述顶层硅层延伸至所述金属层上并与所述金属层电连接；
射频模块、模拟模块以及数字模块，均制备在所述顶层硅层中，且所述模拟模块与所述数字模块之间至少形成有所述第一隔离结构，所述射频模块与所述模拟模块之间以及所述射频模块与所述数字模块之间至少形成有所述第一隔离结构和所述第二隔离结构。
可选地，所述金属接触结构制备在所述第一隔离结构和所述第二隔离结构之间。
可选地，所述金属接触结构与所述第一隔离结构和所述第二隔离结构相接触，所述金属接触结构底部不超出所述第一隔离结构底部。
可选地，所述射频SOI结构还包括缓冲层，所述缓冲层位于所述第一中间埋氧层与所述金属层之间。
可选地，所述射频模块、所述模拟模块及所述数字模块依次排列，且所述射频模块与所述模拟模块之间依次形成有所述第一隔离结构、所述金属接触结构及所述第二隔离结构，所述射频模块与所述数字模块之间形成有所述第一隔离结构；所述模拟模块远离所述模拟模块的一侧依次形成有所述第二隔离结构、所述金属接触结构及所述第一隔离结构，所述数字模块远离所述模拟模块的一侧依次形成有所述第二隔离结构、所述金属接触结构及所述第一隔离结构。
如上所述，本发明的射频SOI结构及其制备方法，利用双埋氧隔离SOI结构，降低衬底耦合噪声和电路间串扰，可实现从功能模块到晶体管级粒度的隔离；基于双埋氧隔离SOI结构，可实现射频、模拟和数字电路的集成；利用金属和缓冲层制造双埋氧隔离SOI，可实现低温键合，减小杂质污染；中间金属层可灵活进行不同电路的背偏压调节，从而实现不同频率的调制，最大化系统性能。
附图说明
图1显示为本发明一示例中射频SOI结构制备方法的工艺流程图。
图2显示为本发明一示例射频SOI结构制备中提供第一SOI晶圆的示意图。
图3显示为本发明一示例射频SOI结构制备中提供第二SOI晶圆的示意图。
图4显示为本发明一示例射频SOI结构制备中将第一SOI晶圆和第二SOI晶圆经处理后键合以及制备第一隔离结构、金属接触结构、第二隔离结构后的示意图。
图5显示为本发明一示例射频SOI与对比例结构S参数比较的示意图。
元件标号说明
100-第一SOI晶圆; 101-第一底层硅;102-第一埋氧层;103-第一顶层硅;104-中间硅层;105-第一隔离结构;106-金属接触结构;107-第二隔离结构;108-射频模块;109-模拟模块;110-数字模块;200-第二SOI晶圆;201-第二底层硅;202-第二埋氧层;203-第二顶层硅;S1~S7-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种射频SOI结构的制备方法，所述制备方法包括如下步骤：
S1，提供第一SOI晶圆及第二SOI晶圆，所述第一SOI晶圆包括第一底层硅、第一埋氧层、第一顶层硅，所述第二SOI晶圆包括第二底层硅、第二埋氧层、第二顶层硅；
S2，去除所述第一SOI晶圆的第一底层硅，并去除所述第二SOI晶圆的第二顶层硅；
S3，基于显露的所述第一埋氧层和所述第二埋氧层将所述第一SOI晶圆和所述第二SOI晶圆键合，且在所述第一SOI晶圆和所述第二SOI晶圆之间形成中间硅层及金属层；
S4，自键合结构的所述第一顶层硅一侧制备若干个第一隔离结构，所述第一隔离结构至少延伸至所述中间硅层底部；
S5，在所述键合结构中制备若干个金属接触结构，所述金属接触结构自所述顶层硅层延伸至所述金属层上，并于所述金属层电连接；
S6，在所述第一顶层硅中制备若干个贯穿所述第一顶层硅的第二隔离结构；
S7，在所述第一顶层硅中形成射频模块、模拟模块以及数字模块，其中，所述模拟模块与所述数字模块之间至少形成有所述第一隔离结构，所述射频模块与所述模拟模块之间以及所述射频模块与所述数字模块之间形成有所述第一隔离结构和所述第二隔离结构。
下面将结合具体实施例详细说明本发明的射频SOI结构的制备方法。需要说明的是，上述顺序并不严格代表本发明所保护的射频SOI结构的制备方法的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变，图1仅示出了一种示例中的射频SOI结构的制备步骤。
首先，如图1中的S1及图2-3所示，提供第一SOI晶圆100及第二SOI晶圆200，所述第一SOI晶圆100包括第一底层硅101、第一埋氧层102、第一顶层硅103，所述第二SOI晶圆200包括第二底层硅201、第二埋氧层202、第二顶层硅203。
其中，所述第一SOI晶圆100和所述第二SOI晶圆200均可以采用现有的SOI结构。当然，本发明的衬底也可以采用高阻SOI（HRSOI）衬底，可切断衬底注入噪声通道，降低电容耦合，减小与衬底相关的射频损耗，进而提高有源器件和无源器件性能，尤其是HRSOI 衬底在与射频电路、压控振荡器和低噪声放大器等合成时还可进一步突出模拟/ 数字混合电路的优势，使它们在工作期间具有更高、更稳定的性能以适应各种工艺的变化和扰动效应。
接着，如图1中的S2所示，去除所述第一SOI晶圆100的第一底层硅101，并去除所述第二SOI晶圆200的第二顶层硅203。可以采用现有的底硅和顶硅的去除方式。
接着，如图1中的S3及图4所示，基于显露的所述第一埋氧层102和所述第二埋氧层202将所述第一SOI晶圆100和所述第二SOI晶圆200键合，且在所述第一SOI晶圆100和所述第二SOI晶圆200之间形成中间硅层104及金属层（图中未示出）。得到双埋氧SOI结构，双埋氧化层可实现更低的衬底漏电、更小的串扰以及衬底噪声。
作为示例，采用低温金属键合的方式将两个各自去除底硅和顶硅的SOI晶圆进行键合得到最终的双SOI结构。在一示例中，将所述第一SOI晶圆100和所述第二SOI晶圆200键合的方式可以是：在所述第一埋氧层102显露的表面依次制备缓冲层及金属键合材料层，再采用生长的方式形成所述中间硅层104，例如，基于外延生长工艺制备硅材料层得到所述中间硅层104，再将形成有上述材料层的第一SOI晶圆100和第二SOI晶圆200对准，将二者进行键合。在另一示例中，还可以是在所述第二埋氧层202显露的表面依次制备缓冲层及金属键合材料层，再采用生长的方式形成所述中间硅层104，例如，基于外延生长工艺制备硅材料层得到所述中间硅层104，再将形成有上述材料层的第二SOI晶圆200和第一SOI晶圆100对准，将二者进行键合。通过上述方式基于所述金属键合材料层和所述缓冲层将所述第一SOI晶圆100和所述第二SOI晶圆200键合，所述金属键合材料层形成所述金属层，同时得到所述中间硅层104。利用金属和缓冲层制造双埋氧隔离SOI，可实现低温键合，减小杂质污染。中间金属层和衬底也可以使用高阻硅。同时，由于温度对高阻衬底杂质污染的影响明显，本发明采用低温金属键合的方式实现双埋氧SOI晶圆解决上述问题。在一可选示例中，键合温度介于200℃-400℃之间，例如，可以是250℃、300℃；所述金属层的厚度介于10nm-40nm之间，例如，可以是15nm、20nm、30nm；所述缓冲层的厚度介于60nm-100nm之间，例如，可以是70nm、80nm、90nm。所述金属层的材料包括但不限于Ti，所述缓冲层的材料包括但不限于TiN。当然，其他示例中，用于制备器件的双SOI结构还可以采用现有工艺制备。
接着，如图1中的S3及图4所示，自键合结构的所述第一顶层硅101一侧制备若干个第一隔离结构105，所述第一隔离结构105至少延伸至所述中间硅层104底部。
具体的，可以是根据不同的电路设计，刻蚀形成深槽隔离，再填充材料层，得到所述第一隔离结构105。其中，所述第一隔离结构105的材料包括但不限于氧化硅。另外，在一示例中，所述第一隔离结构105还可以延伸至下方的所述第二埋氧层202中，例如，延伸位置可以是以所述第二埋氧层202上表面作为起点的1/3-2/3之间。
接着，如图1中的S5及图4所示，在所述键合结构中制备若干个金属接触结构106，所述金属接触结构106自所述第一顶层硅103延伸至所述金属层上，并与所述金属层电连接。从而可以灵活进行不同电路的背偏压调节，从而实现不同频率的调制，最大化系统性能。在一示例中，所述第一隔离结构105还延伸贯穿所述金属层，以将所述金属层进行隔离，从而进一步有利于利用所述金属层对不同电路的调节方式的改变。
其中，在一示例中，所述制备方法包括先制备第一初始隔离结构的步骤，所述金属接触结构106制备在所述第一初始隔离结构中，所述金属接触结构制备在所述第一初始隔离结构中，以得到所述第一隔离结构及所述金属接触结构。所述金属接触结构105的底部不超出所述第一隔离结构105的底部，以有利于电性隔离。也就是说，在一示例中，选择在所述第一初始隔离结构形成之后制备所述金属接触结构106，同时，可以在所述第一初始隔离结构制备时，考虑后续需要形成的所述金属接触结构106的位置。当然，还可以通过其他方式形成所述金属接触结构106实现与金属层的电性连接。
接着，如图1中的S6及图4所示，在所述第一顶层硅103中制备若干个贯穿所述第一顶层硅103的第二隔离结构107。
具体的，所述第二隔离结构107可以采用浅沟槽隔离技术制备，可以通过刻蚀填充的方式形成所述第二隔离结构107，其中，所述第二隔离结构107的材料包括不限于氧化硅。所述第二隔离结构107与所述第一隔离结构105进行组合调配，实现射频模块、模拟模块以及数字模块的电路的集合，保证器件性能发挥的基础上可以简化结构。可实现从功能模块到晶体管级粒度的隔离。
最后，如图1中的S3及图4所示，在所述第一顶层硅103中形成射频模块108、模拟模块109以及数字模块110，其中，所述模拟模块109与所述数字模块110之间形成有所述第一隔离结构105，所述射频模块108与所述模拟模块109之间至少形成有所述第一隔离结构105和所述第二隔离结构107；另外，还可以是所述射频模块108与所述数字模块110之间形成有所述第一隔离结构105和所述第二隔离结构107。
作为示例，如图4所示，所述射频模块108、所述模拟模块109及所述数字模块110依次排列，且所述射频模块108与所述模拟模块109之间依次形成有所述第一隔离结构105、所述金属接触结构106及所述第二隔离结构107，所述模拟模块109与所述数字模块110之间形成有所述第一隔离结构105；所述射频模块108远离所述模拟模块109的一侧依次（所述模拟模块109指向所述射频模块108的方向）形成有所述第二隔离结构107、所述金属接触结构106及所述第一隔离结构105，所述数字模块110远离所述模拟模块109的一侧依次（所述模拟模块109指向所述数字模块110的方向）形成有所述第二隔离结构107、所述金属接触结构106及所述第一隔离结构105。以在不同功能模块之间排布不同的隔离连接结构。可以有效制造RF、模拟和数字电路集成的SoC芯片，有效解决衬底耦合噪声的限制。
在一示例中，所述射频模块108可以包括本领域常用的射频电路，且制造有引出焊盘。所述模拟模块109可以包括本领域常用的模拟电路，且制造有引出焊盘。所述数字模块110可以包括本领域常用的数字电路，且制造有引出焊盘。
作为示例，所述金属接触结构106制备在所述第一隔离结构105和所述第二隔离结构107之间。也就是说，在形成有所述金属接触结构106的位置，都会在其两侧布置所述第一隔离结构105和所述第二隔离结构107。进一步可选地，所述金属接触结构106与其相邻的所述第一隔离结构105和所述第二隔离结构107的表面均相接触。
另外，为了进一步说明本发明的效果，提供一个对比例，对比例为现有高阻SOI衬底结构器件，即，选择高阻SOI作为衬底，在顶层硅中制备电路模块，且采用现有简单隔离而非本申请的双埋氧隔离的SOI器件。图5显示出了两种衬底的衬底噪声耦合系数（S参数），显然，采用双埋氧隔离SOI衬底具有最好的S参数，可以实现更高的频率和更低的噪声。与普通的高阻或富含缺陷的高阻SOI衬底相比，本发明这种双埋氧隔离的SOI衬底：可实现从功能模块到晶体管级粒度的隔离；中间金属层和衬底也可以使用高阻硅；中间金属层可灵活进行不同电路的背偏压调节，从而实现不同频率的调制，最大化系统性能；双埋氧化层可实现更低的衬底漏电、更小的串扰以及衬底噪声。基于本专利提出的双埋氧隔离SOI衬底，可以用于制造RF、模拟和数字电路集成的SoC芯片，有效解决衬底耦合噪声的限制。
另外，如图4所示，并参见图1-3和图5，本发明还提供一种射频SOI结构，所述射频SOI结构优选采用本发明的射频SOI结构的制备方法制备得到，当然，也可以采用其他方法制备。本实施例中的射频SOI结构的特征及描述可以参考在射频SOI结构制备方法中的描述，在此不再赘述。其中，所述射频SOI结构包括：
半导体衬底；基于本实施例在射频SOI结构的制备方法中的描述，所述半导体衬底可以是由所述第二SOI晶圆200中的第二底层硅201构成；
第一中间埋氧层，形成在所述半导体衬底上；基于本实施例在射频SOI结构的制备方法中的描述，所述第一中间埋氧层可以是由所述第二SOI晶圆200中的第二埋氧层202构成；
中间硅层，形成在所述第一中间埋氧层上；基于本实施例在射频SOI结构的制备方法中的描述，所述中间硅层104可以是在键合过程中形成；
第二中间埋氧层，形成在所述中间硅层上；基于本实施例在射频SOI结构的制备方法中的描述，所述第二中间埋氧层可以是由所述第一SOI晶圆100中的第一埋氧层102构成；
顶层硅层，形成在所述第二中间埋氧层上；基于本实施例在射频SOI结构的制备方法中的描述，所述顶层硅层可以是由所述第一SOI晶圆100中的第一顶层硅103构成；
金属层（图中未示出），形成在所述第一中间埋氧层与所述中间硅层之间；
若干个第一隔离结构105，自所述顶层硅层至少延伸至所述中间硅层底部；
若干个第二隔离结构107，贯穿所述顶层硅层；
若干个金属接触结构106，自所述顶层硅层延伸至所述金属层上并与金属层电连接；
射频模块108、模拟模块109以及数字模块110，均制备在所述顶层硅层中，且所述模拟模块109与所述数字模块110之间至少形成有所述第一隔离结构，所述射频模块108与所述模拟模块109之间至少形成有所述第一隔离结构105和所述第二隔离结构107；所述射频模块108与所述数字模块110之间至少形成有所述第一隔离结构105和所述第二隔离结构107。
作为示例，所述金属接触结构106制备在所述第一隔离结构和所述第二隔离结构之间。
作为一优选示例，所述金属接触结构106与所述第一隔离结构105和所述第二隔离结构107相接触，所述金属接触结构106底部不超出所述第一隔离结构105底部。
作为示例，所述射频SOI结构还包括缓冲层，所述缓冲层位于所述第一中间埋氧层与所述金属层之间。
作为示例，所述射频模块108、所述模拟模块109及所述数字模块110依次排列，且所述射频模块108与所述模拟模块109之间依次形成有所述第一隔离结构105、所述金属接触结构106及所述第二隔离结构107，所述模拟模块109与所述数字模块110之间形成有所述第一隔离结构105；所述射频模块108远离所述模拟模块109的一侧依次形成有所述第二隔离结构107、所述金属接触结构106及所述第一隔离结构105，所述数字模块110远离所述模拟模块109的一侧依次形成有所述第二隔离结构107、所述金属接触结构106及所述第一隔离结构105。
综上所述，本发明的射频SOI结构及其制备方法，利用双埋氧隔离SOI结构，降低衬底耦合噪声和电路间串扰，可实现从功能模块到晶体管级粒度的隔离；基于双埋氧隔离SOI结构，可实现射频、模拟和数字电路的集成；利用金属和缓冲层制造双埋氧隔离SOI，可实现低温键合，减小杂质污染，可以有效减小高阻硅层的杂质污染；中间金属层可灵活进行不同电路的背偏压调节，从而实现不同频率的调制，最大化系统性能；中间金属层和衬底可以使用高阻硅。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种射频SOI结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供第一SOI晶圆及第二SOI晶圆，所述第一SOI晶圆包括第一底层硅、第一埋氧层、第一顶层硅，所述第二SOI晶圆包括第二底层硅、第二埋氧层、第二顶层硅；
去除所述第一SOI晶圆的第一底层硅，并去除所述第二SOI晶圆的第二顶层硅；
基于显露的所述第一埋氧层和所述第二埋氧层将所述第一SOI晶圆和所述第二SOI晶圆键合，且在所述第一SOI晶圆和所述第二SOI晶圆之间形成中间硅层及金属层；
自键合结构的所述第一顶层硅一侧制备若干个第一隔离结构，所述第一隔离结构至少延伸至所述中间硅层底部；
在所述键合结构中制备若干个金属接触结构，所述金属接触结构自所述第一顶层硅延伸至所述金属层上，并与所述金属层电连接；
在所述第一顶层硅中制备若干个贯穿所述第一顶层硅的第二隔离结构；
在所述第一顶层硅中形成射频模块、模拟模块以及数字模块，其中，所述模拟模块与所述数字模块之间至少形成有所述第一隔离结构，所述射频模块与所述模拟模块之间以及所述射频模块与所述数字模块之间形成有所述第一隔离结构和所述第二隔离结构。
2.根据权利要求1所述的射频SOI结构的制备方法，其特征在于，将所述第一SOI晶圆和所述第二SOI晶圆键合的方式包括：在所述第一埋氧层显露的表面或者所述第二埋氧层显露的表面依次制备缓冲层及金属键合材料层，基于所述金属键合材料层和所述缓冲层将所述第一SOI晶圆和所述第二SOI晶圆键合，其中，所述金属键合材料层形成所述金属层；所述中间硅层基于生长的方式形成在所述第一埋氧层与所述第二埋氧层之间。
3.根据权利要求2所述的射频SOI结构的制备方法，其特征在于，采用低温金属键合工艺基于所述金属键合材料层和所述缓冲层将所述第一SOI晶圆和所述第二SOI晶圆键合。
4.根据权利要求1所述的射频SOI结构的制备方法，其特征在于，所述金属接触结构位于所述第一隔离结构和所述第二隔离结构之间，与所述第一隔离结构和第二隔离结构相接触。
5.根据权利要求4所述的射频SOI结构的制备方法，其特征在于，所述制备方法包括先制备第一初始隔离结构的步骤，所述金属接触结构制备在所述第一初始隔离结构中，以得到所述第一隔离结构及所述金属接触结构。
6.根据权利要求1-5中任意一项所述的射频SOI结构的制备方法，其特征在于，所述射频模块、所述模拟模块及所述数字模块依次排列，且所述射频模块与所述模拟模块之间依次形成有所述第一隔离结构、所述金属接触结构及所述第二隔离结构，所述模拟模块与所述数字模块之间形成有所述第一隔离结构；所述射频模块远离所述模拟模块的一侧依次形成有所述第二隔离结构、所述金属接触结构及所述第一隔离结构，所述数字模块远离所述模拟模块的一侧依次形成有所述第二隔离结构、所述金属接触结构及所述第一隔离结构。
7.一种射频SOI结构，其特征在于，所述射频SOI结构包括：
半导体衬底；
第一中间埋氧层，形成在所述半导体衬底上；
中间硅层，形成在所述第一中间埋氧层上；
第二中间埋氧层，形成在所述中间硅层上；
顶层硅层，形成在所述第二中间埋氧层上；
金属层，形成在所述第一中间埋氧层与所述中间硅层之间；
若干个第一隔离结构，自所述顶层硅层至少延伸至所述中间硅层底部；
若干个第二隔离结构，贯穿所述顶层硅层；
若干个金属接触结构，自所述顶层硅层延伸至所述金属层上并与所述金属层电连接；
射频模块、模拟模块以及数字模块，均制备在所述顶层硅层中，且所述模拟模块与所述数字模块之间至少形成有所述第一隔离结构，所述射频模块与所述模拟模块之间以及所述射频模块与所述数字模块之间至少形成有所述第一隔离结构和所述第二隔离结构。
8.根据权利要求7所述的射频SOI结构，其特征在于，所述金属接触结构位于所述第一隔离结构和所述第二隔离结构之间。
9.根据权利要求8所述的射频SOI结构，其特征在于，所述金属接触结构与所述第一隔离结构和所述第二隔离结构相接触，所述金属接触结构底部不超出所述第一隔离结构底部。
10.根据权利要求7所述的射频SOI结构，其特征在于，所述射频SOI结构还包括缓冲层，所述缓冲层位于所述第一中间埋氧层与所述金属层之间。
11.根据权利要求7-10中任意一项所述的射频SOI结构，其特征在于，所述射频模块、所述模拟模块及所述数字模块依次排列，且所述射频模块与所述模拟模块之间依次形成有所述第一隔离结构、所述金属接触结构及所述第二隔离结构，所述模拟模块与所述数字模块之间形成有所述第一隔离结构；所述射频模块远离所述模拟模块的一侧依次形成有所述第二隔离结构、所述金属接触结构及所述第一隔离结构，所述数字模块远离所述模拟模块的一侧依次形成有所述第二隔离结构、所述金属接触结构及所述第一隔离结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011228137.4A CN112038284B (zh) | 2020-11-06 | 2020-11-06 | 射频soi结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011228137.4A CN112038284B (zh) | 2020-11-06 | 2020-11-06 | 射频soi结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112038284A true CN112038284A (zh) | 2020-12-04 |
| CN112038284B CN112038284B (zh) | 2021-06-22 |
Family
ID=73572798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011228137.4A Active CN112038284B (zh) | 2020-11-06 | 2020-11-06 | 射频soi结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038284B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112768367A (zh) * | 2021-02-04 | 2021-05-07 | 微龛(广州)半导体有限公司 | Soi晶圆键合质量检测方法及系统 |
| CN114582859A (zh) * | 2022-05-05 | 2022-06-03 | 微龛(广州)半导体有限公司 | 用于薄膜晶体管的esd防护器件结构及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100221867A1 (en) * | 2009-05-06 | 2010-09-02 | International Business Machines Corporation | Low cost soi substrates for monolithic solar cells |
| CN102945851A (zh) * | 2012-11-30 | 2013-02-27 | 上海宏力半导体制造有限公司 | 绝缘体上硅结构以及半导体器件结构 |
| CN103187351A (zh) * | 2011-12-27 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 集成电路的制作方法 |
| CN110890418A (zh) * | 2019-12-02 | 2020-03-17 | 中国科学院上海微系统与信息技术研究所 | 一种具有双埋氧层的晶体管结构及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711054A (zh) * | 2016-12-28 | 2017-05-24 | 中国科学院微电子研究所 | 一种硅基双栅器件的键合方法 |
-
2020
- 2020-11-06 CN CN202011228137.4A patent/CN112038284B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100221867A1 (en) * | 2009-05-06 | 2010-09-02 | International Business Machines Corporation | Low cost soi substrates for monolithic solar cells |
| CN103187351A (zh) * | 2011-12-27 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 集成电路的制作方法 |
| CN102945851A (zh) * | 2012-11-30 | 2013-02-27 | 上海宏力半导体制造有限公司 | 绝缘体上硅结构以及半导体器件结构 |
| CN110890418A (zh) * | 2019-12-02 | 2020-03-17 | 中国科学院上海微系统与信息技术研究所 | 一种具有双埋氧层的晶体管结构及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112768367A (zh) * | 2021-02-04 | 2021-05-07 | 微龛(广州)半导体有限公司 | Soi晶圆键合质量检测方法及系统 |
| CN114582859A (zh) * | 2022-05-05 | 2022-06-03 | 微龛(广州)半导体有限公司 | 用于薄膜晶体管的esd防护器件结构及制备方法 |
| CN114582859B (zh) * | 2022-05-05 | 2022-07-05 | 微龛(广州)半导体有限公司 | 用于薄膜晶体管的esd防护器件结构及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112038284B (zh) | 2021-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8738167B2 (en) | 3D integrated circuit device fabrication with precisely controllable substrate removal | |
| US8399336B2 (en) | Method for fabricating a 3D integrated circuit device having lower-cost active circuitry layers stacked before higher-cost active circuitry layer | |
| CN101409292B (zh) | Soi三维cmos集成器件及其制作方法 | |
| JP2974211B2 (ja) | Ｓｏｉ半導体デバイス | |
| US8664081B2 (en) | Method for fabricating 3D integrated circuit device using interface wafer as permanent carrier | |
| KR20220129607A (ko) | 후면 소스 콘택을 갖는 3차원 메모리 디바이스를 형성하기 위한 방법 | |
| CN112038284B (zh) | 射频soi结构及其制备方法 | |
| US10916469B2 (en) | Systems and methods for a semiconductor structure having multiple semiconductor-device layers | |
| CN103972303A (zh) | 二极管、esd保护电路及其制造方法 | |
| CN107644837A (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| US11201106B2 (en) | Semiconductor device with conductors embedded in a substrate | |
| TWI654769B (zh) | 半導體裝置中之電容結構及其形成之方法 | |
| US9577023B2 (en) | Metal wires of a stacked inductor | |
| CN112242342A (zh) | 单晶硅局域soi衬底、光电器件及制备方法 | |
| CN210837756U (zh) | 单晶硅局域soi衬底及光电器件 | |
| CN101409294B (zh) | 三维量子阱cmos集成器件及其制作方法 | |
| JP2004214596A (ja) | 半導体基板およびその製造方法 | |
| CN210443555U (zh) | 一种集成高密度静电防护芯片 | |
| CN210607255U (zh) | 单晶硅局域soi衬底及光电器件 | |
| CN101409293B (zh) | Poly-SiGe栅三维应变CMOS集成器件及其制作方法 | |
| CN112018114B (zh) | 高压集成器件及其制备方法 | |
| CN112242343A (zh) | 单晶硅局域soi衬底、光电器件及制备方法 | |
| US20060125046A1 (en) | Integrated inductor and method of fabricating the same | |
| CN101409297B (zh) | 三维量子阱nmos集成器件及其制作方法 | |
| CN101409295B (zh) | Poly-SiGe栅三维量子阱CMOS集成器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |