CN101409292B - Soi三维cmos集成器件及其制作方法 - Google Patents
Soi三维cmos集成器件及其制作方法 Download PDFInfo
- Publication number
- CN101409292B CN101409292B CN2008102324457A CN200810232445A CN101409292B CN 101409292 B CN101409292 B CN 101409292B CN 2008102324457 A CN2008102324457 A CN 2008102324457A CN 200810232445 A CN200810232445 A CN 200810232445A CN 101409292 B CN101409292 B CN 101409292B
- Authority
- CN
- China
- Prior art keywords
- active layer
- upper strata
- substrate
- cmos integrated
- strain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种SOI三维CMOS集成器件及其制作方法，它是微电子技术领域，主要解决现有三维集成电路速度低的问题。其方案是采用SSOI和SSGOI衬底构建新的三维CMOS集成器件的两个有源层。其中，下层有源层采用SSOI衬底，利用SSOI衬底中应变Si材料电子迁移率高的特点，制作应变SinMOSFET器件；上层有源层采用SSGOI衬底，利用SSGOI衬底中应变Si材料空穴迁移率高的特点，制作应变SiGe表面沟道pMOSFET器件；上下有源层之间采用键合工艺，形成三维有源层结构，并通过互连线连接，构成导电沟道为65～130nm的三维CMOS集成器件。本发明制造的SOI三维集成CMOS器件与现有三维集成器件相比，具有速度快和性能好的优点，该器件可用于制造大规模、高速三维CMOS集成电路。
Description
技术领域
本发明属于半导体集成电路技术领域，尤其涉及一种绝缘体上硅SOI三维CMOS集成器件及其制作方法。
背景技术
集成电路遵循摩尔定律特征尺寸连续减小，芯片的集成度、性能不断提高。进入深亚微米时代，芯片内部器件的互连变得越来越复杂。因此，互连线寄生电阻、寄生电容所引起的延迟时间对电路性能的影响变的愈来愈突出。研究表明，在器件特征尺寸小于250nm以后，常规的金属连线引起的R-C延时将主宰整个电路延时，使超大规模集成电路集成度和性能的继续提高受到制约。采用铜互连技术在一定程度上降低了互连延迟时间，但在器件特征尺寸小于130nm之后，铜互连线的延迟时间也将成为影响电路性能的主要因素，使目前基于常规二维CMOS集成电路技术制造更高性能的芯片变得更加困难。
三维集成是超大规模集成电路持续向高性能发展的重要技术途径。三维集成允许芯片电路向垂直方向布局，通过优化设计，能够提高器件的集成度，缩短互连线长度，降低互连线的延时，提高和改善集成电路的性能。同时，三维集成也为集成电路设计提供了新的自由度，可以将不同性质及电源电压的电路设计在同一芯片的不同有源层上，更有利于扩展电路功能和构建芯片上系统SoC。
在当前进一步提高超大规模集成电路集成度、功能和性能逐渐变得困难的情况下，三维集成为突破这个壁垒提供了一种全新的技术。
近几年，国外对三维集成电路的研究比较重视。如美国的IBM公司、斯坦福大学等在该技术领域均进行了深入的研究工作，香港科技大学等也在该方面进行深入探索。研究工作所取得的成果表明，三维集成确能够明显缩短互连线长度，减小芯片面积，降低功耗，提高芯片集成度，提高集成电路的性能。三维集成电路不仅具有挑战性，而且具有明显的发展和应用前景。
三维集成电路是采用有源层即器件层逐次叠加的结构。三维集成电路的关键技术主要有三个，一是上下有源层之间要有良好的绝缘性能；二是作为有源层的材料晶体特性要好，以使载流子迁移率不会有大的衰减，保证电路的性能；三是后续层材料及器件制造过程的温度不能对前序有源层材料及器件的特性产生影响，即三维芯片后序有源层的形成不能有高温过程。
目前，实现后序有源层从理论上讲可以采用再结晶方法，即后序有源层为再结晶的多晶硅Poly-Si。如美国IEEE出版的Electron Devices杂志中，由Hongmei Wang，Singh Jagar，Sang Lam等人2001年7月发表的文章“HighFrequency Performance of Large-Grain Polysilicon-on-Insulator MOSFETs”所报道的就是这种方法。该方法是在下层有源层的器件及相关电路连线完成并覆盖SiO2介质层后，低温下在该SiO2表面淀积非晶Si，并利用激光或籽晶镍或籽晶锗使非晶硅再结晶，形成具有大粒度的Poly-Si，然后将该Poly-Si作为上层有源层，制造器件。该方法相对简单，但其缺点是晶粒间界及缺陷会对器件特性产生较大影响。
还可以采用层键合方法。该方法是将各有源层器件及相关电路连线单独制造，然后在低温度下将各有源层键合在一起，形成三维电路。目前多采用绝缘胶将各层粘接在一起。这种方法虽不存在高温影响，可以保持各有源层器件性能，但却存在有源层间互连难于对准的问题。
当前三维CMOS集成电路的研究主要集中在二层有源层的结构阶段。国外二层三维集成电路有源层主要采用的是再结晶方法和低温粘接方法。其中：在再结晶方法中，下层有源层即前序有源层为单晶Si，用于制造nMOSFET；上层有源层为再结晶的Poly-Si，用于制造pMOSFET；其原因是Poly-Si中的空穴迁移率与单晶Si相比下降较小，利于提高CMOS集成电路的速度。在低温粘接方法中，二个有源层都为单晶Si，其nMOSFET与pMOSFET的制造不受有源层的限制。
由于上述这些CMOS集成电路有源层中的nMOSFET和pMOSFET都采用单晶Si材料，或者分别采用单晶Si材料和Poly-Si材料，所以，目前所报道的三维CMOS集成器件的本征速度与二维CMOS集成器件的本征速度基本相同，都取决于nMOSFET和pMOSFET中的电子迁移率和空穴迁移率。
目前所报道的各种三维CMOS集成电路虽然缩短了电路中器件间的互连线，集成度得到了提高，但集成电路的速度改善都不是很明显，并没有达到极限，仍有较大地提升空间。因此，进一步提高集成电路速度的关键技术之一是提高集成电路器件性能，这也是当前集成电路发展的一个重要研究领域和难点。
发明内容
本发明的目的之一是提供一种SOI三维CMOS集成器件结构，目的之二是提供一种制作SOI三维CMOS集成器件的制作方法，以解决现有的三维集成电路速度低的问题。
本发明的技术方案是这样实现的：
本发明的理论是基于SSGOI材料制作的pMOSFET的空穴迁移率远高于Si材料pMOSFET的空穴迁移率，SSOI材料制作的nMOSFET的电子迁移率远高于Si材料nMOSFET的电子迁移率。故采用SSGOI材料制造CMOS集成电路中的pMOSFET，采用SSOI材料制造CMOS集成电路中的nMOSFET，这样就使三维CMOS集成电路的速度得到较大的提高。
基于上述理论，本发明的SOI三维CMOS集成器件，包括上下两层有源层，其中下层有源层采用应变Si nMOSFET器件，上层有源层采用应变SiGe表面沟道pMOSFET器件，该两层之间通过SiO2介质层键合。
上述三维CMOS集成器件，其中所述的上层应变Si nMOSFET器件的衬底采用SSOI结构。
上述三维CMOS集成器件，其中所述的下层应变SiGe表面沟道pMOSFET器件采用SSGOI结构。
基于上述理论，本发明制作SOI三维CMOS集成器件的方法包括如下步骤：
步骤1：下层有源层应变Si nMOSFET器件制作步骤。
在SSOI衬底上通过氧化、光刻、离子注入和金属化工艺制作应变SinMOSFET器件及相互连线，并在它们的表面淀积SiO2介质层，完成下层有源层结构。
步骤2：SSGOI衬底制作步骤。
2a.将n型Si片表面进行氧化，作为上层有源层的基体材料，并在该基体材料上注入氢；
2b.采用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
2c.将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在380℃～450℃的温度下实现键合；
2d.将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
2e.在抛光后的上层基体材料表面，外延Ge组分为0.05～0.3的应变SiGe材料，形成SSGOI衬底。
步骤3：上层有源层应变SiGe表面沟道pMOSFET器件制作步骤。
3a.在SSGOI衬底上，通过氧化、光刻、离子注入和金属化工艺制作应变SiGe表面沟道pMOSFET器件及相互连线，完成上层有源层结构；
3b.将下层有源层的应变Si nMOSFET器件与上层有源层的应变SiGe表面沟道pMOSFET器件通过互连线进行连接，构成导电沟道为65～130nm的SOI三维CMOS集成电路。
本发明的三维CMOS集成器件有源层由于分别采用SSOI有源层和SSGOI有源层结构，利用SSGOI材料空穴迁移率高来制造pMOSFET器件，利用SSOI材料电子迁移率高来制造nMOSFET器件，与现有的三维CMOS集成器件有源层均采用Si单晶有源层，或采用Si单晶与Poly-Si有源层结构，或采用Si单晶与SiGe有源层结构相比，具有如下优点：
1)本发明中SSGOI pMOSFET的空穴迁移率远高于应用单晶Si或Poly-Si制作的pMOSFET的空穴迁移率，因此，提高了pMOSFET器件的性能。而且SSOI nMOSFET的电子迁移率也远高于应用单晶Si制作的nMOSFET的电子迁移率，因此也使得nMOSFET器件的性能获得大幅的提高；
2)本发明由于二个有源层之间的键合采用低温键合技术，且上层有源层中的器件制作也在低温下完成，因而避免了后序高温过程对前序有源层器件结构的影响，保证了三维集成电路的交直流电学性能；
3)由于本发明基于SSGOI衬底制作的pMOSFET器件和基于SSOI衬底制作的nMOSFET器件性能获得了提高，因此用本发明器件制作的三维CMOS集成电路的速度高于目前所报道的各种三维CMOS集成电路。
附图说明
图1是本发明SOI三维CMOS集成器件结构示意图；
图2是本发明SOI三维CMOS集成器件制作流程图。
具体实施方式
以下参照附图对本发明作进一步详细描述。
如图1所示，本发明的器件结构包括上下两层，其中上层1是SSGOIpMOSFET器件；下层2是SSOI nMOSFET器件。该pMOSFET器件由Ploy-Si栅极3、Ploy-Si源极4、源区5、衬底区6、绝缘层7、漏区17、漏极18和沟道区19构成；该nMOSFET器件由源极9、源区10、漏区12、衬底区13、漏极14和栅极15构成。上层pMOSFET器件和下层nMOSFET器件通过第一互连线8和第二互连线16连接，构成三维CMOS集成器件。
参照图2，对本发明制作SOI三维CMOS集成器件的方法可通过如下的三个实施例进行详细描述。
实施例1：制作导电沟道为65nm的SOI三维CMOS集成器件的步骤如下：
(1)选取应力＞1Gpa的SSOI衬底片；
(2)在SSOI衬底片上，利用氧化-光刻源、漏、栅区-栅氧化-淀积多晶硅-光刻多晶硅与扩散层接触孔-淀积多晶硅-光刻多晶硅-磷注入-低温淀积SiO2-光刻引线孔-多晶硅布线-低温淀积SiO2介质层，制作导电沟道为65nm的应变Si nMOSFET器件结构及相互连线，完成下层有源层结构；
(3)在上述的有源层表面淀积SiO2介质层；
(4)对经过清洗的n型Si片进行表面氧化，作为上层基体材料；
(5)采用离子注入工艺，对上层基体材料注入氢；
(6)利用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
(7)将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在380℃的温度下实现键合，以避免高温对第一有源层器件的影响；
(8)将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
(9)在抛光后的上层基体材料表面，采用分子束外延MBE的方法，生长Ge组分为0.15的应变SiGe材料，形成SSGOI衬底；
(10)利用低温淀积SiO2-光刻源、漏、栅区-低温淀积SiO2栅介质-光刻多晶硅与扩散层接触孔-低温淀积多晶硅-反刻多晶硅-硼注入-低温淀积SiO2-光刻引线孔-多晶硅布线，制作导电沟道为65nm的应变SiGe表面沟道pMOSFET器件，完成上层有源层结构；
(11)将下层有源层的应变Si nMOSFET器件与上层有源层的应变SiGe表面沟道pMOSFET器件进行连接，构成导电沟道为65nm的SOI三维CMOS集成电路。
实施例2：制作导电沟道为90nm的SOI三维CMOS集成器件的步骤如下：
(1)选取应力＞1Gpa的SSOI衬底片；
(2)在SSOI衬底片上，利用氧化-光刻源、漏、栅区-栅氧化-淀积多晶硅-光刻多晶硅与扩散层接触孔-淀积多晶硅-光刻多晶硅-磷注入-低温淀积SiO2-光刻引线孔-多晶硅布线-低温淀积SiO2介质层，制作导电沟道为90nm的应变Si nMOSFET器件结构及相互连线，完成下层有源层结构；
(3)在上述的有源层表面淀积SiO2介质层；
(4)对经过清洗的n型Si片进行表面氧化，作为上层基体材料；
(5)采用离子注入工艺，对上层基体材料注入氢；
(6)利用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
(7)将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在450℃的温度下实现键合，以避免高温对第一有源层器件的影响；
(8)将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
(9)在抛光后的上层基体材料表面，采用超高真空化学气相淀积UHVCVD的方法，生长Ge组分为0.05的应变SiGe材料，形成SSGOI衬底；
(10)利用低温淀积SiO2-光刻源、漏、栅区-低温淀积SiO2栅介质-光刻多晶硅与扩散层接触孔-低温淀积多晶硅-反刻多晶硅-硼注入-低温淀积SiO2-光刻引线孔-多晶硅布线，制作导电沟道为90nm的应变SiGe表面沟道pMOSFET器件，完成上层有源层结构；
(11)将下层有源层的应变Si nMOSFET器件与上层有源层的应变SiGe表面沟道pMOSFET器件进行连接，构成导电沟道为90nm的SOI三维CMOS集成电路。
实施例3：制作导电沟道为130nm的SOI三维CMOS集成器件的步骤如下：
(1)选取应力＞1Gpa的SSOI衬底片；
(2)在SSOI衬底片上，利用氧化-光刻源、漏、栅区-栅氧化-淀积多晶硅-光刻多晶硅与扩散层接触孔-淀积多晶硅-光刻多晶硅-磷注入-低温淀积SiO2-光刻引线孔-多晶硅布线-低温淀积SiO2介质层，制作导电沟道为130nm的应变Si nMOSFET器件结构及相互连线，完成下层有源层结构；
(3)在上述的有源层表面淀积SiO2介质层；
(4)对经过清洗的n型Si片进行表面氧化，作为上层基体材料；
(5)采用离子注入工艺，对上层基体材料注入氢；
(6)利用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
(7)将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在400℃的温度下实现键合，以避免高温对第一有源层器件的影响；
(8)将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
(9)在抛光后的上层基体材料表面，采用紫外光化学气相淀积UVCVD的方法，生长Ge组分为0.3的应变SiGe材料，形成SSGOI衬底；
(10)利用低温淀积SiO2-光刻源、漏、栅区-低温淀积SiO2栅介质-光刻多晶硅与扩散层接触孔-低温淀积多晶硅-反刻多晶硅-硼注入-低温淀积SiO2-光刻引线孔-多晶硅布线，制作导电沟道为130nm的应变SiGe表面沟道pMOSFET器件，完成上层有源层结构；
(11)将下层有源层的应变Si nMOSFET器件与上层有源层的应变SiGe表面沟道pMOSFET器件进行连接，构成导电沟道为130nm的SOI三维CMOS集成电路。
以上实施例不构成对本发明的任何限制。
Claims (6)
1.一种SOI三维CMOS集成器件，包括上下两层有源层，其特征在于下层有源层(2)采用应变Si nMOSFET器件，上层有源层(1)采用应变SiGe表面沟道pMOSFET器件，该两层之间通过SiO2介质层键合。
2.根据权利要求1所述的三维CMOS集成器件，其中下层应变SinMOSFET器件的衬底采用SSOI结构。
3.根据权利要求1所述的三维CMOS集成器件，其中上层应变SiGe表面沟道pMOSFET器件的衬底采用SSGOI结构。
4.一种SOI三维CMOS集成器件的制作方法，包括如下步骤：
1)制作下层有源层应变Si nMOSFET器件步骤
在SSOI衬底上通过氧化、光刻、离子注入和金属化工艺制作应变SinMOSFET器件及相互连线，并在它们的表面淀积SiO2介质层，完成下层有源层结构；
2)制作SSGOI衬底步骤
2a.将n型Si片表面进行氧化，作为上层有源层的基体材料，并在该基体材料上注入氢；
2b.采用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
2c.将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在380℃～450℃的温度下实现键合；
2d.将键合后的基片温度升高，对上层基体材料的多余部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
2e.在抛光后的上层基体材料表面，外延Ge组分为0.05～0.3的应变SiGe材料，形成SSGOI衬底；
3)制作上层有源层应变SiGe表面沟道pMOSFET器件步骤
3a.在SSGOI衬底上，通过氧化、光刻、离子注入和金属化工艺制作应变SiGe表面沟道pMOSFET器件及相互连线，完成上层有源层结构；
3b.将下层有源层的应变Si nMOSFET器件与上层有源层的应变SiGe表面沟道pMOSFET器件通过互连线进行连接，构成导电沟道为65～130nm的SOI三维CMOS集成电路。
5.根据权利要求4所述的三维CMOS集成器件的制作方法，其中，步骤3b所述的导电沟道长度根据步骤1和步骤3a中光刻精度确定，取65～130nm。
6.一种SOI三维CMOS集成器件的制作方法，包括如下步骤：
第1步.选取应力＞1Gpa的SSOI衬底片；
第2步.在SSOI衬底片上，利用氧化-光刻源、漏、栅区-栅氧化-淀积多晶硅-光刻多晶硅与扩散层接触孔-淀积多晶硅-光刻多晶硅-磷注入-低温淀积SiO2-光刻引线孔-多晶硅布线-低温淀积SiO2介质层，制作导电沟道为65nm的应变Si nMOSFET器件结构及相互连线，完成下层有源层结构；
第3步.在上述的有源层表面淀积SiO2介质层；
第4步.对经过清洗的n型Si片进行表面氧化，作为上层基体材料；
第5步.采用离子注入工艺，对上层基体材料注入氢；
第6步.利用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
第7步.将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在380℃的温度下实现键合，以避免高温对第一有源层器件的影响；
第8步.将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
第9步.在抛光后的上层基体材料表面，采用分子束外延MBE的方法，生长Ge组分为0.15的应变SiGe材料，形成SSGOI衬底；
第10步.利用低温淀积SiO2-光刻源、漏、栅区-低温淀积SiO2栅介质-光刻多晶硅与扩散层接触孔-低温淀积多晶硅-反刻多晶硅-硼注入-低温淀积SiO2-光刻引线孔-多晶硅布线，制作导电沟道为65nm的应变SiGe表面沟道pMOSFET器件，完成上层有源层结构；
第11步.将下层有源层的应变Si nMOSFET器件与上层有源层的应变SiGe表面沟道pMOSFET器件通过互连线进行连接，构成导电沟道为65nm的SOI三维CMOS集成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102324457A CN101409292B (zh) | 2008-11-28 | 2008-11-28 | Soi三维cmos集成器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102324457A CN101409292B (zh) | 2008-11-28 | 2008-11-28 | Soi三维cmos集成器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101409292A CN101409292A (zh) | 2009-04-15 |
| CN101409292B true CN101409292B (zh) | 2010-06-02 |
Family
ID=40572192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102324457A Expired - Fee Related CN101409292B (zh) | 2008-11-28 | 2008-11-28 | Soi三维cmos集成器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101409292B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738161B (zh) * | 2012-07-16 | 2015-12-16 | 西安电子科技大学 | 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法 |
| CN102738172B (zh) * | 2012-07-16 | 2015-08-12 | 西安电子科技大学 | 一种双多晶平面SOI BiCMOS集成器件及制备方法 |
| CN102867824B (zh) * | 2012-07-16 | 2015-03-18 | 西安电子科技大学 | 一种三应变三多晶平面BiCMOS集成器件及制备方法 |
| CN102738164B (zh) * | 2012-07-16 | 2015-09-30 | 西安电子科技大学 | 一种基于自对准工艺的平面应变BiCMOS集成器件及制备方法 |
| CN102738160B (zh) * | 2012-07-16 | 2015-08-19 | 西安电子科技大学 | 一种基于回型沟道工艺的混合晶面SOI BiCMOS集成器件及制备方法 |
| CN102916015B (zh) * | 2012-07-16 | 2014-12-31 | 西安电子科技大学 | 一种基于SOI SiGe HBT的应变Si BiCMOS集成器件及制备方法 |
| CN102820296B (zh) * | 2012-07-16 | 2015-12-02 | 西安电子科技大学 | 一种基于晶面选择的双多晶SOI BiCMOS集成器件及制备方法 |
| CN102738155B (zh) * | 2012-07-16 | 2015-08-12 | 西安电子科技大学 | 一种混合晶面双多晶BiCMOS集成器件及制备方法 |
| CN102751279B (zh) * | 2012-07-16 | 2015-07-22 | 西安电子科技大学 | 一种基于晶面选择的双应变BiCMOS集成器件及制备方法 |
| CN102751291B (zh) * | 2012-07-16 | 2015-09-30 | 西安电子科技大学 | 一种混合晶面双应变硅基cmos集成器件及制备方法 |
| CN102790052B (zh) * | 2012-07-16 | 2015-04-22 | 西安电子科技大学 | 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法 |
| CN102723343B (zh) * | 2012-07-16 | 2015-07-22 | 西安电子科技大学 | 一种基于晶面选择的三多晶平面BiCMOS集成器件及制备方法 |
| CN102820307B (zh) * | 2012-07-16 | 2015-04-22 | 西安电子科技大学 | 一种基于SOI衬底的双多晶平面应变BiCMOS集成器件及制备方法 |
| CN102810544B (zh) * | 2012-07-16 | 2015-08-12 | 西安电子科技大学 | 一种基于SOI衬底的双应变BiCMOS集成器件及制备方法 |
| CN102969355B (zh) * | 2012-11-07 | 2015-06-17 | 电子科技大学 | 一种soi基pmosfet功率器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923067A (en) * | 1997-04-04 | 1999-07-13 | International Business Machines Corporation | 3-D CMOS-on-SOI ESD structure and method |
| CN1599072A (zh) * | 2004-08-09 | 2005-03-23 | 西安电子科技大学 | 高速三维集成电路有源层结构及制作方法 |
-
2008
- 2008-11-28 CN CN2008102324457A patent/CN101409292B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923067A (en) * | 1997-04-04 | 1999-07-13 | International Business Machines Corporation | 3-D CMOS-on-SOI ESD structure and method |
| CN1599072A (zh) * | 2004-08-09 | 2005-03-23 | 西安电子科技大学 | 高速三维集成电路有源层结构及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101409292A (zh) | 2009-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101409292B (zh) | Soi三维cmos集成器件及其制作方法 | |
| US7763915B2 (en) | Three-dimensional integrated C-MOS circuit and method for producing same | |
| Saraswat | 3-D ICs: Motivation, performance analysis, technology and applications | |
| US11830757B1 (en) | 3D semiconductor device and structure with bonding | |
| CN106252328A (zh) | 半导体装置 | |
| KR20160098170A (ko) | 이종 층 디바이스 | |
| US11615977B2 (en) | 3D semiconductor memory device and structure | |
| US11804396B2 (en) | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers | |
| US20230170243A1 (en) | 3d semiconductor device and structure with replacement gates | |
| US11521888B2 (en) | 3D semiconductor device and structure with high-k metal gate transistors | |
| CN101409294B (zh) | 三维量子阱cmos集成器件及其制作方法 | |
| US11923230B1 (en) | 3D semiconductor device and structure with bonding | |
| CN112038284A (zh) | 射频soi结构及其制备方法 | |
| CN101409293B (zh) | Poly-SiGe栅三维应变CMOS集成器件及其制作方法 | |
| US11735462B2 (en) | 3D semiconductor device and structure with single-crystal layers | |
| US11784082B2 (en) | 3D semiconductor device and structure with bonding | |
| US11610802B2 (en) | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes | |
| US11569117B2 (en) | 3D semiconductor device and structure with single-crystal layers | |
| US11901210B2 (en) | 3D semiconductor device and structure with memory | |
| US20230352333A1 (en) | 3d semiconductor devices and structures with at least two single-crystal layers | |
| CN101409297B (zh) | 三维量子阱nmos集成器件及其制作方法 | |
| CN101409296B (zh) | 三维应变nmos集成器件及其制作方法 | |
| CN101409295B (zh) | Poly-SiGe栅三维量子阱CMOS集成器件及其制作方法 | |
| CN2770088Y (zh) | 硅锗/硅三维集成电路有源层 | |
| CN1599072A (zh) | 高速三维集成电路有源层结构及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20141128 |
|
| EXPY | Termination of patent right or utility model |