CN107546174B - 一种集成电路元器件的工艺方法 - Google Patents
一种集成电路元器件的工艺方法 Download PDFInfo
- Publication number
- CN107546174B CN107546174B CN201710628361.4A CN201710628361A CN107546174B CN 107546174 B CN107546174 B CN 107546174B CN 201710628361 A CN201710628361 A CN 201710628361A CN 107546174 B CN107546174 B CN 107546174B
- Authority
- CN
- China
- Prior art keywords
- lead
- doping type
- mos device
- silicon substrate
- type mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种集成电路元器件的工艺方法,包括:利用第一晶圆制作第一掺杂类型金属氧化物半导体场效应MOS器件,利用第二晶圆制作第二掺杂类型MOS器件;引出第一掺杂类型MOS器件的源极、漏极及栅极的引线;利用2M工艺纵向引出第二掺杂类型MOS器件各层的源极、漏极、栅极的引线及转接引线;基于所述转接引线,在引线界面利用键合工艺将第一引线及第二引线进行电连接,形成CMOS器件;对引线界面所在的硅基进行背面减薄,并对减薄后的硅基进行深硅刻蚀及金属填充,将CMOS器件的电接口引出至硅基背面,制作引线焊盘。
Description
技术领域
本发明属于大规模集成电路技术领域,尤其涉及一种集成电路元器件的工艺方法。
背景技术
大规模集成电路技术发展至22nm尺度后,随着电路元器件数量的增加,基于当前标准硅技术,现有技术中的集成电路技术已无法维持摩尔定律继续发展。
目前,互补金属氧化物半导体器件(CMOS,Complementary Metal OxideSemiconductor)是现代集成电路技术的必备元件,CMOS器件是由P沟道金属氧化物半导体场效应器件(P-MOS,positive channel Metal Oxide Semiconductor)晶体管和N沟道金属氧化物半导体场效应器件(N-MOS,Negative channel-Metal-Oxide-Semiconductor)晶体管组成的,作为电路的基本单元使用。传统的CMOS单元器件是由单个平面上的第一掺杂类型MOS器件与第二掺杂类型MOS器件相连组成,在摩尔定律发展速度变缓甚至存在失效的可能性的前提下,单纯的通过缩减器件的特征尺寸来提升单位晶圆面积上的元器件密度,降低器件的成本已经不是一个良好的解决方案,成为了集成电路发展的一个瓶颈。
发明内容
针对现有技术存在的问题,本发明实施例提供了一种集成电路元器件的工艺方法,用于解决现有技术在进行大规模集成电路元件制作时单纯通过缩减器件的特征尺寸来提升单位晶圆面积上的元器件密度,导致单位晶圆面积上的元器件密度不能进一步增大,导致摩尔定律发展速度变缓的技术问题,。
本发明提供一种集成电路元器件的工艺方法,所述方法包括:
利用第一晶圆制作第一掺杂类型金属氧化物半导体场效应MOS器件,利用第二晶圆制作第二掺杂类型MOS器件;
引出所述第一掺杂类型MOS器件的第一引线;所述第一引线包括:所述第一掺杂类型MOS器件的源极、漏极及栅极的引线;
利用双金属层2M工艺纵向引出所述第二掺杂类型MOS器件各层的第二引线;所述第二引线包括:所述第二掺杂类型MOS器件的源极、漏极、栅极的引线及转接引线;
基于所述转接引线,在引线界面利用键合工艺将第一引线及所述第二引线进行电连接,形成CMOS器件;
对所述引线界面所在的硅基进行背面减薄,并对减薄后的所述硅基进行深硅刻蚀及金属填充,将所述CMOS器件的电接口引出至所述硅基背面,制作引线焊盘。
上述方案中,所述利用第一晶圆制作第一掺杂类型MOS器件包括:
在所述第一晶圆上,利用离子注入工艺在第一硅衬底上制作两个P型阱或两个N型阱,形成所述第一掺杂类型MOS器件;
将所述第一掺杂类型MOS器件的源极、漏极及栅极的引线引出至所述第一硅衬底表面。
上述方案中,所述利用第二晶圆制作第二掺杂类型MOS器件包括:
在所述第二晶圆上,利用离子注入工艺在第二硅衬底上制作两个N型阱或两个P型阱,形成所述第二掺杂类型MOS器件;
将所述第二掺杂类型MOS器件的源极、漏极、栅极的引线及通孔引出至所述第二硅衬底的二氧化硅SiO2钝化层;
对所述通孔进行刻蚀及金属填充。
上述方案中,所述对所述通孔进行刻蚀及金属填充,包括:
利用刻蚀工艺将所述第二硅衬底的钝化层刻蚀至所述第二硅衬底的表面层;
利用金属填充工艺对所述通孔进行金属填充。
上述方案中,所述对所述通孔进行刻蚀及金属填充后,还包括:
在所述第二掺杂类型MOS器件晶圆制作出电路层,使得所述第二引线在所述电路层上交错分布。
上述方案中,将所述第二掺杂类型MOS器件的源极、漏极、栅极的引线引出至所述第二硅衬底表面层,包括:
淀积所述第二硅衬底的钝化层;
利用刻蚀工艺对所述第二硅衬底的钝化层进行刻蚀;
利用所述电路层,将所述第二掺杂类型MOS器件的源极、漏极、栅极的引线转接至所述第二硅衬底的表面层。
上述方案中,所述在引线界面利用键合工艺利用所述转接引线将第一引线及所述第二引线进行电连接,包括:
利用键合工艺在所述第一掺杂类型MOS器件上制作第一键合环,在所述第二掺杂类型MOS器件上制作第二键合环;
基于所述第一键合环及所述第二键合环,利用共晶工艺或热压工艺对所述第一掺杂类型MOS器件及所述第二掺杂类型MOS器件进行键合,利用所述转接引线对所述第一引线及所述第二引线进行电连接。
上述方案中,所述第一键合环及所述第二键合环包括:金属键合环。
上述方案中,减薄后的所述硅基的厚度为1μm~50μm。
上述方案中,所述对减薄后的所述硅基进行深硅刻蚀及金属填充,将所述CMOS器件的电接口引出至所述硅基背面,制作引线焊盘,包括:
利用所述深硅刻蚀工艺对所述硅基的通过硅片通道TSV通孔进行刻蚀;
利用淀积工艺对所述硅通孔中填充金属,形成CMOS器件的电接口;
淀积所述第二硅衬底的钝化层,利用光刻刻蚀工艺刻蚀出所述引线焊盘的图形结构;
利用金属淀积工艺淀积出所述第二硅衬底的金属层,基于所述图形结构,利用所述光刻刻蚀工艺对所述金属层进行刻蚀,将所述电接口通过所述金属层引出至所述硅基背面,制作所述引线焊盘。
本发明提供了一种集成电路元器件的工艺方法,所述方法包括:利用第一晶圆制作第一掺杂类型金属氧化物半导体场效应MOS器件,利用第二晶圆制作第二掺杂类型MOS器件;引出所述第一掺杂类型MOS器件各层的第一引线;所述第一引线包括:所述第一掺杂类型MOS器件的源极、漏极及栅极的引线;利用双金属层2M工艺纵向引出所述第二掺杂类型MOS器件各层的第二引线;所述第二引线包括:所述第二掺杂类型MOS器件的源极、漏极、栅极的引线以及转接引线;基于所述第一引线及所述第二引线,利用所述转接引线在引线界面利用键合工艺将所述第一掺杂类型MOS器件及第二掺杂类型MOS器件进行电连接,形成CMOS器件;对所述引线界面所在的硅基进行背面减薄,并对减薄后的所述硅基进行深硅刻蚀及金属填充,将所述CMOS器件的电接口引出至所述硅基背面,制作引线焊盘;如此,利用键合技术实现分布在两个晶圆上的P-MOS和N-MOS元器件的连接,使得元器件的占用的表面积减半,进而可以增加单位晶圆面积上的元器件密度,降低器件成本,解决了摩尔定律发展变缓的问题。
附图说明
图1为本发明实施例提供的集成电路元件方法流程示意图;
图2为本发明实施例提供的第一掺杂类型MOS器件结构图;
图3为本发明实施例提供的第二掺杂类型MOS器件结构图;
图4为本发明实施例提供的淀积出电路层的第二掺杂类型MOS器件结构图;
图5为本发明实施例提供的将第二掺杂类型MOS器件的源极、漏极、栅极的引线转接至所述第二硅衬底的表面层后,所述第二掺杂类型MOS器件的结构图;
图6为本发明实施例提供的所述第一掺杂类型MOS器件及所述第二掺杂类型MOS器件进行键合后的结构图。
具体实施方式
为了解决现有技术在进行大规模集成电路元件制作时,不能有效通过降低特征尺寸来进一步增加单位晶圆面积上的元器件密度,导致摩尔定律发展变缓的技术问题,本发明提供了一种集成电路元器件的工艺方法,所述方法包括:利用第一晶圆制作第一掺杂类型金属氧化物半导体场效应MOS器件,利用第二晶圆制作第二掺杂类型MOS器件;引出所述第一掺杂类型MOS器件的第一引线;所述第一引线包括:所述第一掺杂类型MOS器件的源极、漏极及栅极的引线;利用双金属层2M工艺纵向引出所述第二掺杂类型MOS器件各层的第二引线;所述第二引线包括:所述第二掺杂类型MOS器件的源极、漏极及栅极的引线;在引线界面利用键合工艺将第一引线及所述第二引线进行电连接,形成CMOS器件;对所述引线界面所在的硅基进行背面减薄,并对减薄后的所述硅基进行深硅刻蚀及金属填充,将所述CMOS器件的电接口引出至所述硅基背面,制作引线焊盘。
下面通过附图及具体实施例对本发明的技术方案做进一步的详细说明。
本实施例提供一种集成电路元器件的工艺方法,如图1所示,所述方法包括:
S101,利用第一晶圆制作第一掺杂类型金属氧化物半导体场效应MOS器件,利用第二晶圆制作第二掺杂类型MOS器件;
本步骤中,利用CMOS工艺制作第一掺杂类型MOS器件包括:利用离子注入工艺在第一硅衬底上制作两个P型阱或两个N型阱,形成所述第一掺杂类型MOS器件;并引出所述第一掺杂类型MOS器件的第一引线至第一硅衬底的二氧化硅SiO2钝化层表面并实现图形化;所述第一引线包括:所述第一掺杂类型MOS器件的源极S、漏极D及栅极G的引线;所述第一引线为金属引线。
利用CMOS工艺制作第二掺杂类型MOS器件包括:利用离子注入工艺在第二硅衬底上制作两个N型阱或两个P型阱,形成所述第二掺杂类型MOS器件;这里,所述第一掺杂类型MOS器件可以包括:P-MOS器件也可以包括N-MOS器件;所述第二掺杂类型MOS器件可以包括:P-MOS器件也可以包括N-MOS器件,所述第一掺杂类型MOS器件与第二掺杂类型MOS器件不同。相应地,所述第一硅衬底可以包括P型衬底或N型衬底;所述第二硅衬底可以包括P型衬底或N型衬底。本实施例中,所述第一硅衬底为N型硅衬底,所述第二硅衬底为P型硅衬底;所述第一掺杂类型MOS器件为P-MOS器件,所述第二掺杂类型MOS器件为N-MOS器件,那么所述第一掺杂类型MOS器件结构如图2所示;所述第二掺杂类型MOS器件的结构如图3所示。
S102,利用2M工艺纵向引出所述第二掺杂类型MOS器件各层的第二引线;
本步骤中,可以利用2M工艺纵向引出任何一个MOS器件各层的金属引线的,本实施例中是以第二掺杂类型MOS器件为例进行说明的,具体如下:
当第二掺杂类型MOS器件制作好之后,利用2M工艺将所述第二掺杂类型MOS器件的源极S、漏极D及栅极G的引线及通孔引出至所述第二硅衬底的SiO2钝化层;所述第二掺杂类型MOS器件的源极S、漏极D及栅极G的引线以及转接引线可以称为第二引线。所述第二引线为金属引线。
将TSV通孔引出至所述第二硅衬底的SiO2钝化层后,还需对所述通孔进行深硅刻蚀及金属填充,将第二引线引至SiO2钝化层表面。具体地,利用刻蚀工艺将所述第二硅衬底的SiO2钝化层刻蚀至所述第二硅衬底表面层;利用金属填充工艺对所述通孔进行金属填充,所述金属可以包括:铝、钨等。
对通孔进行金属填充后,对所述第二掺杂类型MOS器件的晶圆淀积、光刻、刻蚀、形成电路层并图形化,使得所述第二引线在所述电路层上交错分布,并且在此电路层上实现第一掺杂类型MOS器件与第二晶掺杂类型MOS器件相对应极的电学连接。所述电路层用于充当将所述第二掺杂类型MOS器件的源极、漏极、栅极的引线、第一掺杂类型MOS器件的源极、漏极及栅极引线所对应接口的引线转接至所述第二硅衬底表面层的转接层,并在此层完成第一掺杂类型MOS器件与第二掺杂类型MOS器件的电学连接,这样,便将第二引线从电路层与引至第二硅衬底的SiO2钝化层了。其中,淀积出电路层的第二掺杂类型MOS器件结构如图4所示。
那么,将所述第二掺杂类型MOS器件的源极、漏极、栅极的引线引出至所述第二硅衬底表面,具体包括:淀积所述第二硅衬底的SiO2钝化层;利用刻蚀工艺对所述第二硅衬底的SiO2钝化层进行刻蚀;利用所述电路层,将所述第二掺杂类型MOS器件的源极、漏极、栅极的引线及转接引线转接至所述第二硅衬底的表面层并实现表面图形化。这里,将第二掺杂类型MOS器件的源极、漏极、栅极的引线及转接引线转接至所述第二硅衬底的表面层后,所述第二掺杂类型MOS器件的结构图如图5所示。
S103,基于所述转接引线,在引线界面利用键合工艺将第一引线及所述第二引线进行电连接,形成CMOS器件;
本步骤中,当第二引线引出至所述第二硅衬底表面层后,基于所述第一引线及所述第二引线,基于所述转接引线,在引线界面利用键合工艺将第一引线及所述第二引线进行电连接,形成CMOS器件。
具体地,利用键合工艺在所述第一掺杂类型MOS器件上制作第一键合环,在所述第二掺杂类型MOS器件上制作第二键合环;所述第一键合环及所述第二键合环均是通过沉积金属并进行光刻形成的金属键合环。
然后基于所述第一键合环及所述第二键合环,利用共晶工艺或热压工艺对所述第一掺杂类型MOS器件及所述第二掺杂类型MOS器件进行键合,实现两个器件的键合。在此过程中,所述第一引线及所述第二引线也实现了接触和粘结,利用所述转接引线将第一引线及第二引线实现金属的电连接。所述第一掺杂类型MOS器件及所述第二掺杂类型MOS器件进行键合后的结构如图6所示。
实现金属连接后,所述第一引线及所述第二引线就成为了一根引线,在此描述为第三引线。
S104,对所述引线界面所在的硅基进行背面减薄,并对减薄后的所述硅基进行深硅刻蚀及金属填充,将所述CMOS器件的电接口引出至所述硅基表面,制作引线焊盘。
本步骤中,所述第一掺杂类型MOS器件及所述第二掺杂类型MOS器件进行键合后,为了减小后续深硅刻蚀的难度及整个器件的厚度,需要对所述引线界面所在的硅基(即第二硅衬底)进行背面减薄,并对减薄后的所述硅基进行深硅刻蚀及金属填充,将所述CMOS器件的电接口引出至所述硅基表面,制作引线焊盘。其中,CMOS器件的电接口是指所述CMOS器件的源极、漏极、栅极的接口;减薄后的硅基厚度为1μm~50μm,但不仅限于此厚度。
具体地,利用所述深硅刻蚀工艺对所述硅基的通过硅片通道(TSV,ThroughSilicon Vias)通孔进行刻蚀;利用淀积工艺对所述硅通孔中填充金属,形成所述电接口;所述TSV通孔也称硅通孔,所述金属可以包括钨、铝等。
淀积所述第二硅衬底的SiO2钝化层,利用光刻刻蚀工艺刻蚀出所述引线焊盘的图形结构;利用金属淀积工艺继续淀积出所述第二硅衬底的金属层,所述金属层不同于电路层;基于所述图形结构,利用光刻刻蚀工艺对所述金属层进行刻蚀,将所述电接口通过所述金属层引出至所述硅基背面,制作所述引线焊盘PAD,这样就实现了三维立体结构电路器件的制作。
本发明提供的集成电路元器件的工艺方法能带来的有益效果至少是:
本发明提供了一种集成电路元器件的工艺方法,所述方法包括:利用第一晶圆制作第一掺杂类型金属氧化物半导体场效应MOS器件,利用第二晶圆制作第二掺杂类型MOS器件;引出所述第一掺杂类型MOS器件的第一引线;所述第一引线包括:所述第一掺杂类型MOS器件的源极、漏极及栅极的引线;利用2M工艺纵向引出所述第二掺杂类型MOS器件各层的第二引线;所述第二引线包括:所述第二掺杂类型MOS器件的源极、漏极、栅极的引线及转接引线;基于所述第一引线及所述第二引线,基于所述转接引线,在引线界面利用键合工艺将第一引线及所述第二引线进行电连接,形成CMOS器件;对所述引线界面所在的硅基进行背面减薄,并对减薄后的所述硅基进行深硅刻蚀及金属填充,将所述CMOS器件的电接口引出至所述硅基背面,制作引线焊盘;如此,利用键合技术实现分布在两个晶圆上的P-MOS和N-MOS元器件的连接,使得元器件的占用的表面积减半,进而可以增加单位晶圆面积上的元器件密度,降低器件成本,解决了摩尔定律发展变缓的瓶颈问题。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种集成电路元器件的工艺方法,其特征在于,所述方法包括:
利用第一晶圆制作第一掺杂类型金属氧化物半导体场效应MOS器件,利用第二晶圆制作第二掺杂类型MOS器件;
引出所述第一掺杂类型MOS器件的第一引线;所述第一引线包括:所述第一掺杂类型MOS器件的源极、漏极及栅极的引线;
利用双金属层2M工艺纵向引出所述第二掺杂类型MOS器件各层的第二引线;所述第二引线包括:所述第二掺杂类型MOS器件的源极、漏极、栅极的引线及转接引线;
基于所述转接引线,在引线界面利用键合工艺将第一引线及所述第二引线进行电连接,形成CMOS器件;
对所述引线界面所在的硅基进行背面减薄,并对减薄后的所述硅基进行深硅刻蚀及金属填充,将所述CMOS器件的电接口引出至所述硅基背面,制作引线焊盘;其中,
减薄后的所述硅基的厚度为50μm。
2.如权利要求1所述的方法,其特征在于,所述利用第一晶圆制作第一掺杂类型MOS器件包括:
在所述第一晶圆上,利用离子注入工艺在第一硅衬底上制作两个P型阱或两个N型阱,形成所述第一掺杂类型MOS器件;
将所述第一掺杂类型MOS器件的源极、漏极及栅极的引线引出至所述第一硅衬底表面。
3.如权利要求1所述的方法,其特征在于,所述利用第二晶圆制作第二掺杂类型MOS器件包括:
在所述第二晶圆上,利用离子注入工艺在第二硅衬底上制作两个N型阱或两个P型阱,形成所述第二掺杂类型MOS器件;
将所述第二掺杂类型MOS器件的源极、漏极、栅极的引线及通孔引出至所述第二硅衬底的二氧化硅SiO2钝化层;
对所述通孔进行刻蚀及金属填充。
4.如权利要求3所述的方法,其特征在于,所述对所述通孔进行刻蚀及金属填充,包括:
利用刻蚀工艺将所述第二硅衬底的钝化层刻蚀至所述第二硅衬底的表面层;
利用金属填充工艺对所述通孔进行金属填充。
5.如权利要求3所述的方法,其特征在于,所述对所述通孔进行刻蚀及金属填充后,还包括:
在所述第二掺杂类型MOS器件晶圆制作出电路层,使得所述第二引线在所述电路层上交错分布。
6.如权利要求5所述的方法,其特征在于,将所述第二掺杂类型MOS器件的源极、漏极、栅极的引线引出至所述第二硅衬底表面层,包括:
淀积所述第二硅衬底的钝化层;
利用刻蚀工艺对所述第二硅衬底的钝化层进行刻蚀;
利用所述电路层,将所述第二掺杂类型MOS器件的源极、漏极、栅极的引线转接至所述第二硅衬底的表面层。
7.如权利要求1所述的方法,其特征在于,所述在引线界面利用键合工艺利用所述转接引线将第一引线及所述第二引线进行电连接,包括:
利用键合工艺在所述第一掺杂类型MOS器件上制作第一键合环,在所述第二掺杂类型MOS器件上制作第二键合环;
基于所述第一键合环及所述第二键合环,利用共晶工艺或热压工艺对所述第一掺杂类型MOS器件及所述第二掺杂类型MOS器件进行键合,利用所述转接引线对所述第一引线及所述第二引线进行电连接。
8.如权利要求7所述的方法,其特征在于,所述第一键合环及所述第二键合环包括:金属键合环。
9.如权利要求1所述的方法,其特征在于,所述对减薄后的所述硅基进行深硅刻蚀及金属填充,将所述CMOS器件的电接口引出至所述硅基背面,制作引线焊盘,包括:
利用所述深硅刻蚀工艺对所述硅基的通过硅片通道TSV通孔进行刻蚀;
利用淀积工艺对硅通孔中填充金属,形成CMOS器件的电接口;
淀积第二硅衬底的钝化层,利用光刻刻蚀工艺刻蚀出所述引线焊盘的图形结构;
利用金属淀积工艺淀积出所述第二硅衬底的金属层,基于所述图形结构,利用所述光刻刻蚀工艺对所述金属层进行刻蚀,将所述电接口通过所述金属层引出至所述硅基背面,制作所述引线焊盘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710628361.4A CN107546174B (zh) | 2017-07-28 | 2017-07-28 | 一种集成电路元器件的工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710628361.4A CN107546174B (zh) | 2017-07-28 | 2017-07-28 | 一种集成电路元器件的工艺方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107546174A CN107546174A (zh) | 2018-01-05 |
CN107546174B true CN107546174B (zh) | 2020-07-17 |
Family
ID=60971116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710628361.4A Active CN107546174B (zh) | 2017-07-28 | 2017-07-28 | 一种集成电路元器件的工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107546174B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109192721A (zh) * | 2018-09-05 | 2019-01-11 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
CN110729249B (zh) * | 2019-11-15 | 2021-12-28 | 西安微电子技术研究所 | 一种焊盘下器件的双顶层金属cmos工艺 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8450186B2 (en) * | 2009-09-25 | 2013-05-28 | Intel Corporation | Optical modulator utilizing wafer bonding technology |
KR101334220B1 (ko) * | 2012-11-16 | 2013-11-29 | (주)실리콘화일 | 버팅 콘택 방식을 이용한 웨이퍼 간의 전기적 연결방법 및 이를 이용하여 구현한 반도체 장치 |
CN203026496U (zh) * | 2012-12-28 | 2013-06-26 | 天水华天科技股份有限公司 | 一种多电源ic芯片封装件 |
CN104517921B (zh) * | 2013-09-30 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 键合基底及其形成方法、三维封装结构及其形成方法 |
CN104241200B (zh) * | 2014-08-28 | 2017-03-08 | 武汉新芯集成电路制造有限公司 | 一种功率器件与控制器件的集成方法 |
TWI747805B (zh) * | 2014-10-08 | 2021-12-01 | 日商索尼半導體解決方案公司 | 攝像裝置及製造方法、以及電子機器 |
JP2016181531A (ja) * | 2015-03-23 | 2016-10-13 | ソニー株式会社 | 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器 |
CN106158853B (zh) * | 2015-04-24 | 2019-05-21 | 中国科学院微电子研究所 | 一种集成电路结构及其制造方法、半导体器件 |
CN106206624A (zh) * | 2015-04-29 | 2016-12-07 | 中国科学院微电子研究所 | 一种晶圆级封装盖帽及其制作方法 |
CN105390446B (zh) * | 2015-11-26 | 2018-10-16 | 上海集成电路研发中心有限公司 | 一种三维cmos集成电路的制备方法 |
-
2017
- 2017-07-28 CN CN201710628361.4A patent/CN107546174B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107546174A (zh) | 2018-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103426892B (zh) | 垂直集成的图像传感器芯片及其形成方法 | |
CN103426732B (zh) | 低温晶圆键合的方法及通过该方法形成的结构 | |
US11837595B2 (en) | Semiconductor device structure and method for manufacturing the same | |
JP6014354B2 (ja) | 半導体装置の製造方法 | |
US20170229367A1 (en) | Semiconductor structure and fabrication method thereof | |
TWI579995B (zh) | 晶片封裝體及其製造方法 | |
US20140273347A1 (en) | Methods for Hybrid Wafer Bonding Integrated with CMOS Processing | |
US20070166997A1 (en) | Semiconductor devices and methods of manufacture thereof | |
US20150162448A1 (en) | Integrated circuit device with power gating switch in back end of line | |
CN103681597A (zh) | 互连结构及方法 | |
CN105448862A (zh) | 半导体结构及其制作方法 | |
KR101334220B1 (ko) | 버팅 콘택 방식을 이용한 웨이퍼 간의 전기적 연결방법 및 이를 이용하여 구현한 반도체 장치 | |
CN102637713B (zh) | 一种含有金属微凸点的图像传感器封装方法 | |
CN104051423A (zh) | 互连装置和方法 | |
CN104051424B (zh) | 用于连接管芯的互连结构及其制造方法 | |
CN107546174B (zh) | 一种集成电路元器件的工艺方法 | |
CN102856246B (zh) | 制造半导体器件的方法和半导体器件 | |
US20130140688A1 (en) | Through Silicon Via and Method of Manufacturing the Same | |
CN102856329B (zh) | 一种硅通孔封装方法 | |
JP2004111634A (ja) | 半導体装置および半導体装置の製造方法 | |
CN111180344B (zh) | 三维堆叠结构及制备方法 | |
US20170294392A1 (en) | Semiconductor structures and fabrication methods thereof | |
CN109841561B (zh) | 一种soi器件结构及其制备方法 | |
CN109411496A (zh) | 半导体器件及其形成方法 | |
CN111162046B (zh) | 三维堆叠结构及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |