CN106711054A - 一种硅基双栅器件的键合方法 - Google Patents

一种硅基双栅器件的键合方法 Download PDF

Info

Publication number
CN106711054A
CN106711054A CN201611242157.0A CN201611242157A CN106711054A CN 106711054 A CN106711054 A CN 106711054A CN 201611242157 A CN201611242157 A CN 201611242157A CN 106711054 A CN106711054 A CN 106711054A
Authority
CN
China
Prior art keywords
layer
bonding
silicon
bonding method
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611242157.0A
Other languages
English (en)
Inventor
王盛凯
徐杨
刘洪刚
孙兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201611242157.0A priority Critical patent/CN106711054A/zh
Publication of CN106711054A publication Critical patent/CN106711054A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种硅基双栅器件的键合方法。本方法包括：制备功能层，并在功能层一面制作金属层；准备衬底层，并在衬底层一面制作绝缘层；在绝缘层上制作硅层；将所述金属层和所述硅层通过合金化键合工艺键合，形成背栅金属层，完成硅基双栅器件的键合。本发明通过金属层和硅层的键合，同时实现了背栅金属的制作与器件和衬底结构间的键合，无须增加额外的键合层，所形成的背栅合金层厚度可以与设计要求极为贴近，并不增加器件结构的寄生电阻与寄生电容，并且键合形成的中间层很小。

Description

一种硅基双栅器件的键合方法
技术领域
本发明涉及晶圆键合以及半导体器件制造领域，尤其涉及一种硅基双栅器件的键合方法。
背景技术
随着集成电路的发展与消费电子市场的驱动，键合作为半导体制作工艺以及封装中的关键步骤，受到了广泛的关注。近年来，晶圆键合技术以其效率高、键合质量好、应用范围广等优点，逐渐成为研究的热点。
随着半导体产业的飞速发展，摩尔定律已经逐渐达到极限，在器件特征尺寸难以缩小的情况下，高迁移率材料制作的器件越来越被人们关注。
高迁移率器件通常为非硅基材料，如使用III-V族元素所制作的器件。为了达到衬底优秀的支撑作用与工艺兼容性，需要将器件与硅衬底相结合，通常使用键合的方法来实现。
双栅器件以其优异的栅控性能，得到了较多的研究。双栅器件通常需要制作背栅金属，所选用的金属材料是根据器件性能要求与金属功函数要求来决定的。
具有背栅金属的双栅器件与衬底之间的键合要求较高，既不能影响金属与背栅之间的界面特性，还不能增加器件的寄生电阻与寄生电容。如粘结剂键合等键合方法则不适用于背栅金属与衬底间的键合。
发明内容
(一)要解决的技术问题
鉴于上述问题，本发明旨在克服键合时对器件的不利影响，提供了一种用于双栅器件的键合方法，可以满足背栅金属与衬底结构间的键合方法。
(二)技术方案
一种硅基双栅器件的键合方法，包括如下步骤：
制备功能层，并在功能层一面制作金属层；
准备衬底层，并在衬底层一面制作绝缘层；
在绝缘层上制作硅层；
将所述金属层和所述硅层通过合金化键合工艺键合，形成背栅金属层，完成硅基双栅器件的键合。
上述方案中，所述金属层为镍、金、铂、钯、铝、铜、钽和钛中的一种。
上述方案中，所述金属层为镍金属层。
上述方案中，所述合金化键合工艺为热压合金化键合。
上述方案中，所述合金化键合工艺的反应温度介于250至500摄氏度，压力为103至3x107帕斯卡之间。
上述方案中，在将所述镍金属层和硅层进行键合之前对金属层和硅层表面进行清洁。
上述方案中，对所述金属层和硅层进行清洁的步骤包括使用化学清洗方法或等离子体表面清洗。
上述方案中，所述功能层为含有多层材料的InP片或GaAs片；所述绝缘层为氧化硅、氧化铝或氧化铪中的一种或多种。
上述方案中，所述金属层是在功能层上采用电子束蒸发的方法形成。
上述方案中，在所述功能层上进行后续的器件制作工艺。
(三)有益效果
与现有双栅结构键合技术相比，本发明具有如下优点：
(1)通过金属层与硅层热压合金化键合，同时实现了背栅金属的制作与器件和衬底结构间的键合；
(2)背栅金属的材料选用无须考虑键合工艺的要求；
(3)无须增加额外的键合层，所形成的背栅金属层厚度可以与设计要求极为贴近；
(4)不增加器件结构的寄生电阻与寄生电容；键合形成的中间层很小，基本不影响器件性能，背栅金属的功函数基本不受影响。
附图说明
图1是本发明实施例中键合方法的流程示意图。
图2为本发明实施例中键合前的结构示意图。
图3为本发明实施例中键合后的结构示意图。
图4为本发明实施例中器件制作后的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图1至图4，对本发明作进一步的详细说明。
如图1所示，为本发明实施例中键合方法的流程示意图，图2至图4为器件键合前后的结构示意图，具体包括以下步骤：
S1：制备功能层，并在功能层一面制作金属层。
制备含多层材料的功能层1，在本实施例中功能层使用含有多层材料的3寸InP片制备，除此之外，也可以使用含有多层材料的GaAs片制备。
在功能层一面制作镍金属层2，在功能层上用电子束蒸发的方法蒸发100nm的镍，以制成该金属层。
S2：准备衬底层，并在衬底层一面制作绝缘层。
准备器件衬底层3，在本实施例中使用4寸Si片作为器件衬底层。
在器件衬底层一面制作绝缘层4，使用等离子增强化学气相沉积法PECVD制备30nm氧化硅，以制成该绝缘层，除此之外，绝缘层4也可使用氧化铝或氧化铪或其与氧化硅的任意组合制备。
S3：在绝缘层上制作硅层。
在绝缘层上制作硅层5，在本实施例中为蒸发100nm的Si。
S4：将镍金属层和硅层通过合金化键合工艺键合，形成背栅金属层，完成硅基双栅器件的键合。
首先将镍金属层和硅层的表面均进行洁净处理，在本实施例中使用RIE设备进行Ar等离子体表面处理，除此之外，也可使用化学清洗方法进行表面清洗。
将洁净处理后的硅层通过镍硅合金化键合方法键合起来，形成背栅金属层6，在本实施例中使用热压合金化键合，将洁净处理后的镍金属层和硅层热压键合，反应温度介于250至500摄氏度，压力为103至3x107帕斯卡之间，在本实施例中反应温度为350摄氏度，压强为105帕斯卡。
在器件功能层上进行后续的器件制作工艺，在本实施例中为制备具有双栅结构的半导体器件，在器件功能层上形成结构7，结构7为双栅器件中的顶栅部分。
如图2所示，层1为含有多层材料的InP片形成的器件功能层，层2为蒸发的100nm上镍金属层，层3为硅衬底，层4为30nm氧化硅绝缘层，层5为蒸发的100nm硅层。
图3为本发明实施例中键合后的结构示意图。
如图3所示，图2中的层2和层5，即镍金属层和硅层，通过键合形成了层6背栅金属层。
图4为本发明实施例中器件制作后的结构示意图。
如图4所示，结构7为双栅器件中的顶栅部分。
本发明实施例以镍金属为例进行说明，但并不限于镍金属，除此之外，金属层也可以为金、铂、钯、铝、铜、钽和钛中的一种。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种硅基双栅器件的键合方法，其特征在于，包括如下步骤：
制备功能层，并在功能层一面制作金属层；
准备衬底层，并在衬底层一面制作绝缘层；
在绝缘层上制作硅层；
将所述金属层和所述硅层通过合金化键合工艺键合，形成背栅金属层，完成硅基双栅器件的键合。
2.根据权利要求1所述的键合方法，其特征在于，所述金属层为镍、金、铂、钯、铝、铜、钽和钛中的一种。
3.根据权利要求2所述的键合方法，其特征在于，所述金属层为镍金属层。
4.根据权利要求1所述的键合方法，其特征在于，所述合金化键合工艺为热压合金化键合。
5.根据权利要求4所述的键合方法，其特征在于，所述合金化键合工艺的反应温度介于250至500摄氏度，压力为103至3x107帕斯卡之间。
6.根据权利要求1所述的键合方法，其特征在于，在将所述镍金属层和硅层进行键合之前对金属层和硅层表面进行清洁。
7.根据权利要求6所述的键合方法，其特征在于，对所述金属层和硅层进行清洁的步骤包括使用化学清洗方法或等离子体表面清洗。
8.根据权利要求1所述的键合方法，其特征在于，
所述功能层为含有多层材料的InP片或GaAs片；
所述绝缘层为氧化硅、氧化铝或氧化铪中的一种或多种。
9.根据权利要求1所述的键合方法，其特征在于，所述金属层是在功能层上采用电子束蒸发的方法形成。
10.根据权利要求1所述的键合方法，其特征在于，在所述功能层上进行后续的器件制作工艺。
CN201611242157.0A 2016-12-28 2016-12-28 一种硅基双栅器件的键合方法 Pending CN106711054A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611242157.0A CN106711054A (zh) 2016-12-28 2016-12-28 一种硅基双栅器件的键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611242157.0A CN106711054A (zh) 2016-12-28 2016-12-28 一种硅基双栅器件的键合方法

Publications (1)

Publication Number Publication Date
CN106711054A true CN106711054A (zh) 2017-05-24

Family

ID=58905937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611242157.0A Pending CN106711054A (zh) 2016-12-28 2016-12-28 一种硅基双栅器件的键合方法

Country Status (1)

Country Link
CN (1) CN106711054A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038284B (zh) * 2020-11-06 2021-06-22 微龛(广州)半导体有限公司 射频soi结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5569620A (en) * 1992-09-03 1996-10-29 Harris Corporation Bonded wafer processing with metal silicidation
US6255731B1 (en) * 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
CN101916761A (zh) * 2010-07-20 2010-12-15 中国科学院上海微系统与信息技术研究所 一种soi埋氧层下的导电层及其制作工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5569620A (en) * 1992-09-03 1996-10-29 Harris Corporation Bonded wafer processing with metal silicidation
US6255731B1 (en) * 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
CN101916761A (zh) * 2010-07-20 2010-12-15 中国科学院上海微系统与信息技术研究所 一种soi埋氧层下的导电层及其制作工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038284B (zh) * 2020-11-06 2021-06-22 微龛(广州)半导体有限公司 射频soi结构及其制备方法

Similar Documents

Publication Publication Date Title
JP6350713B2 (ja) 半導体装置および半導体装置の製造方法
US20240088087A1 (en) Electronic device with multi-layer contact and system
CN106531620B (zh) 半导体装置的制造方法
JP3890311B2 (ja) 半導体装置およびその製造方法
US11309278B2 (en) Methods for bonding substrates
CN102208438B (zh) 近乎无衬底的复合功率半导体器件及其方法
JP2010165838A (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2009532913A (ja) 半導体基板を金属基板に結合する方法
CN104332441B (zh) 生产半导体器件的方法
TW201119015A (en) Semiconductor-on-insulator with back side support layer
Tong Room temperature metal direct bonding
US20180297143A1 (en) Method for adhering a first structure and a second structure
CN104838498A (zh) 与去除半导体装置中寄生传导相关的装置、系统和方法
CN106711054A (zh) 一种硅基双栅器件的键合方法
JPH1092778A (ja) 半導体装置及びその製造方法
WO2020000377A1 (zh) 半导体结构及其形成方法
CN106409893A (zh) 一种绝缘栅双极晶体管及其制备方法
CN106449450A (zh) 一种用于双栅器件的键合方法
JP2001036084A (ja) 低応力及び熱抵抗を有するバックメタルドレイン端子
JP6090111B2 (ja) 半導体装置およびその製造方法
JP2016149448A (ja) 半導体装置
JP2020537343A (ja) マイクロ電子デバイスのための保護層を備えたダイ取り付け表面銅層
JP6171850B2 (ja) 半導体装置およびその製造方法
CN107833916A (zh) 一种高迁移率电子电晶体的制造方法
US9099425B2 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524

RJ01 Rejection of invention patent application after publication