JPH1092778A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1092778A
JPH1092778A JP23962796A JP23962796A JPH1092778A JP H1092778 A JPH1092778 A JP H1092778A JP 23962796 A JP23962796 A JP 23962796A JP 23962796 A JP23962796 A JP 23962796A JP H1092778 A JPH1092778 A JP H1092778A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor device
layer
tape
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23962796A
Other languages
English (en)
Other versions
JP3013786B2 (ja
Inventor
Hisashi Sawaki
久 佐脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23962796A priority Critical patent/JP3013786B2/ja
Publication of JPH1092778A publication Critical patent/JPH1092778A/ja
Application granted granted Critical
Publication of JP3013786B2 publication Critical patent/JP3013786B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 大型のシリコンウエハを使用する際のシリコ
ンウエハの割れや欠けを低減し、シリコンウエハの裏面
から良好なオーミックコンタクトを得ることが可能な半
導体装置を提供する。 【解決手段】 工程Ｓ１，Ｓ２で拡散済みのシリコンウ
エハを研磨し、工程Ｓ３でそのシリコンウエハの裏面に
Ａｕ薄膜を蒸着し、工程Ｓ４でそれらに熱処理を施して
シリコンウエハの裏面に金シリサイド層を形成する。工
程Ｓ５でこの金シリサイド層の上にＡｕ薄膜層を蒸着
し、工程Ｓ６でそのＡｕ薄膜層の上にエポキシ樹脂製の
導電性テープを貼り付ける。工程Ｓ７で熱処理を行って
シリコンウエハとエポキシ樹脂製の導電性テープとを強
固に密着させ、工程Ｓ８でダイシングにより各チップを
分離し、工程Ｓ９で各チップを用いて半導体装置を組立
てる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に厚さの薄い半導体基板を用い、そ
の半導体基板の裏面から電極をとる必要のある半導体装
置の製造に関するものである。
【０００２】
【従来の技術】半導体装置に供する半導体基板としては
シリコンの単結晶からスライスした基板に対して研磨及
び研削等を施し、０．５ｍｍ程度に仕上げたシリコンウ
エハが用いられている。通常、このシリコンウエハに対
して公知の拡散技術やリソグラフィ技術等を用いて素子
を形成し、ダイシングやボンディング等の組立て工程を
経て半導体装置を製造している。
【０００３】シリコンウエハは製造する半導体装置の構
造上や特性上の問題から、その半導体装置に組み込む前
に、さらに研磨（又は、研削）して所定の厚みまで薄く
する必要がある。一般に、その厚みは０．２〜０．４ｍ
ｍ程度である。特に、一部の薄型パッケージではその半
導体基板の厚さが０．ｌｍｍ程度まで薄くする必要があ
る。
【０００４】また、トランジスタやダイオード等のディ
スクリート系半導体装置では半導体基板の裏面から電極
をとっているので、半導体基板における抵抗値を低下さ
せるためにできるだけ薄くすることが望ましい。さら
に、ディスクリート系半導体装置ではシリコンウエハの
裏面からの良好なオーミックコンタクトが必要となる。
【０００５】この良好なオーミックコンタクトを得るた
め方法としては一般的に使用される方法として、金薄膜
を用いてリードフレームにダイボンディングする方法
と、予めシリコン基板の裏面に金属シリサイド層を形成
した後、さらに金属層を形成してＡｇ入りの導電性接着
剤（通称Ａｇペースト）等を用いて半導体装置を製造す
る方法とがある。
【０００６】これら方法ではディスクリート系半導体装
置に限らず、一部の半導体集積回路装置において裏面か
らのオーミックコンタクト性を付与することで、半導体
基板の表面から電流パスをとることができない場合に半
導体基板の裏面から電流パスがとれるようになるという
ラッチアップ動作の改善が確認されている。
【０００７】一方、半導体基板のサイズ（直径）は市場
からの強いプライスダウンの要求や生産効率の向上等を
目的として、１００ｍｍから１２５ｍｍ，１５０ｍｍへ
とますます大きくなっている。しかしながら、ディスク
リート系半導体装置では半導体基板サイズが大きくなつ
ても、シリコン基板の厚みを変えることができないた
め、半導体基板のサイズの大型化が進まず、生産効率の
低下を招いている。
【０００８】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、製造する半導体装置の構造上や特
性上の問題からその半導体装置に組み込む前に研磨（又
は、研削）して所定の厚みまで薄くする必要があるの
で、薄い基板を使用しなければならない半導体装置に使
用するシリコンウエハの大型化にともなって、シリコン
ウエハの割れや欠けがますます発生しやすくなってい
る。
【０００９】その対策として、半導体基板の裏面にエポ
キシ樹脂等の有機物層等を形成して半導体基板を補強す
る方法が提案されており、その方法を用いることで半導
体基板の割れや欠けの確率を大幅に減少させることが期
待され、ダイボンディング用の樹脂の代わりになること
も期待されている。この方法については、特開昭６３−
３７６１２号公報に開示されている。
【００１０】しかしながら、上記の方法では半導体基板
の裏面にエポキシ樹脂等の有機物層等を形成しているの
で、半導体基板の裏面からのオーミックコンタクトを実
現することが期待できないため、半導体基板の裏面から
電極をとる構造の半導体装置や半導体基板の裏面からの
オーミックコンタクト性を付与することで特性の改善が
期待できる半導体装置に適用することができない。ま
た、この方法では有機物層の塗布に際して、工程数が多
くなるという問題がある。
【００１１】そこで、本発明の目的は上記の問題を解消
し、大型のシリコンウエハを使用する際のシリコンウエ
ハの割れや欠けを低減することができ、シリコンウエハ
の裏面から良好なオーミックコンタクトを得ることがで
きる半導体装置及びその製造方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明による半導体装置
は、シリコン半導体基板と、前記シリコン半導体基板の
裏面に形成された金属シリサイド層と、前記金属シリサ
イド層上に形成された金属層と、前記金属層上に貼付さ
れかつ電気伝導性が確保された導電層を含むテープとを
組立て工程の前処理において備え、前記導電層を前記シ
リコン半導体基板から剥がすことなく前記組立て工程を
実行するようにしている。
【００１３】本発明による半導体装置の製造方法は、シ
リコン半導体基板を少なくとも研磨にて薄くする工程
と、前記シリコン半導体基板の裏面に第１の金属層を形
成する工程と、前記第１の金属層が形成された前記シリ
コン半導体基板に熱処理を施して金属シリサイド層を形
成する工程と、前記金属シリサイド層上に第２の金属層
を形成する工程と、前記第２の金属層上に電気伝導性が
確保された導電層を含むテープに貼る工程と、前記導電
層を前記シリコン半導体基板から剥がすことなく半導体
装置を組立てる工程とを備えている。
【００１４】上記の如く、予め裏面に金属シリサイド層
及び金属層が形成され、かつその金属層上に導電性層を
有するテープが貼付されたシリコンウエハを半導体装置
の前処理で使用するとともに、そのテープの導電性層を
ダイボンディングの接着剤として組み立てることで、シ
リコンウエハの裏面からのオーミックコンタクトを確保
すると同時に、半導体基板を大型化するとともにその基
板の厚さを薄くしても、その半導体基板の割れや欠けを
減少させることが可能となる。
【００１５】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例の構
成を示す断面図である。図において、本発明の一実施例
による半導体基板はシリコン半導体基板１と、シリコン
半導体基板１の内部に形成された金シリサイド層２と、
シリコン半導体基板１の外部に形成されたＡｕ（金）薄
膜層３と、導電性テープの一部の銀入り接着剤層４と、
導電性テープのベーステープ５とから構成されている。
６はダイシング工程における切り離し溝である。
【００１６】図２は本発明の一実施例による半導体装置
の製造工程を示すフローチャートである。これら図１及
び図２を用いて本発明の一実施例による半導体装置の製
造工程について説明する。
【００１７】まず、拡散済みのシリコン半導体基板１を
１８０μｍに研磨し（図２の工程Ｓ１，Ｓ２）、しかる
後にＡｕ薄膜（２０００Å）を蒸着し（図２の工程Ｓ
３）、４５０℃３０分の熱処理を施して基板裏面に金シ
リサイド層２を形成する（図２の工程Ｓ４）。さらに、
この金シリサイド層２の上にＡｕ薄膜（２０００Å）層
３を蒸着する（図２の工程Ｓ５）。
【００１８】上記の処理を施したシリコン半導体基板１
のＡｕ薄膜層３の上にエポキシ樹脂製の導電性テープを
貼り付ける（図２の工程Ｓ６）。このエポキシ樹脂製の
導電性テープは厚さ５０μｍのエポキシ樹脂製の接着剤
層４と、厚さ１００μｍのエポキシ樹脂製のベーステー
プ５とからなる。
【００１９】この接着剤層４には約５０ｗｔ％の銀（Ａ
ｇ）微粒子が含まれており、その銀微粒子で電気伝導性
を確保している。しかる後、シリコン半導体基板１とエ
ポキシ樹脂製の導電性テープとを強固に密着させるため
に、１２０℃で３０分熱処理を行う（図２の工程Ｓ
７）。その後、公知の技術であるダイシングを行って各
チップに分離し（図２の工程Ｓ８）、そのチップに対し
て公知の技術であるダイボンディング、ワイアボンディ
ング、樹脂封入、仕上げ工程を行うことで、半導体装置
を組立てる（図２の工程Ｓ９）。
【００２０】また、ダイシング工程ではエポキシ樹脂製
の接着剤層４（導電層）はチップとともに、つまりシリ
コン半導体基板１、金シリサイド層２、Ａｕ薄膜層３と
ともに完全に切り離すが、ベーステープ５は切り離さず
につなげたままとする（図１参照）。
【００２１】また、その後のダイボンディング工程はチ
ップにエポキシ樹脂製の導電層４を貼り付けたまま行
い、公知の銀入りエポキシ樹脂接着剤を用いて半導体装
置が製造される。
【００２２】図３は本発明の一実施例によって製造され
た半導体装置の一例を示す断面図である。図において、
本発明の一実施例による半導体装置はシリコン半導体基
板１と、金シリサイド層２と、Ａｕ薄膜層３と、接着剤
層４と、ダイボンディング用の導電性接着剤７と、リー
ド（フレーム）８，９と、金ワイア１０と、モールド樹
脂１１とから構成されている。
【００２３】上記の説明ではシリコン半導体基板１の裏
面（Ａｕ薄膜層３上）に貼るテープとして銀微粒子入り
エポキシ層を含むエポキシ樹脂製の導電性テープを用い
ているが、塩化ビニール製等のある程度の強度を持った
ものであれば、ベーステープ５の種類は問わない。ま
た、接着剤層４についてもシリコンとの接着性がよけれ
ば、その種類は問わない。さらに、上記の例では導電性
を確保するために銀（Ａｇ）微粒子を使用しているが、
金（Ａｕ）や銅（Ｃｕ）のような他の金属でも有効であ
る。
【００２４】さらにまた、シリコン半導体基板１の裏面
からのオーミックコンタクト性を確保するための金属と
して金（Ａｕ）を使用しているが、錫（Ｓｎ）やクロム
（Ｃｒ）等の他の金属を用いても有効である。その際、
金属シリサイド層を形成した後に再形成する金属につい
ても金（Ａｕ）や銀（Ａｇ）、及びニッケル（Ｎｉ）等
のあらゆる金属が有効である。
【００２５】このように、薄いシリコン半導体基板１の
補強材及び緩衝材として補強用のテープ（エポキシ樹脂
製の導電性テープ）を使用するとともに、予めシリコン
半導体基板１の裏面に金シリサイド層２及びＡｕ薄膜層
３を形成し、そのＡｕ薄膜層３の上にエポキシ樹脂製の
導電性テープを貼付して組立て工程の前処理で使用し、
導電性テープの接着剤層４（導電層）をシリコン半導体
基板１から剥がすことなく半導体装置の組立て工程を実
行することによって、シリコン半導体基板１の割れや欠
けの発生を減少させることができる。
【００２６】よって、本発明の一実施例をシリコン半導
体基板１の裏面からのオーミックコンタクトの必要な半
導体装置、例えばトランジスタやダイオード等のディス
クリート素子にも適用できることが可能になる。その結
果、シリコンウエハの割れや欠けの減少による半導体装
置の歩留りを向上させることができる。また、ディスク
リート系半導体装置にも、１５０ｍｍφの大型シリコン
ウエハの適用が可能となる。
【００２７】
【発明の効果】以上説明したように本発明によれば、シ
リコンウエハの裏面に金属シリサイド層と金属層とを形
成し、その金属層上に電気伝導性が確保された導電層を
含むテープを貼付して組立て工程の前処理において使用
し、その導電層をシリコンウエハから剥がすことなく組
立て工程を実行することによって、大型のシリコンウエ
ハを使用する際のシリコンウエハの割れや欠けを低減す
ることができ、シリコンウエハの裏面から良好なオーミ
ックコンタクトを得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す断面図である。
【図２】本発明の一実施例による半導体装置の製造工程
を示すフローチャートである。
【図３】本発明の一実施例によって製造された半導体装
置の一例を示す断面図である。
【符号の説明】
１ シリコン半導体基板 ２ 金シリサイド層 ３ Ａｕ薄膜層 ４ 接着剤層 ５ ベーステープ５ ６ 切り離し溝 ７ ダイボンディング用の導電性接着剤 ８，９ リード １０ 金ワイア １１ モールド樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 シリコン半導体基板と、前記シリコン半
    導体基板の裏面に形成された金属シリサイド層と、前記
    金属シリサイド層上に形成された金属層と、前記金属層
    上に貼付されかつ電気伝導性が確保された導電層を含む
    テープとを組立て工程の前処理において有し、前記導電
    層を前記シリコン半導体基板から剥がすことなく前記組
    立て工程を実行するようにしたことを特徴とする半導体
    装置。
  2. 【請求項２】 前記組立て工程は、前記導電層をダイボ
    ンディングの接着剤として用いるようにしたことを特徴
    とする請求項１記載の半導体装置。
  3. 【請求項３】 前記テープは、前記導電層と、前記導電
    層を保持しかつ前記前処理において前記シリコン半導体
    基板を補強するベーステープとから構成され、前記シリ
    コン半導体基板のダイシング時に前記ベーステープ以外
    を切離しかつ前記組立て工程の実行前に前記ベーステー
    プを前記シリコン半導体基板から剥がすようにしたこと
    を特徴とする請求項１または請求項２記載の半導体装
    置。
  4. 【請求項４】 シリコン半導体基板を少なくとも研磨に
    て薄くする工程と、前記シリコン半導体基板の裏面に第
    １の金属層を形成する工程と、前記第１の金属層が形成
    された前記シリコン半導体基板に熱処理を施して金属シ
    リサイド層を形成する工程と、前記金属シリサイド層上
    に第２の金属層を形成する工程と、前記第２の金属層上
    に電気伝導性が確保された導電層を含むテープに貼る工
    程と、前記導電層を前記シリコン半導体基板から剥がす
    ことなく半導体装置を組立てる工程とを有することを特
    徴とする半導体装置の製造方法。
  5. 【請求項５】 前記半導体装置を組立てる工程は、前記
    導電層をダイボンディングの接着剤として用いるように
    したことを特徴とする請求項４記載の半導体装置。
  6. 【請求項６】 前記テープは、前記導電層と、前記導電
    層を保持しかつ前記前処理において前記シリコン半導体
    基板を補強するベーステープとから構成され、前記シリ
    コン半導体基板のダイシング時に前記ベーステープ以外
    を切離しかつ前記半導体装置を組立てる工程の実行前に
    前記ベーステープを前記シリコン半導体基板から剥がす
    ようにしたことを特徴とする請求項４または請求項５記
    載の半導体装置。
JP23962796A 1996-09-11 1996-09-11 半導体装置の製造方法 Expired - Lifetime JP3013786B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23962796A JP3013786B2 (ja) 1996-09-11 1996-09-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23962796A JP3013786B2 (ja) 1996-09-11 1996-09-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1092778A true JPH1092778A (ja) 1998-04-10
JP3013786B2 JP3013786B2 (ja) 2000-02-28

Family

ID=17047542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23962796A Expired - Lifetime JP3013786B2 (ja) 1996-09-11 1996-09-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3013786B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134441A (ja) * 2000-10-30 2002-05-10 Fuji Electric Co Ltd 電力用半導体素子の製造方法
JP2002270676A (ja) * 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置の製造方法
KR20030079560A (ko) * 2002-04-04 2003-10-10 이성민 Ｆｒｐ가 도포된 반도체 웨이퍼 및 그러한 웨이퍼를이용한 반도체 칩, 그리고 그들의 제조 방법
US7274091B2 (en) 2004-07-14 2007-09-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing a semiconductor device
US7419885B2 (en) 2004-11-16 2008-09-02 Tdk Corporation Method for cutting a wafer using a protection sheet
US7485547B2 (en) 2004-05-07 2009-02-03 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
JPWO2007060837A1 (ja) * 2005-11-22 2009-05-07 サクセスインターナショナル株式会社 半導体装置の製造方法
JP2010010447A (ja) * 2008-06-27 2010-01-14 Disco Abrasive Syst Ltd 半導体デバイスの電極形成方法
US9018775B2 (en) 2013-07-08 2015-04-28 Mitsubishi Electric Corporation Semiconductor device
JP2015130417A (ja) * 2014-01-08 2015-07-16 日東電工株式会社 フィルム状接着剤、フィルム状接着剤付きダイシングテープ、半導体装置の製造方法、及び半導体装置
JP2019096762A (ja) * 2017-11-24 2019-06-20 株式会社ディスコ チップの形成方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134441A (ja) * 2000-10-30 2002-05-10 Fuji Electric Co Ltd 電力用半導体素子の製造方法
JP4617559B2 (ja) * 2000-10-30 2011-01-26 富士電機システムズ株式会社 電力用半導体素子の製造方法
JP4497737B2 (ja) * 2001-03-12 2010-07-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002270676A (ja) * 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置の製造方法
KR20030079560A (ko) * 2002-04-04 2003-10-10 이성민 Ｆｒｐ가 도포된 반도체 웨이퍼 및 그러한 웨이퍼를이용한 반도체 칩, 그리고 그들의 제조 방법
US7485547B2 (en) 2004-05-07 2009-02-03 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
US7274091B2 (en) 2004-07-14 2007-09-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing a semiconductor device
US7419885B2 (en) 2004-11-16 2008-09-02 Tdk Corporation Method for cutting a wafer using a protection sheet
JPWO2007060837A1 (ja) * 2005-11-22 2009-05-07 サクセスインターナショナル株式会社 半導体装置の製造方法
JP2010010447A (ja) * 2008-06-27 2010-01-14 Disco Abrasive Syst Ltd 半導体デバイスの電極形成方法
US9018775B2 (en) 2013-07-08 2015-04-28 Mitsubishi Electric Corporation Semiconductor device
JP2015130417A (ja) * 2014-01-08 2015-07-16 日東電工株式会社 フィルム状接着剤、フィルム状接着剤付きダイシングテープ、半導体装置の製造方法、及び半導体装置
JP2019096762A (ja) * 2017-11-24 2019-06-20 株式会社ディスコ チップの形成方法

Also Published As

Publication number Publication date
JP3013786B2 (ja) 2000-02-28

Similar Documents

Publication Publication Date Title
US5770468A (en) Process for mounting a semiconductor chip to a chip carrier by exposing a solder layer to a reducing atmosphere
JP3621093B2 (ja) 集積回路装置を製造するための方法及び装置
TWI229435B (en) Manufacture of semiconductor device
US9245861B2 (en) Wafer process for molded chip scale package (MCSP) with thick backside metallization
CN101904004A (zh) 晶圆级芯片尺寸封装及制造方法
US11594504B2 (en) Nickel alloy for semiconductor packaging
JP3013786B2 (ja) 半導体装置の製造方法
US10424542B2 (en) Semiconductor device
US7678609B2 (en) Semiconductor package with redistributed pads
US9520380B2 (en) Wafer process for molded chip scale package (MCSP) with thick backside metallization
JPS63213943A (ja) 三次元半導体集積回路の製造方法
US3986251A (en) Germanium doped light emitting diode bonding process
US9806006B2 (en) Etch isolation LPCC/QFN strip
CN106328545A (zh) 超薄芯片的双面暴露封装结构及其制造方法
JP2001267461A (ja) 半導体装置の製造方法
US20210249306A1 (en) Semiconductor die singulation
JP3618316B2 (ja) 半導体装置の製造方法
JP2004103919A (ja) 半導体ウェーハ及びその製造方法並びに半導体装置
JPH05291186A (ja) 半導体チップの表面上に金属コンタクトを形成する方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
TWI557813B (zh) 超薄芯片的雙面暴露封裝結構及其製造方法
JP2004031639A (ja) 樹脂封止型半導体装置の製造方法
JPS6066440A (ja) 半導体装置の製造方法
CN117672964A (zh) 一种功率器件芯片的超薄制备与封装方法
JPH0870069A (ja) 半導体装置