JP2010010447A - 半導体デバイスの電極形成方法 - Google Patents

半導体デバイスの電極形成方法 Download PDF

Info

Publication number
JP2010010447A
JP2010010447A JP2008168682A JP2008168682A JP2010010447A JP 2010010447 A JP2010010447 A JP 2010010447A JP 2008168682 A JP2008168682 A JP 2008168682A JP 2008168682 A JP2008168682 A JP 2008168682A JP 2010010447 A JP2010010447 A JP 2010010447A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
mask member
gold
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008168682A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2008168682A priority Critical patent/JP2010010447A/ja
Priority to US12/476,347 priority patent/US20090325380A1/en
Publication of JP2010010447A publication Critical patent/JP2010010447A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation

Abstract

【課題】高価な金(Au)を経済的に使用することができる半導体デバイスの電極形成方法を提供する。
【解決手段】半導体基板の表面に格子状に形成された複数のストリートによって区画された領域にデバイスが形成された半導体ウエーハにおける半導体基板の裏面に電極を形成する半導体デバイスの電極形成方法であって、半導体基板の裏面におけるデバイスの電極領域と対応する領域に開口が形成されたマスク部材を貼着するマスキング工程と、マスキング工程が実施された半導体基板の裏面に金をスパッタリングによって積層し半導体基板の裏面におけるデバイスの電極領域に電極を形成する電極形成工程と、電極形成工程が実施された半導体基板の裏面に貼着されているマスク部材を剥離するマスク部材剥離工程と、マスク部材剥離工程によって剥離されたマスク部材に積層されている金を回収する金回収工程とを含む。
【選択図】図５

Description

本発明は、半導体基板の表面に格子状に形成された複数のストリートによって区画された領域にデバイスを形成するとともに、半導体基板の裏面に電極を形成する半導体デバイスの電極形成方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体基板の表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域に、IC,LSI、IBGT(絶縁ゲートバイボーラトランジスタ)等のデバイスを形成する。絶縁ゲートバイボーラトランジスタ等の個別半導体デバイスの裏面には電極となる金属層が積層されている。半導体基板の表面に絶縁ゲートバイボーラトランジスタ等が形成された半導体ウエーハは、半導体基板の裏面に金属層を積層した後に、ストリートに沿って切断し個々のデバイスに分割している。（例えば、特許文献１参照。）
特開平１０−９２７７８号公報
而して、半導体基板の裏面に積層する電極となる金属層は金(Au)によって形成されており、半導体基板の裏面におけるデバイスの電極領域以外の領域にも高価な金(Au)による層を形成することは不経済である。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、高価な金(Au)を経済的に使用することができる半導体デバイスの電極形成方法を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、半導体基板の表面に格子状に形成された複数のストリートによって区画された領域にデバイスが形成された半導体ウエーハにおける該半導体基板の裏面に電極を形成する半導体デバイスの電極形成方法であって、
該半導体基板の裏面における該デバイスの電極領域と対応する領域に開口が形成されたマスク部材を該半導体基板の裏面に貼着するマスキング工程と、
該マスキング工程が実施された該半導体基板の裏面に金をスパッタリングによって積層し、該半導体基板の裏面における該デバイスの電極領域に電極を形成する電極形成工程と、
該電極形成工程が実施された該半導体基板の裏面に貼着されている該マスク部材を剥離するマスク部材剥離工程と、
該マスク部材剥離工程によって剥離されたマスク部材に積層されている金を回収する金回収工程と、を含む、
ことを特徴とする半導体デバイスの電極形成方法が提供される。
本発明による半導体デバイスの電極形成方法においては、半導体基板の裏面における該デバイスの電極領域と対応する領域に開口が形成されたマスク部材を半導体基板の裏面に貼着し、半導体基板の裏面に金をスパッタリングによって積層して半導体基板の裏面におけるデバイスの電極領域に電極を形成するので、半導体基板に積層される金は必要最小限となる。そして、上記スパッタリングにおいてマスク部材の表面に積層されている金は回収されるので、高価な金を再使用することができる。
以下、本発明による半導体デバイスの電極形成方法について添付図面を参照して、更に詳細に説明する。
図１には、本発明による半導体デバイスの電極形成方法によって加工される半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、例えば厚さが１００μmのシリコンからなる半導体基板２０の表面２０ａに格子状に形成されて複数のストリート２１によって区画された複数の矩形領域が形成され、この複数の矩形領域に絶縁ゲートバイボーラトランジスタ等のデバイス２２が形成されている。
上述した半導体ウエーハ２を構成する半導体基板２０の表面２０ａには、デバイス２２を保護するために図２に示すように保護テープ３を貼着する（保護テープ貼着工程）。
次に、図３の(a)および(b)に示すように、上記半導体ウエーハ２を構成する半導体基板２０の裏面２０bにおけるデバイス２２の電極領域と対応する領域に開口４1が形成されたマスク部材４を半導体基板２０の裏面２０bに貼着するマスキング工程を実施する。なお、マスク部材４は適宜の合成樹脂シートからなり、半導体基板２０の表面２０ａに形成されたデバイス２２の電極領域に対応する領域が打ち抜かれて複数の開口４1が形成されている。このように形成されたマスク部材４の裏面に粘着材が塗布され、この粘着材によって半導体基板２０の裏面２０bに貼着する。なお、マスキング工程は、半導体基板２０の裏面２０bにホトレジスト膜を被覆し、電極領域を露光して開口を形成してもよい。
上述したマスキング工程を実施したならば、半導体ウエーハ２を構成する半導体基板２０の裏面２０bに金をスパッタリングによって積層し、半導体基板２０の裏面２０bにおけるデバイス２２の電極領域に電極を形成する電極形成工程を実施する。この電極形成工程は、図４に示すスパッタ装置５を用いて実施する。図４に示すスパッタ装置５は、スパッタチャンバー５１を形成するハウジング５２と、該ハウジング５２のスパッタチャンバー５１内に配設され被加工物を保持する陽極となる静電吸着式の保持テーブル５３と、該保持テーブル５３と対向して配設され積層する金(Au)からなるターゲット５４を取り付ける陰極５５と、ターゲット５４を励磁する励磁手段５６と、陰極５５に高周波電圧を印加する高周波電源５７とからなっている。なお、ハウジング５２には、スパッタチャンバー５１内を図示しない減圧手段に連通する減圧口５２１と、スパッタチャンバー５１内を図示しないスパッタガス供給手段に連通する導入口５２２が設けられている。
上記のように構成されたスパッタ装置５を用いて上述した電極形成工程を実施するには、保持テーブル５３上に上述したマスキング工程が実施された半導体ウエーハ２を構成する半導体基板２０の表面２０aに貼着された保護テープ３側を載置し、静電吸着保持する。従って、保持テーブル５３上に静電吸着保持された半導体ウエーハ２を構成する半導体基板２０の裏面２０bに貼着されたマスク部材４が上側となる。次に、励磁手段５６を作動してターゲット５４を励磁するとともに、陰極５５に高周波電源５７から例えば４０kHzの高周波電圧を印加する。そして、図示しない減圧手段を作動してスパッタチャンバー５１内を１０−２Pa〜１０−4Pa程度に減圧するとともに、図示しないスパッタガス供給手段を作動してスパッタチャンバー５１内にアルゴンガスを導入してプラズマを発生させる。従って、プラズマ中のアルゴンガスが陰極５５に取り付けられた金からなるターゲット５４に衝突し、この衝突によって飛散する金粒子はマスク部材４および該マスク部材４に形成された複数の開口４１を通して半導体ウエーハ２を構成する半導体基板２０の裏面２０bに金層が堆積する。この結果、図５に示すように半導体基板２０の表面２０aには、デバイス２２の電極領域に金(Au)の層からなる電極２４が形成される。一方、マスク部材４の表面にも金(Au)の層２４０が積層される。
上述した電極形成工程を実施したならば、図６に示すように半導体ウエーハ２を構成する半導体基板２０の裏面２０bに貼着されているマスク部材４を剥離するマスク部材剥離工程を実施する。この結果、半導体ウエーハ２を構成する半導体基板２０の裏面２０bには、デバイス２２の電極領域に金(Au)からなる複数の電極２４が形成されている。そして、半導体基板２０の裏面２０bから剥離されたマスク部材４の表面には金(Au)の層２４０が積層されている。
以上のようにして半導体基板２０の裏面２０bにおける複数のデバイス２２の電極領域に金(Au)からなる複数の電極２４が形成された半導体ウエーハ２は、次工程である分割工程において、切削装置等によりストリート２２に沿って切断され、裏面に電極２４が形成された個々のデバイス２２に分割される。
一方、マスク部材４の表面には上述したように金(Au)の層２４０が積層されており、この金(Au)を廃棄することは不経済であるため回収する。この回収方法としては、例えば図７に示すように金(Au)の層２４０が積層されているマスク部材４を燃焼炉６に投入し、合成樹脂からなるマスク部材４を焼却することにより、マスク部材４の表面に積層されている金(Au)を回収する（金回収工程）。
以上のように、図示の実施形態においては、半導体基板２０の裏面２０bにおけるデバイス２２の電極領域と対応する領域に開口４1が形成されたマスク部材４を半導体基板２０の裏面２０bに貼着し、半導体ウエーハ２を構成する半導体基板２０の裏面２０bに金(Au)をスパッタリングによって積層して半導体基板２０の裏面２０bにおけるデバイス２２の電極領域に電極を形成するので、半導体基板２０の裏面２０bに積層される金(Au)は必要最小限となる。そして、上記スパッタリングにおいてマスク部材４の表面に積層されている金(Au)の層２４０は回収されるので、高価な金(Au)を再使用することができる。
本発明による半導体デバイスの電極成形方法によって加工される半導体ウエーハの斜視図。 図１に示す半導体ウエーハの表面に保護テープを貼着した状態を示す斜視図。 本発明による半導体デバイスの電極成形方法におけるマスキング工程を示す説明図。 本発明による半導体デバイスの電極成形方法における電極形成工程を示す説明図。 図４に示す電極形成工程が実施された半導体ウエーハの断面拡大図。 本発明による半導体デバイスの電極成形方法におけるマスク部材剥離工程を示す説明図。 本発明による半導体デバイスの電極成形方法における金回収工程を示す説明図。
符号の説明
２：半導体ウエーハ
２０：半導体基板
２１：ストリート
２２：デバイス
２４：電極
３：保護テープ
４：マスク部材
５：スパッタ装置
５１：スパッタチャンバー
５３：保持テーブル
５４：ターゲット

Claims (1)

  1. 半導体基板の表面に格子状に形成された複数のストリートによって区画された領域にデバイスが形成された半導体ウエーハにおける該半導体基板の裏面に電極を形成する半導体デバイスの電極形成方法であって、
    該半導体基板の裏面における該デバイスの電極領域と対応する領域に開口が形成されたマスク部材を貼着するマスキング工程と、
    該マスキング工程が実施された該半導体基板の裏面に金をスパッタリングによって積層し、該半導体基板の裏面における該デバイスの電極領域に電極を形成する電極形成工程と、
    該電極形成工程が実施された該半導体基板の裏面に貼着されている該マスク部材を剥離するマスク部材剥離工程と、
    該マスク部材剥離工程によって剥離されたマスク部材に積層されている金を回収する金回収工程と、を含む、
    ことを特徴とする半導体デバイスの電極形成方法。
JP2008168682A 2008-06-27 2008-06-27 半導体デバイスの電極形成方法 Pending JP2010010447A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008168682A JP2010010447A (ja) 2008-06-27 2008-06-27 半導体デバイスの電極形成方法
US12/476,347 US20090325380A1 (en) 2008-06-27 2009-06-02 Method for forming electrode on semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008168682A JP2010010447A (ja) 2008-06-27 2008-06-27 半導体デバイスの電極形成方法

Publications (1)

Publication Number Publication Date
JP2010010447A true JP2010010447A (ja) 2010-01-14

Family

ID=41447971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008168682A Pending JP2010010447A (ja) 2008-06-27 2008-06-27 半導体デバイスの電極形成方法

Country Status (2)

Country Link
US (1) US20090325380A1 (ja)
JP (1) JP2010010447A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011009019A1 (de) 2010-01-20 2011-07-21 Sumitomo Heavy Industries, Ltd. Pulsrohrkühler

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783574A (zh) * 2017-02-14 2017-05-31 上海华虹宏力半导体制造有限公司 一种解决剥离金属制程阈值电压偏移问题的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236759A (ja) * 1991-01-19 1992-08-25 Hitachi Cable Ltd 蒸着装置
JPH06108252A (ja) * 1992-09-16 1994-04-19 Internatl Business Mach Corp <Ibm> 選択的な金の低温化学蒸着
JPH1092778A (ja) * 1996-09-11 1998-04-10 Nec Corp 半導体装置及びその製造方法
JP2002111176A (ja) * 2000-09-26 2002-04-12 Rohm Co Ltd 導電路の形成方法および基板
JP2003173972A (ja) * 2001-12-04 2003-06-20 Fuji Xerox Co Ltd 窒化物半導体素子の製造方法及び該製造方法により得られたパターン体
JP2005256063A (ja) * 2004-03-10 2005-09-22 Ulvac Japan Ltd 水崩壊性Ａｌ複合材料、この材料からなるＡｌ膜、Ａｌ粉及びこれらの製造方法、並びに成膜室用構成部材及び成膜材料の回収方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902872B2 (en) * 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
EP1515364B1 (en) * 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
JP2007526826A (ja) * 2004-03-05 2007-09-20 メルク　パテント　ゲゼルシャフト　ミット　ベシュレンクテル　ハフトング 液晶ディスプレイの使用およびそれらのリサイクル方法
DE102005002550B4 (de) * 2005-01-19 2007-02-08 Infineon Technologies Ag Lift-Off-Verfahren
GB2425401A (en) * 2005-04-21 2006-10-25 Stuart Philip Speakman Manufacture of microstructures using peelable mask

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236759A (ja) * 1991-01-19 1992-08-25 Hitachi Cable Ltd 蒸着装置
JPH06108252A (ja) * 1992-09-16 1994-04-19 Internatl Business Mach Corp <Ibm> 選択的な金の低温化学蒸着
JPH1092778A (ja) * 1996-09-11 1998-04-10 Nec Corp 半導体装置及びその製造方法
JP2002111176A (ja) * 2000-09-26 2002-04-12 Rohm Co Ltd 導電路の形成方法および基板
JP2003173972A (ja) * 2001-12-04 2003-06-20 Fuji Xerox Co Ltd 窒化物半導体素子の製造方法及び該製造方法により得られたパターン体
JP2005256063A (ja) * 2004-03-10 2005-09-22 Ulvac Japan Ltd 水崩壊性Ａｌ複合材料、この材料からなるＡｌ膜、Ａｌ粉及びこれらの製造方法、並びに成膜室用構成部材及び成膜材料の回収方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011009019A1 (de) 2010-01-20 2011-07-21 Sumitomo Heavy Industries, Ltd. Pulsrohrkühler

Also Published As

Publication number Publication date
US20090325380A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
CN100499073C (zh) 半导体芯片制造方法
JP4791772B2 (ja) ウェーハの加工方法
KR101602967B1 (ko) 웨이퍼의 가공 방법
JP4338650B2 (ja) 半導体チップの製造方法
KR102060869B1 (ko) 펠리클의 제조 방법 및 펠리클 부착 포토마스크의 제조 방법
JP2007281526A (ja) 半導体ウェハの処理方法
JP2005294623A (ja) ウェーハの加工方法
CN107180788A (zh) 元件芯片的制造方法
TW200937514A (en) Semiconductor chip fabrication method
JP4416108B2 (ja) 半導体ウェーハの製造方法
JP2018137405A (ja) 素子チップおよびその製造方法
JP2010016116A (ja) 半導体デバイスの製造方法
JP2018060905A (ja) 静電チャックプレート及び静電チャックプレートの製造方法
CN108735667B (zh) 器件芯片的制造方法
CN107180754B (zh) 等离子体处理方法
JP2019114712A (ja) 素子チップの製造方法
TW200532786A (en) Wafer transcription method
JP6564669B2 (ja) デバイスの製造方法
JP2010010447A (ja) 半導体デバイスの電極形成方法
JP2004140227A (ja) 半導体ウエーハ保護ユニット及び半導体ウエーハ処理方法
JP2012170955A (ja) パターン形成方法
JP2009095962A (ja) 薄膜半導体装置の製造方法
JP6582616B2 (ja) 半導体チップの製造方法
JP4835583B2 (ja) ダイアタッチフィルム付きの半導体装置の製造方法
JP2019102481A (ja) 被加工物の加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131022