TWI557813B - 超薄芯片的雙面暴露封裝結構及其製造方法 - Google Patents

超薄芯片的雙面暴露封裝結構及其製造方法 Download PDF

Info

Publication number
TWI557813B
TWI557813B TW104121563A TW104121563A TWI557813B TW I557813 B TWI557813 B TW I557813B TW 104121563 A TW104121563 A TW 104121563A TW 104121563 A TW104121563 A TW 104121563A TW I557813 B TWI557813 B TW I557813B
Authority
TW
Taiwan
Prior art keywords
chip
molding compound
lead frame
metal layer
double
Prior art date
Application number
TW104121563A
Other languages
English (en)
Other versions
TW201703160A (zh
Inventor
龔玉平
隋曉明
魯軍
彥迅 薛
Original Assignee
萬國半導體（開曼）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體（開曼）股份有限公司 filed Critical 萬國半導體（開曼）股份有限公司
Priority to TW104121563A priority Critical patent/TWI557813B/zh
Application granted granted Critical
Publication of TWI557813B publication Critical patent/TWI557813B/zh
Publication of TW201703160A publication Critical patent/TW201703160A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

超薄芯片的雙面暴露封裝結構及其製造方法
本發明有關於一種超薄芯片的雙面暴露封裝結構及其製造方法。
對於功率MOSFET(金屬氧化物半導體場效應晶體管)而言，阻抗和熱性能是兩個非常重要的性能參數，為了改善阻抗和熱性能，通常的做法是在封裝結構中採用更薄的芯片並且將FET(場效應管)的源極或者汲極暴露在封裝結構之外，但是當晶片研磨到200um以下，就很容易在研磨及後續的切割和封裝過程當中發生破裂和碎片，因而有必要研發新的封裝製程以便得到具備低阻抗高散熱性能的半導體晶片封裝。
本發明提供一種超薄芯片的雙面暴露封裝結構及其製造方法，採用了減薄的芯片結構，降低了電阻，並且將半導體元件的源極、閘極和汲極都暴露在塑封料之外，這種雙面暴露的封裝結構，大大提高了元件的散熱性能。
為了達到上述目的，本發明提供一種製造超薄芯片的雙面暴露封裝結構的方法，包含以下步驟：製備頂面具有源極電極和閘極電極的芯片；提供一導線框架，將芯片藉由倒裝芯片的方式黏結到導線框架的頂面；從導線框架的頂面注入第一塑封料，對導線框架上的芯片進行塑封；研磨第一塑封料和芯片的背面，減薄塑封料和芯片的厚度，將芯片背面暴露在第一塑封料的頂部； 在導線框架的頂面沉積一遮罩層，該遮罩層未覆蓋芯片背面的面積；在芯片背面沉積一背面金屬層；藉由線夾附著方式連接芯片背面；從導線框架的頂面注入第二塑封料，對導線框架和芯片進行頂部暴露塑封，將連接芯片背面的線夾暴露在第二塑封料的頂部，將導線框架的底面暴露在第二塑封料的底部；切割導線框架和第二塑封料以形成多個雙面暴露的半導體封裝結構。
在導線框架的頂面沉積該遮罩層覆蓋除了芯片背面的所有其他面積，在芯片背面沉積一背面金屬層的步驟之後，還包含移除遮罩層的步驟。
在切割導線框架和第二塑封料的步驟之前，還包含在塑封形成的塑封體外露的導線框架表面鍍錫的步驟。
所述的製備芯片的步驟進一步包含以下步驟：在包含多顆芯片的晶片的頂面電鍍形成芯片的源極電極和閘極電極；研磨晶片的背面，減薄晶片的厚度；切割晶片，將芯片從晶片上分離。
所述的源極金屬層和閘極金屬層的厚度為10~20um。
研磨晶片的背面，將晶片的厚度研磨至300~400um。
所述的導線框架為平板結構，該導線框架包含複數個基島區，所述的基島區包含源極連接區和閘極連接區，以及分別位於源極連接區一側和閘極連接區一側的汲極連接區。
從導線框架的頂面注入的第一塑封料包裹住芯片，而汲極連接區在第一塑封料外圍，所述的線夾連接芯片背面和汲極連接區。
所述的第一塑封料的厚度從導線框架與芯片黏結的頂面算起為450~500um。
在芯片背面沉積的背面金屬層為鈦鎳銀合金，所述的背面金屬層與芯片背面的汲極區電接觸形成芯片的汲極電極。
所述的背面金屬層的厚度為20um。
所述的第一塑封料和第二塑封料為環氧塑封料。
暴露於第二塑封料的線夾的橋面部分形成超薄芯片的雙面暴露封裝結構的汲極，暴露於第二塑封料的導線框架的汲極連接區形成超薄芯片的雙面暴露封裝結構的汲極，暴露於第二塑封料的導線框架的源極連接區形成超薄芯片的雙面暴露封裝結構的源極，暴露於第二塑封料的導線框架的閘極連接區形成超薄芯片的雙面暴露封裝結構的閘極。
研磨第一塑封料和芯片的背面，將第一塑封料的厚度研磨至小於或等於50um，第一塑封料的厚度等於芯片的厚度加上芯片上的源極金屬層或閘極金屬層的厚度。
本發明還提供一種超薄芯片的雙面暴露封裝結構，包含：一芯片，該芯片的頂面設置有源極金屬層和閘極金屬層，該芯片的背面設置有背面金屬層，芯片的厚度加上芯片頂面和背面金屬層的厚度小於或等於70um；一導線框架，該導線框架包含複數個基島區，所述的基島區包含源極連接區和閘極連接區，以及分別位於源極連接區一側和閘極連接區一側的汲極連接區，所述的源極連接區與芯片頂面的源極金屬層黏結，所述的閘極連接區與芯片頂面的源極金屬層黏結；第一塑封料，該第一塑封料包覆芯片，而汲極連接區在第一塑封料外圍，其中，芯片的背面暴露於第一塑封料；一線夾，該線夾為橋型結構，該線夾的橋面部分接觸芯片背面的背面金屬層，線夾的橋腳部分連接導線框架上的汲極連接區；第二塑封料，該第二塑封料包覆芯片、第一塑封料、線 夾和導線框架，其中，線夾的橋面部分暴露於第二塑封料，導線框架的源極連接區、閘極連接區和汲極連接區暴露於第二塑封料。
在晶片的頂面電鍍鎳/金或電鍍銅柱形成芯片上的源極金屬層和閘極金屬層，所述的源極金屬層與芯片頂面上的源極區電接觸形成芯片的源極電極，所述的閘極金屬層與芯片頂面上的閘極區電接觸形成芯片的閘極電極，所述的源極金屬層和閘極金屬層的厚度為10~20um。
所述的背面金屬層為鈦鎳銀合金，所述的背面金屬層與芯片背面的汲極區電接觸形成芯片的汲極電極，所述的背面金屬層的厚度為20um。
所述的導線框架為平板結構，所述的導線框架由導電材料製成。
所述的第一塑封料的厚度小於等於50um，第一塑封料的厚度等於芯片的厚度加上芯片上的源極金屬層或閘極金屬層的厚度。
暴露於第二塑封料的線夾的橋面部分形成超薄芯片的雙面暴露封裝結構的汲極，暴露於第二塑封料的導線框架的汲極連接區形成超薄芯片的雙面暴露封裝結構的汲極，暴露於第二塑封料的導線框架的源極連接區形成超薄芯片的雙面暴露封裝結構的源極，暴露於第二塑封料的導線框架的閘極連接區形成超薄芯片的雙面暴露封裝結構的閘極。
本發明採用了減薄的芯片結構，降低了電阻，並且將半導體元件的源極、閘極和汲極都暴露在塑封料之外，這種雙面暴露的封裝結構，大大提高了元件的散熱性能。
1‧‧‧晶片
101‧‧‧源極金屬層
102‧‧‧閘極金屬層
103‧‧‧背面金屬層
11‧‧‧芯片
2‧‧‧導線框架
201‧‧‧頂面
202‧‧‧底面
21‧‧‧基島區
211‧‧‧源極連接區
212‧‧‧閘極連接區
213‧‧‧汲極連接區
3‧‧‧第一塑封料
4‧‧‧遮罩層
5‧‧‧線夾
501‧‧‧橋面部分
502‧‧‧橋腳部分
6‧‧‧第二塑封料
701‧‧‧源極
702‧‧‧閘極
703‧‧‧汲極
第1圖是在晶片上電鍍源極電極和閘極電極的示意圖。
第2圖是單個芯片的示意圖。
第3圖是導線框架的示意圖。
第4圖是以倒裝芯片的方式將芯片黏結到導線框架上的示意圖。
第5圖是對導線框架上的芯片進行塑封的示意圖。
第6圖是研磨塑封料和芯片的示意圖。
第7圖是在導線框架上設置遮罩層的示意圖。
第8圖是藉由線夾附著方式連接芯片背面和導線框架的示意圖。
第9圖對導線框架和芯片進行頂部暴露塑封的示意圖。
第10圖是單個半導體封裝結構的剖面圖。
第11圖是單個半導體封裝結構的頂面示意圖。
第12圖是單個半導體封裝結構的底面示意圖。
以下根據第1至12圖，具體說明本發明的較佳實施例。
本發明提供一種製造超薄芯片的雙面暴露封裝結構的方法，包含以下步驟：製備芯片，該芯片的頂面具有源極電極和閘極電極；提供一導線框架，將芯片藉由倒裝芯片的方式黏結到導線框架的頂面；對導線框架上的芯片進行塑封；研磨塑封料和芯片的背面，減薄塑封料和芯片的厚度，暴露芯片背面；在導線框架的頂面沉積一遮罩層(photo resist)，該遮罩層覆蓋除了芯片背面的所有其他面積；在芯片背面沉積一背面金屬層；藉由線夾附著方式連接芯片背面和導線框架；從導線框架的頂面注入塑封料，對導線框架和芯片進行頂部暴露塑封，將連接芯片背面和導線框架的線夾暴露在塑封料的頂部，將導線框架的底面暴露在塑封料的底部；在塑封形成的塑封體外露的導線框架表面鍍錫；(這是一個可選的步驟，目的防止導線框架的外露部分發生氧化，並便於SMT(surface mounting technology)貼裝)。
切割導線框架和塑封料以形成多個雙面暴露的半導體封裝結構。
製備芯片的步驟進一步包含以下步驟：在包含多顆芯片的晶片的頂面電鍍形成芯片的源極電極和閘極電極；研磨晶片的背面，減薄晶片的厚度；切割晶片，將芯片從晶片上分離。
如第1圖所示，半導體晶片(wafer)1包含複數個芯片(die)11，芯片11的源極區(圖中未示)和閘極區(圖中未示)位於芯片的頂面，芯片11的汲極區(圖中未示)位於芯片的底面(背面)，在晶片1的頂面電鍍鎳/金(Ni/Au)或電鍍銅柱(Cu pillar)形成芯片上的源極金屬層101和閘極金屬層102，源極金屬層101與芯片的源極區電接觸形成芯片11的源極電極，閘極金屬層102與芯片的閘極區電接觸形成芯片11的閘極電極，電鍍形成的源極金屬層101和閘極金屬層102的厚度大於5um，較佳大約為10~20um。電鍍結束後，研磨晶片1的底面，將晶片1的厚度研磨至大約300~400um。如第2圖所示，將晶片1切割為單個的芯片11，單個芯片11的厚度大約為300~400um。
如第3圖所示，導線框架2由導電材料製成，導線框架2為平板結構，該導線框架2具有頂面201和底面202，該導線框架包含複數個連接在一起的基島區21成一陣列，基島區21包含源極連接區211和閘極連接區212。在第3圖所示的較佳實施例中，基島區21還包含以及分別位於源極連接區211一側和閘極連接區212一側的汲極連接區213。在其它較佳實施例中也可選擇導線框架2的基島區不提供位於源極連接區211一側和閘極連接區212一側的汲極連接區213，而使汲極連接區的位置留空(未顯示)。
如第4圖所示，將芯片11藉由倒裝芯片(Flip Chip)的方式黏結到導線框架2上的基島區21，將芯片11上的源極金屬層101黏結到導線框架2上的源 極連接區211，將芯片11上的閘極金屬層102黏結到導線框架2上的閘極連接區212。
如第5圖所示，對導線框架上的芯片進行塑封，形成的第一塑封料(Molding Compound)3包裹住芯片11，而汲極連接區213在第一塑封料3外圍。 該第一塑封料3的厚度從導線框架與芯片黏結的頂面算起大約為450~500um，以便完全覆蓋芯片，第一塑封料3一般為環氧塑封料。
如第6圖所示，研磨第一塑封料3和芯片11，將第一塑封料3的厚度研磨至大約50um(或者小於50um)，暴露出芯片11背面的汲極區，研磨後的第一塑封料3的厚度從導線框架與芯片黏結的頂面算起等於研磨後的芯片11的厚度加上芯片11上的源極金屬層101/閘極金屬層102的厚度，比如：當芯片11上的源極金屬層101/閘極金屬層102的厚度為20um，研磨後芯片11的厚度為30um，第一塑封料3的厚度從導線框架與芯片黏結的頂面算起為50um=芯片11的厚度30um+芯片11上的源極金屬層101/閘極金屬層102的厚度20um。將該研磨制程從較大面積的晶片轉移應用到更小面積的芯片，大大減低研磨過程因施加的壓力不勻而引起晶片破裂的情形，可以獲得低於50um的超薄芯片，在研磨過程中，第一塑封料3能夠保護芯片11免於破裂和碎片。
如第7圖所示，遮罩層4覆蓋導線框架2上除了芯片11背面的汲極區以外的所有其他面積，該遮罩層4可採用光刻膠，該遮罩層4的作用是確保在後續的金屬沉積制程中，僅僅將背面金屬層沉積在芯片11的背面部分，在背面金屬層103沉積完成後，該遮罩層4被移除。
如第10圖所示，在芯片11背面沉積一背面金屬層103，該背面金屬層103為鈦(Ti)鎳(Ni)銀(Ag)合金，厚度大於5um，較佳厚度為10-20um左右，背面金屬層103與芯片背面的汲極區電接觸形成芯片11的汲極電極。
如第8圖和第10圖所示，藉由線夾5連接芯片11的背面和導線框架2，線夾5為橋型結構，線夾5的橋面部分501接觸芯片11背面的背面金屬層，線夾5的橋腳部分502連接導線框架2上的汲極連接區213。可將複數個線夾5形成的線夾陣列安裝在對應的載有已鍍好背面金屬層103的芯片11的導線框架2陣列上，以提高封裝的效率。第10圖所示的線夾5具有相對於橋面部分501對稱的兩個橋腳部分502，也可採用單邊橋腳的線夾。另外。在其它較佳實施例中當選擇導線框架2的基島區不提供位於源極連接區211一側和閘極連接區212一側的汲極連接區213。而使汲極連接區的位置留空(未顯示)時，線夾5的橋腳部分502延伸到與源極連接區211和閘極連接區212的底面共面的平面(未顯示)。如第9圖所示，從導線框架2的頂面注入第二塑封料6，對導線框架2和芯片11進行頂部暴露塑封，將連接芯片11背面和導線框架2的線夾5的橋面部分501暴露在第二塑封料6的頂部，將導線框架2的底面暴露在第二塑封料6的底部。
如第10圖所示，根據第1至9圖的方法，本發明提供一種超薄芯片的雙面暴露封裝結構，包含：一芯片11，該芯片11的頂面設置有源極金屬層101和閘極金屬層102，該芯片11的背面設置有背面金屬層103，芯片的厚度加上芯片頂面和背面金屬層的厚度小於或等於70um；一導線框架2，該導線框架2包含複數個連接在一起的基島區21(如第3圖所示)，基島區21包含源極連接區211和閘極連接區212，以及分別位於源極連接區211一側和閘極連接區212一側的汲極連接區213，源極連接區211與芯片頂面的源極金屬層101黏結，閘極連接區212 與芯片頂面的閘極金屬層102黏結；第一塑封料3，該第一塑封料3包覆芯片11，而汲極連接區213在第一塑封料3外圍，其中，芯片11的背面暴露於第一塑封料3；一線夾5，該線夾5為橋型結構，該線夾5的橋面部分501接觸芯片11背面的背面金屬層103，線夾5的橋腳部分502連接導線框架2上的汲極連接區213；第二塑封料6，該第二塑封料6包覆芯片11、第二塑封料3、線夾5和導線框架2，其中，線夾5的橋面部分501暴露於第二塑封料6，導線框架2的源極連接區211、閘極連接區212和汲極連接區213暴露於第二塑封料6。
如第11圖和第12圖所示，暴露於第二塑封料6的線夾5的橋面部分501形成超薄芯片的雙面暴露封裝結構7的汲極703，暴露於第二塑封料6的導線框架2的汲極連接區213(其連接線夾5的橋腳部分502)形成超薄芯片的雙面暴露封裝結構7的汲極703，暴露於第二塑封料6的導線框架2的源極連接區211形成超薄芯片的雙面暴露封裝結構7的源極701，暴露於第二塑封料6的導線框架2的閘極連接區212形成超薄芯片的雙面暴露封裝結構7的閘極702。
本發明提供的超薄芯片的雙面暴露封裝結構，將源極、閘極和汲極都暴露在塑封料之外，這種雙面暴露的封裝結構，大大提高了元件的散熱性能，同時由於採用了減薄的芯片結構，降低了電阻。
儘管本發明的內容已經藉由上述較佳實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域具通常知識者閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。
101‧‧‧源極金屬層
102‧‧‧閘極金屬層
103‧‧‧背面金屬層
11‧‧‧芯片
2‧‧‧導線框架
211‧‧‧源極連接區
212‧‧‧閘極連接區
213‧‧‧汲極連接區
3‧‧‧第一塑封料
5‧‧‧線夾
501‧‧‧橋面部分
502‧‧‧橋腳部分
6‧‧‧第二塑封料

Claims (20)

  1. 一種製造超薄芯片的雙面暴露封裝結構的方法，其包含以下步驟：製備頂面具有源極電極和閘極電極的芯片；提供一導線框架，將該芯片藉由倒裝芯片的方式黏結到該導線框架的頂面；從該導線框架的頂面注入第一塑封料，對該導線框架上的該芯片進行塑封；研磨該第一塑封料和該芯片的背面，減薄塑封料和該芯片的厚度，將該芯片背面暴露在該第一塑封料的頂部；在該導線框架的頂面沉積一遮罩層，該遮罩層未覆蓋該芯片背面的面積；在該芯片背面沉積一背面金屬層；藉由線夾附著方式連接該芯片背面；從該導線框架的頂面注入第二塑封料，對該導線框架和該芯片進行頂部暴露塑封，將連接該芯片背面的該線夾暴露在該第二塑封料的頂部，將該導線框架的底面暴露在該第二塑封料的底部；以及切割該導線框架和該第二塑封料以形成多個雙面暴露的半導體封裝結構。
  2. 如申請專利範圍第1項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中在該導線框架的頂面沉積該遮罩層覆蓋除了該芯片背面的所有其他面積，在該芯片背面沉積該背面金屬層的步驟之後，更包含移除該遮罩層的步驟。
  3. 如申請專利範圍第1項所述之製造超薄芯片的雙面暴露封裝結構的 方法，其中在切割該導線框架和該第二塑封料的步驟之前，更包含在塑封形成的塑封體外露的該導線框架表面鍍錫的步驟。
  4. 如申請專利範圍第1項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中製備該芯片的步驟進一步包含以下步驟：在包含多顆該芯片的晶片的頂面電鍍形成該芯片的該源極電極和該閘極電極；研磨晶片的背面，減薄晶片的厚度；以及切割晶片，將該芯片從晶片上分離。
  5. 如申請專利範圍第1項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中源極金屬層和閘極金屬層的厚度為10~20um。
  6. 如申請專利範圍第4項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中研磨晶片的背面，將晶片的厚度研磨至300~400um。
  7. 如申請專利範圍第1項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中該導線框架為平板結構，該導線框架包含複數個基島區，該基島區包含源極連接區和閘極連接區，以及分別位於該源極連接區一側和該閘極連接區一側的汲極連接區。
  8. 如申請專利範圍第7項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中從該導線框架的頂面注入的該第一塑封料包裹住該芯片，而該汲極連接區在該第一塑封料外圍，該線夾連接該芯片背面和該汲極連接區。
  9. 如申請專利範圍第6項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中該第一塑封料的厚度從該導線框架與該芯片黏結的頂面算起為450~500um。
  10. 如申請專利範圍第1項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中在該芯片背面沉積的該背面金屬層為鈦鎳銀合金，該背面金屬層與該芯片背面的汲極區電接觸形成該芯片的汲極電極。
  11. 如申請專利範圍第10項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中該背面金屬層的厚度為20um。
  12. 如申請專利範圍第1項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中該第一塑封料和該第二塑封料為環氧塑封料。
  13. 如申請專利範圍第8項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中暴露於該第二塑封料的該線夾的橋面部分形成該超薄芯片的雙面暴露封裝結構的汲極，暴露於該第二塑封料的該導線框架的該汲極連接區形成該超薄芯片的雙面暴露封裝結構的汲極，暴露於該第二塑封料的該導線框架的該源極連接區形成該超薄芯片的雙面暴露封裝結構的源極，暴露於該第二塑封料的該導線框架的該閘極連接區形成該超薄芯片的雙面暴露封裝結構的閘極。
  14. 如申請專利範圍第1至13項中之任一項所述之製造超薄芯片的雙面暴露封裝結構的方法，其中研磨該第一塑封料和該芯片的背面，將該第一塑封料的厚度研磨至小於或等於50um，該第一塑封料的厚度等於該芯片的厚度加上該芯片上的源極金屬層或閘極金屬層的厚度。
  15. 一種超薄芯片的雙面暴露封裝結構，其包含：一芯片，該芯片的頂面設置有源極金屬層和閘極金屬層，該芯片的背面設置有背面金屬層，該芯片的厚度加上該芯片頂面和該背面金屬層的厚度小於或等於70um； 一導線框架，該導線框架包含複數個基島區，該基島區包含源極連接區和閘極連接區，以及分別位於該源極連接區一側和該閘極連接區一側的汲極連接區，該源極連接區與該芯片頂面的該源極金屬層黏結，該閘極連接區與該芯片頂面的該閘極金屬層黏結；第一塑封料，該第一塑封料包覆該芯片，而該汲極連接區在該第一塑封料外圍，其中，該芯片的背面暴露於該第一塑封料；一線夾，該線夾為橋型結構，該線夾的橋面部分接觸該芯片背面的該背面金屬層，該線夾的橋腳部分連接該導線框架上的該汲極連接區；第二塑封料，該第二塑封料包覆該芯片、該第一塑封料、該線夾和該導線框架，其中，該線夾的橋面部分暴露於該第二塑封料，該導線框架的該源極連接區、該閘極連接區和該汲極連接區暴露於該第二塑封料。
  16. 如申請專利範圍第15項所述之超薄芯片的雙面暴露封裝結構，其中在晶片的頂面電鍍鎳/金或電鍍銅柱形成該芯片上的該源極金屬層和該閘極金屬層，該源極金屬層與該芯片頂面上的源極區電接觸形成該芯片的源極電極，該閘極金屬層與該芯片頂面上的閘極區電接觸形成該芯片的閘極電極，該源極金屬層和該閘極金屬層的厚度為10~20um。
  17. 如申請專利範圍第15項所述之超薄芯片的雙面暴露封裝結構，其中該背面金屬層為鈦鎳銀合金，該背面金屬層與該芯片背面的汲極區電接觸形成該芯片的汲極電極，該背面金屬層的厚度為20um。
  18. 如申請專利範圍第15項所述之超薄芯片的雙面暴露封裝結構，其中該導線框架為平板結構，該導線框架由導電材料製成。
  19. 如申請專利範圍第15項所述之超薄芯片的雙面暴露封裝結構，其中該第一塑封料的厚度小於等於50um，該第一塑封料的厚度等於該芯片的厚度加上該芯片上的該源極金屬層或該閘極金屬層的厚度。
  20. 如申請專利範圍第15項所述之超薄芯片的雙面暴露封裝結構，其中暴露於該第二塑封料的該線夾的橋面部分形成該超薄芯片的雙面暴露封裝結構的汲極，暴露於該第二塑封料的該導線框架的該汲極連接區形成該超薄芯片的雙面暴露封裝結構的汲極，暴露於該第二塑封料的該導線框架的該源極連接區形成該超薄芯片的雙面暴露封裝結構的源極，暴露於該第二塑封料的該導線框架的該閘極連接區形成該超薄芯片的雙面暴露封裝結構的閘極。
TW104121563A 2015-07-02 2015-07-02 超薄芯片的雙面暴露封裝結構及其製造方法 TWI557813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104121563A TWI557813B (zh) 2015-07-02 2015-07-02 超薄芯片的雙面暴露封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104121563A TWI557813B (zh) 2015-07-02 2015-07-02 超薄芯片的雙面暴露封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI557813B true TWI557813B (zh) 2016-11-11
TW201703160A TW201703160A (zh) 2017-01-16

Family

ID=57851583

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121563A TWI557813B (zh) 2015-07-02 2015-07-02 超薄芯片的雙面暴露封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI557813B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201021179A (en) * 2008-11-17 2010-06-01 Great Team Backend Foundry Inc Flip-chip chip-scale package structure
TW201126661A (en) * 2010-01-18 2011-08-01 Chipmos Technologies Inc MEMS chip package and method for making the same
TW201131712A (en) * 2010-03-12 2011-09-16 Richtek Technology Corp Flip chip package structure with heat dissipation enhancement and its application
TW201212132A (en) * 2010-09-07 2012-03-16 Alpha & Omega Semiconductor Cayman Ltd A method of semiconductor package with die exposure
TW201306143A (zh) * 2011-07-29 2013-02-01 Alpha & Omega Semiconductor Cayman Ltd 一種將晶片底部和周邊包封的晶片級封裝方法
TW201405748A (zh) * 2012-07-18 2014-02-01 Alpha & Omega Semiconductor Cayman Ltd 帶有晶片尺寸襯底的扇出型半導體裝置及製備方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201021179A (en) * 2008-11-17 2010-06-01 Great Team Backend Foundry Inc Flip-chip chip-scale package structure
TW201126661A (en) * 2010-01-18 2011-08-01 Chipmos Technologies Inc MEMS chip package and method for making the same
TW201131712A (en) * 2010-03-12 2011-09-16 Richtek Technology Corp Flip chip package structure with heat dissipation enhancement and its application
TW201212132A (en) * 2010-09-07 2012-03-16 Alpha & Omega Semiconductor Cayman Ltd A method of semiconductor package with die exposure
TW201306143A (zh) * 2011-07-29 2013-02-01 Alpha & Omega Semiconductor Cayman Ltd 一種將晶片底部和周邊包封的晶片級封裝方法
TW201405748A (zh) * 2012-07-18 2014-02-01 Alpha & Omega Semiconductor Cayman Ltd 帶有晶片尺寸襯底的扇出型半導體裝置及製備方法

Also Published As

Publication number Publication date
TW201703160A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
TWI529893B (zh) 帶有底部金屬基座的半導體器件及其製備方法
US9437528B1 (en) Dual-side exposed semiconductor package with ultra-thin die and manufacturing method thereof
US7374965B2 (en) Manufacturing method of semiconductor device
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US9245861B2 (en) Wafer process for molded chip scale package (MCSP) with thick backside metallization
TWI774164B (zh) 形成具有導電的互連框的半導體封裝之方法及結構
TW200425438A (en) Alternative flip chip in leaded molded package design and method for manufacture
TWI791775B (zh) 具有背金屬之半導體裝置及相關方法
TW200913198A (en) Pre-molded clip structure
US10424542B2 (en) Semiconductor device
US9520380B2 (en) Wafer process for molded chip scale package (MCSP) with thick backside metallization
CN106328545A (zh) 超薄芯片的双面暴露封装结构及其制造方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JPH1092778A (ja) 半導体装置及びその製造方法
TWI557813B (zh) 超薄芯片的雙面暴露封裝結構及其製造方法
TWI456670B (zh) 晶片外露的半導體裝置及其生產方法
TWI427717B (zh) 一種倒裝晶片的封裝方法
TWI763529B (zh) 具有擴大柵極墊的半導體封裝及其製造方法
TWI509770B (zh) 集成堆疊式多晶片的半導體器件及其制備方法
TW201727778A (zh) 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製程
JP6571245B1 (ja) 半導体装置の製造方法
CN117672964A (zh) 一种功率器件芯片的超薄制备与封装方法
TWI657544B (zh) 晶圓級晶片尺寸封裝結構及其製備方法
TWI470688B (zh) 晶圓級半導體裝置及其封裝方法