JP6571245B1 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6571245B1 JP6571245B1 JP2018117847A JP2018117847A JP6571245B1 JP 6571245 B1 JP6571245 B1 JP 6571245B1 JP 2018117847 A JP2018117847 A JP 2018117847A JP 2018117847 A JP2018117847 A JP 2018117847A JP 6571245 B1 JP6571245 B1 JP 6571245B1
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- semiconductor device
- sealing body
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
しかし、複数の半導体装置を揺動攪拌する場合には、容器内のめっき液中で半導体装置同士がくっついたりして、半導体装置の端子部にめっき膜が均一に形成されず、めっきムラが発生するという問題点がある。
<半導体装置の構成>
本発明の第1の実施形態に係る半導体装置の構成について、図1〜図4を参照しながら説明する。
半導体装置1の製造方法について、図5〜図13を参照しながら説明する。以下では、上述した構成の半導体装置1が、複数製造される。
まず、図6(a)に示すリードフレーム100を準備する(ステップS102)。リードフレーム100は、例えば銅を主成分とした金属製の枠組みである。リードフレーム100は、図6(a)に示すように、複数のパッド部120と、複数の端子部130とを含む。パッド部120と端子部130は、互いに離間している。複数のパッド部120及び端子部130は、リードフレーム100が切断されることで、複数の半導体装置1のパッド部20及び端子部30(図2参照)となる。
次に、図6(c)に示すように、リードフレーム100上に半導体チップ110(半導体装置1の半導体チップ10に該当する)を載置する(ステップS104)。具体的には、リードフレーム100の複数のパッド部120の各々に、半導体チップ110をそれぞれ載置する。載置された複数の半導体チップ110は、それぞれパッド部120の表面と対向した状態で、接着剤によってパッド部120に接合される。
次に、図6(d)に示すように、パッド部120に載置された複数の半導体チップ110を、ワイヤ140(半導体装置1のワイヤ40に該当する)を介して、それぞれパッド部120の周囲に位置する端子部130と電気的に接続させる(ステップS106)。具体的には、ワイヤ140は、半導体チップ110の集積回路の電極と、端子部130のめっき膜133とにはんだ接続される。これにより、一つの半導体チップ110が、周囲に位置する複数の端子部130とワイヤ140によって電気的に接続される。
次に、図7(a)に示すように、複数のパッド部120の各々に載置された複数の半導体チップ110を樹脂で封止した封止体150を形成する(ステップS108)。例えば、複数の半導体チップ110が載置されたリードフレーム100を金型成型機(不図示)にセットし、液状の封止樹脂を金型成型機に圧送して流し込み、リードフレーム100の半導体チップ110が載置された側を封止樹脂で封止して、一つの封止体150を形成する。封止体150は、後に切断されて分割されることで、複数の半導体装置1の封止部50(図3参照)になる。
次に、図7(b)に示すように、封止体150の表面152a(すなわち、パッド部120及び端子部130が配置された裏面152bとは反対側の反対面)を、フィルム部材160に接着させる(ステップS110)。例えば、フィルム部材160の表面に形成された接着層(不図示)に、封止体150の表面152aを接着させる。この際、図7(a)に示す状態の封止体150を上下反転させて、封止体150の表面152aを、フィルム部材160に接着させる。なお、封止体150の裏面152b(パッド部120及び端子部130側)は、接着されていない。
次に、図7(c)に示すダイサー200を用いて、フィルム部材160に接着された封止体150の裏面152bから表面152aに向かって、封止体150を切断する(ステップS112)。具体的には、隣接するパッド部120の間に位置する端子部130から表面152aまで、ダイサー200の刃で切断する。これにより、図8(a)に示すように、封止体150が、複数の分割封止体150Aに分割される。
次に、図8(b)に示すように、複数の分割封止体150Aがフィルム部材160に接着された状態で、複数の分割封止体150Aの端子部130に、それぞれめっき膜134を形成する(ステップS114)。例えば、分割端子部130Aの切断面131b(図8(a))に、無電解めっきによりめっき膜134を形成する。すなわち、隣接する2つの分割封止体150Aの間の空隙部154において、互いに対向する一対の切断面131bに、それぞれめっき膜134を形成する。
まず、めっき処理を行う前に、めっき膜134を形成する部分(分割端子部130A)に前処理1を行う(ステップS132)。前処理1として、例えば、プラズマ処理やエッジング処理等の表面処理が行われる。
また、上記では、分割端子部130Aの切断面131bと裏面131aに無電解めっきでめっき膜134が形成されることとしたが、これに限定されない。例えば、裏面131aについては、切断面131bとは別の工程でめっき膜を形成してもよい。
次に、めっき膜134が形成された複数の分割封止体150Aを、それぞれフィルム部材160から分離させる(ステップS116)。例えば、図13に示すように、フィルム部材160に接着されていた複数の分割封止体150Aを、フィルム部材160からそれぞれピックアップするように分離させてもよい。
上述した半導体装置1の製造方法においては、封止体150の複数の端子部130から封止体150の表面152aまで切断して、互いが離間していると共にフィルム部材160に接着されている複数の分割封止体150Aを形成する。そして、複数の分割封止体150Aがフィルム部材160にそれぞれ接着された状態で、各分割封止体150Aの分割端子部130Aの切断面131bに無電解めっきによりめっき膜134を形成する。
これにより、封止体150から切断された複数の分割封止体150Aは、それぞれフィルム部材160に接着された状態で無電解めっきを施される。すなわち、複数の分割封止体150Aは、互いの姿勢が変動しない状態で無電解めっきを施される。このため、無電解めっきの際に分割封止体150A同士がくっついたりすることが無いので、複数の分割封止体150Aの分割端子部130Aに対してめっき膜134が均一に形成されやすくなる。この結果、分割端子部130Aに形成されるめっき膜134にめっきムラが発生することを抑制できる。
<半導体装置の構成>
本発明の第2の実施形態に係る半導体装置の構成について、図14を参照しながら説明する。
図14は、第2の実施形態に係る半導体装置1の構成を説明するための模式図である。図14(a)には半導体装置1の内部構成が示され、図14(b)には端子部30と実装基板90の電極部92との接合状態を説明するための模式図である。
図14(a)に示すように、半導体チップ10の裏面12は、封止部50によって覆われていない。半導体チップ10の裏面12は、封止部50の裏面と同一面上に位置する。半導体チップ10の裏面12には、めっき膜14が形成されている。めっき膜14は、封止部50の裏面よりも下方に突出している。
上述した構成以外の半導体装置1の構成は、第1の実施形態と同様であるので、詳細な説明を省略する。
図15は、第2の実施形態に係る半導体装置の製造方法の一例を説明するためのフローチャートである。図16は、第2の実施形態における製造工程の一部を説明するための模式図である。
その後、第1の実施形態で説明したステップS106の接続工程及びステップS108の封止工程を経ることで、図16(c)に示すようにフィルム400上に一つの封止体150が形成される。すなわち、封止体150の裏面152bがフィルム400に接している。
その後、第1の実施形態で説明したステップS110の接着工程〜ステップS116の後工程を経ることで、図14(a)に示す半導体装置1が製造される。すなわち、封止体150の端子部130を切断した後に、フィルム部材160に接着させた状態で無電解めっきを行う。
これにより、第1の実施形態と同様に、半導体装置1の端子部30のめっき膜34(図14)を形成する際に、均一にめっきされるので、めっきムラの発生を抑制することができる。
第3の実施形態では、半導体チップ10の裏面12に接着テープが貼り付けられている点で、第2の実施形態の半導体装置1の構成と異なる。
図18は、第3の実施形態における製造工程の一部を説明するための模式図である。図18に示す製造工程は、図16に示す製造工程に対応している。
その後、第1の実施形態で説明したステップS110の接着工程〜ステップS116の後工程を経ることで、図17(a)に示す半導体装置1が製造される。これにより、第1の実施形態と同様に、半導体装置1の端子部30のめっき膜34(図17)を形成する際に、均一にめっきされるので、めっきムラの発生を抑制することができる。
100 リードフレーム
110 半導体チップ
116 接着テープ
120 パッド部
130 端子部
130A 分割端子部
131a 裏面
131b 切断面
131c 表面
134 めっき膜
134a 第1めっき膜
134b 第2めっき膜
134c 第3めっき膜
150 封止体
150A 分割封止体
152a 表面
152b 裏面
160 フィルム部材
200 ダイサー
300 容器
302 めっき液
400 フィルム
Claims (12)
- リードフレームに設けられた複数の端子部に電気的に接続された複数の半導体チップを覆うと共に、前記端子部を露出させるように、樹脂で封止した封止体を形成する封止工程と、
前記封止体の前記端子部が露出する面とは反対側の反対面を、フィルムに接着させる接着工程と、
前記フィルムに接着された前記封止体の前記複数の端子部から前記反対面まで切断して、互いが離間していると共に前記フィルムに接着されている複数の分割封止体を形成する切断工程と、
容器内に収容された薬液に、前記複数の分割封止体が互いに離間した状態で接着された前記フィルムを浸して、前記端子部の切断面に無電解めっきによりめっき膜をそれぞれ形成するめっき工程と、
を有する、半導体装置の製造方法。 - 前記切断工程において、前記複数の端子部をそれぞれ2つに切断し、
前記めっき工程において、切断されることで対向する一対の切断面にそれぞれめっき膜を形成する、
請求項1に記載の半導体装置の製造方法。 - 前記切断工程において、前記封止体を格子状に切断し、
前記めっき工程において、格子状に切断されて分離された前記複数の分割封止体が前記フィルムに接着された状態で、前記切断面に前記めっき膜を形成する、
請求項1又は2に記載の半導体装置の製造方法。 - 前記めっき工程において、前記端子部の切断面と、前記端子部の前記封止体から露出し前記切断面と繋がっている露出面とに、同時に前記めっき膜を形成する、
請求項1から3のいずれか1項に記載の半導体装置の製造方法。 - 前記めっき工程において、前記無電解めっきを複数回行って、前記切断面に層状に複数のめっき膜を形成する、
請求項1から4のいずれか1項に記載の半導体装置の製造方法。 - 前記めっき工程において、前記切断面に近いめっき膜の厚さが前記切断面から離れためっき膜の厚さよりも大きくなるように、前記切断面に複数のめっき膜を層状に形成する、
請求項5に記載の半導体装置の製造方法。 - 前記切断工程において、刃を用いて前記複数の端子部から前記反対面まで切断して、前記複数の分割封止体が互いに前記刃の厚さの幅だけ離間した状態にさせる、
請求項1から6のいずれか1項に記載の半導体装置の製造方法。 - 前記めっき工程は、
前記フィルムに接着された前記複数の分割封止体に対してプラズマ処理を行う前処理工程を含み、
前記プラズマ処理後に、前記切断面に前記めっき膜を形成する、
請求項1から7のいずれか1項に記載の半導体装置の製造方法。 - 前記めっき工程は、
前記フィルムに接着された前記複数の分割封止体に対してエッジング処理を行う前処理工程を含み、
前記エッジング処理後に、前記切断面に前記めっき膜を形成する、
請求項1から8のいずれか1項に記載の半導体装置の製造方法。 - 前記封止工程において、
複数のパッド部及び端子部を含むリードフレームの各パッド部に載置され、各パッド部の周囲に位置する前記端子部に電気的に接続された複数の半導体チップを覆うと共に、前記パッド部及び前記端子部を露出させるように、樹脂で封止した封止体を形成する、
請求項1から9のいずれか1項に記載の半導体装置の製造方法。 - 前記封止工程において、前記端子部及び前記半導体チップをフィルムに接着させた状態で、前記封止体を形成し、
前記封止体から前記フィルムを除去して、前記端子部及び前記半導体チップを前記封止体から露出させる除去工程を更に有し、
前記接着工程において、前記封止体の前記端子部及び前記半導体チップが露出する面とは反対側の反対面を、フィルムに接着させる、
請求項1から9のいずれか1項に記載の半導体装置の製造方法。 - 前記封止工程において、前記半導体チップに設けられたテープ部と前記端子部をフィルムに接着させた状態で、前記封止体を形成し、
前記封止体から前記フィルムを除去して、前記端子部及び前記テープ部を前記封止体から露出させる除去工程を更に有し、
前記接着工程において、前記封止体の前記端子部及び前記テープ部が露出する面とは反対側の反対面を、フィルムに接着させる、
請求項1から9のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018117847A JP6571245B1 (ja) | 2018-06-21 | 2018-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018117847A JP6571245B1 (ja) | 2018-06-21 | 2018-06-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6571245B1 true JP6571245B1 (ja) | 2019-09-04 |
JP2019220607A JP2019220607A (ja) | 2019-12-26 |
Family
ID=67844816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018117847A Active JP6571245B1 (ja) | 2018-06-21 | 2018-06-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6571245B1 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284480A (ja) * | 2000-03-29 | 2001-10-12 | Toshiba Corp | リードレス電子部品の製造方法 |
JP2005294443A (ja) * | 2004-03-31 | 2005-10-20 | Sony Corp | 半導体装置及びその製造方法 |
JP2008258411A (ja) * | 2007-04-05 | 2008-10-23 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
US9349679B2 (en) * | 2010-08-31 | 2016-05-24 | Utac Thai Limited | Singulation method for semiconductor package with plating on side of connectors |
JP2014072236A (ja) * | 2012-09-27 | 2014-04-21 | Renesas Electronics Corp | 半導体装置の製造方法 |
US10366948B2 (en) * | 2016-03-17 | 2019-07-30 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP6718754B2 (ja) * | 2016-06-16 | 2020-07-08 | ローム株式会社 | 半導体装置 |
-
2018
- 2018-06-21 JP JP2018117847A patent/JP6571245B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019220607A (ja) | 2019-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN207781575U (zh) | 经封装的电子装置 | |
JP7228063B2 (ja) | 半導体装置 | |
JP3878781B2 (ja) | 半導体装置の製造方法 | |
JP4032063B2 (ja) | 半導体装置の製造方法 | |
CN105720034B (zh) | 引线框架、半导体装置 | |
TWI500122B (zh) | 半導體元件搭載用基板及其製造方法 | |
TW201626473A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
KR20150032493A (ko) | 반도체 장치 및 그 제조 방법 | |
TWI833739B (zh) | 半導體封裝及製造其之方法 | |
US10707154B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2019176034A (ja) | 半導体装置および半導体装置の製造方法 | |
TW201448059A (zh) | 樹脂密封型半導體裝置之製造方法及引線框架 | |
GB2556255A (en) | Semiconductor device and method for manufacturing semiconductor device | |
EP3355348B1 (en) | Method for manufacturing a semiconductor package | |
US20170062382A1 (en) | Production of optoelectronic components | |
TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
JP6571245B1 (ja) | 半導体装置の製造方法 | |
JP2018085487A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
US11094562B2 (en) | Semiconductor device and method of manufacture | |
JP2017183417A (ja) | 半導体装置 | |
TWI847658B (zh) | 具表面散熱結構的側面可濕潤半導體封裝元件及製法 | |
CN105023849A (zh) | 无基板单层电镀封装结构及其制作方法 | |
JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
JP2004087882A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190130 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190130 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6571245 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |