JP6571245B1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6571245B1
JP6571245B1 JP2018117847A JP2018117847A JP6571245B1 JP 6571245 B1 JP6571245 B1 JP 6571245B1 JP 2018117847 A JP2018117847 A JP 2018117847A JP 2018117847 A JP2018117847 A JP 2018117847A JP 6571245 B1 JP6571245 B1 JP 6571245B1
Authority
JP
Japan
Prior art keywords
film
plating
semiconductor device
sealing body
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018117847A
Other languages
English (en)
Other versions
JP2019220607A (ja
Inventor
臣哉 佐藤
臣哉 佐藤
宏志 渡部
宏志 渡部
剛 一丸
剛 一丸
祐樹 安田
祐樹 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KATOH ELECTRIC CO., LTD.
Original Assignee
KATOH ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KATOH ELECTRIC CO., LTD. filed Critical KATOH ELECTRIC CO., LTD.
Priority to JP2018117847A priority Critical patent/JP6571245B1/ja
Application granted granted Critical
Publication of JP6571245B1 publication Critical patent/JP6571245B1/ja
Publication of JP2019220607A publication Critical patent/JP2019220607A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置の端子部にめっき膜を形成する際のめっきムラの発生を抑制する。【解決手段】半導体装置の製造方法は、リードフレームに設けられた複数の端子部に電気的に接続された複数の半導体チップを覆うと共に、端子部を露出させるように、樹脂で封止した封止体を形成する封止工程(ステップS108)と、封止体の端子部が露出する面とは反対側の表面を、フィルム部材に接着させる接着工程(ステップS110)と、フィルム部材に接着された封止体の複数の端子部から表面まで切断して、互いが離間していると共にフィルム部材に接着されている複数の分割封止体を形成する切断工程(ステップS112)と、複数の分割封止体がフィルム部材に接着された状態で、端子部の切断面に無電解めっきによりめっき膜をそれぞれ形成するめっき工程(ステップS114)とを有する。【選択図】図5

Description

本発明は、半導体装置の製造方法に関する。
樹脂の封止部内に半導体チップが設けられた半導体装置は、封止部から露出する端子部を有する。この半導体装置においては、前記端子部を実装基板の電極部に接続するために、導電性材料から成る接合材(はんだ材等)が用いられる。そして、はんだ材の接合性を高めるために、半導体装置の端子部の露出面にめっき膜を形成する技術が記載されている(下記の特許文献1参照)。
特開2014−72236号公報
上記の特許文献1では、リードフレームに載置された複数の半導体チップを樹脂で封止している樹脂封止体を切断して、複数の半導体装置を個片化する。そして、個片化した複数の半導体装置を、めっき液を収容する容器に投入し、アーム等でめっき液中の複数の半導体装置を揺動攪拌させている。
しかし、複数の半導体装置を揺動攪拌する場合には、容器内のめっき液中で半導体装置同士がくっついたりして、半導体装置の端子部にめっき膜が均一に形成されず、めっきムラが発生するという問題点がある。
そこで、本発明はこれらの点に鑑みてなされたものであり、半導体装置の端子部にめっき膜を形成する際のめっきムラの発生を抑制することを目的とする。
本発明の一の態様においては、リードフレームに設けられた複数の端子部に電気的に接続された複数の半導体チップを覆うと共に、前記端子部を露出させるように、樹脂で封止した封止体を形成する封止工程と、前記封止体の前記端子部が露出する面とは反対側の反対面を、フィルムに接着させる接着工程と、前記フィルムに接着された前記封止体の前記複数の端子部から前記反対面まで切断して、互いが離間していると共に前記フィルムに接着されている複数の分割封止体を形成する切断工程と、前記複数の分割封止体が前記フィルムに接着された状態で、前記端子部の切断面に無電解めっきによりめっき膜をそれぞれ形成するめっき工程と、を有する、半導体装置の製造方法を提供する。
また、前記切断工程において、前記複数の端子部をそれぞれ2つに切断し、前記めっき工程において、切断されることで対向する一対の切断面にそれぞれめっき膜を形成することとしてもよい。
また、前記めっき工程において、容器内に収容された薬液に、前記複数の分割封止体が互いに離間した状態で接着された前記フィルムを浸して、前記切断面にめっき膜を形成することとしてもよい。
また、前記切断工程において、前記封止体を格子状に切断し、前記めっき工程において、格子状に切断されて分離された前記複数の分割封止体が前記フィルムに接着された状態で、前記切断面に前記めっき膜を形成することとしてもよい。
また、前記めっき工程において、前記端子部の切断面と、前記端子部の前記封止体から露出し前記切断面と繋がっている露出面とに、同時に前記めっき膜を形成することとしてもよい。
また、前記めっき工程において、前記無電解めっきを複数回行って、前記切断面に層状に複数のめっき膜を形成することとしてもよい。
また、前記めっき工程において、前記切断面に近いめっき膜の厚さが前記切断面から離れためっき膜の厚さよりも大きくなるように、前記切断面に複数のめっき膜を層状に形成することとしてもよい。
また、前記切断工程において、刃を用いて前記複数の端子部から前記反対面まで切断して、前記複数の分割封止体が互いに前記刃の厚さの幅だけ離間した状態にさせることとしてもよい。
また、前記めっき工程は、前記フィルムに接着された前記複数の分割封止体に対してプラズマ処理を行う前処理工程を含み、前記プラズマ処理後に、前記切断面に前記めっき膜を形成することとしてもよい。
また、前記めっき工程は、前記フィルムに接着された前記複数の分割封止体に対してエッジング処理を行う前処理工程を含み、前記エッジング処理後に、前記切断面に前記めっき膜を形成することとしてもよい。
また、前記封止工程において、複数のパッド部及び端子部を含むリードフレームの各パッド部に載置され、各パッド部の周囲に位置する前記端子部に電気的に接続された複数の半導体チップを覆うと共に、前記パッド部及び前記端子部を露出させるように、樹脂で封止した封止体を形成することとしてもよい。
また、前記封止工程において、前記端子部及び前記半導体チップをフィルムに接着させた状態で、前記封止体を形成し、前記半導体装置の製造方法は、前記封止体から前記フィルムを除去して、前記端子部及び前記半導体チップを前記封止体から露出させる除去工程を更に有し、前記接着工程において、前記封止体の前記端子部及び前記半導体チップが露出する面とは反対側の反対面を、フィルムに接着させることとしてもよい。
また、前記封止工程において、前記半導体チップに設けられたテープ部と前記端子部をフィルムに接着させた状態で、前記封止体を形成し、前記封止体から前記フィルムを除去して、前記端子部及び前記テープ部を前記封止体から露出させる除去工程を更に有し、前記接着工程において、前記封止体の前記端子部及び前記テープ部が露出する面とは反対側の反対面を、フィルムに接着させることとしてもよい。
本発明によれば、半導体装置の端子部にめっき膜を形成する際のめっきムラの発生を抑制できるという効果を奏する。
本発明の第1の実施形態に係る半導体装置1の平面模式図である。 半導体装置1の底面模式図である。 図1のA−A断面図である。 端子部30と実装基板90の電極部92との接合状態を説明するための模式図である。 半導体装置1の製造方法の一例を説明するためのフローチャートである。 半導体装置1の製造工程を説明するための模式図である。 半導体装置1の製造工程を説明するための模式図である。 半導体装置1の製造工程を説明するための模式図である。 封止体150を格子状に切断した状態を説明するための模式図である。 めっき工程の詳細を説明するためのフローチャートである。 複数の分割封止体150Aに対する無電解めっきを説明するための模式図である。 分割端子部130Aに層状に形成されためっき膜134a〜134cを説明するための模式図である。 分割封止体150Aの個片化の一例を説明するための模式図である。 第2の実施形態に係る半導体装置1の構成を説明するための模式図である。 第2の実施形態に係る半導体装置の製造方法の一例を説明するためのフローチャートである。 第2の実施形態における製造工程の一部を説明するための模式図である。 第3の実施形態に係る半導体装置1の内部構成を説明するための模式図である。 第3の実施形態における製造工程の一部を説明するための模式図である。
[第1の実施形態]
<半導体装置の構成>
本発明の第1の実施形態に係る半導体装置の構成について、図1〜図4を参照しながら説明する。
図1は、第1の実施形態に係る半導体装置1の平面模式図である。図2は、半導体装置1の底面模式図である。図3は、図1のA−A断面図である。図4は、端子部30と実装基板90の電極部92との接合状態を説明するための模式図である。なお、図1及び図2において、端子部30の封止部50の外縁から飛び出している部分は、後述するめっき膜(図3のめっき膜34)の部分であり、分かり易くするためにめっき膜の厚さを大きくして模式的に示している。
半導体装置1は、例えば、QFN(Quad flat no lead package)タイプのフラットリード・パッケージである。半導体装置1を平面視した際の形状は、図1に示すように矩形である。半導体装置1は、表面と、表面とは反対側の裏面と、4つの側面とを有する。半導体装置1は、図1〜図3に示すように、半導体チップ10と、パッド部20と、端子部30と、ワイヤ40と、封止部50とを有する。
半導体チップ10は、例えば、シリコンなどから成る半導体基板(半導体ウエハ)に半導体素子又は半導体集積回路を形成した後に、ダイシング等により半導体基板を分離したものである。半導体チップ10は、図3に示すように、半導体装置1の内部中央側に配置されている。半導体チップ10の表面には、集積回路が形成されている。半導体チップ10の裏面は、例えば接着剤によってパッド部20の上面に接合されている。
パッド部20は、図3に示すように半導体装置1の底部中央に配置されており、半導体チップ10が載置される部分である。パッド部20は、図3に示すように、半導体チップ10の下側に位置している。パッド部20の表面は、半導体チップ10の裏面に対向している。パッド部20の裏面は、封止部50によって封止されていない。なお、パッド部20の裏面には、めっき膜24が形成されている。
端子部30は、図2に示すように、パッド部20の周囲にパッド部20から離間して配置されている。端子部30は、半導体装置1の裏面の四辺にそれぞれ配置されている。端子部30は、半導体装置1が実装基板90(図4)に実装された際に、実装基板90の電極部92と電気的に接続されている。
ワイヤ40は、図3に示すように、半導体チップ10と端子部30とを電気的に接続している。具体的には、ワイヤ40は、半導体チップ10の集積回路の電極と、端子部30(具体的には、端子部30のめっき膜33)とを電気的に接続している。ワイヤ40は、導電性を有し、例えば金(Au)、銅(Cu)等を主成分とする金属材料からなる。
封止部50は、図3に示すように、半導体チップ10、パッド部20の一部、端子部30の一部、及びワイヤ40を封止して、保護している。封止部50は、例えば熱硬化性樹脂材料等の樹脂材料からなる。封止部50は、平面視した際に矩形状であり、所定の厚さを有する。すなわち、封止部50は、表面(上面)、表面と反対側の裏面(下面)と、4つの側面を有する。封止部50の表面、裏面、側面が、それぞれ半導体装置1の表面、裏面、側面を形成している。
封止部50は、図3に示すように、端子部30の底面31a及び側面31bが露出するように設けられている。端子部30の底面31a及び側面31bには、めっき膜34が形成されている。めっき膜34は、複数の膜を積層した構成となっている。例えば、めっき膜34は、Ni(ニッケル)の第1膜、Pd(パラジウム)の第2膜、Au(金)の第3膜の順に積層されており、第1膜が端子部30の底面31a及び側面31bに接している。ただし、これに限定されず、第1膜、第2膜及び第3膜の金属は、他の金属であってもよい。また、上記では3つの膜が積層されていることとしたが、これに限定されず、例えば2つの膜(一例として、NIの膜とAuの膜)が積層されてもよい。また、めっき膜34は、一つの膜であってもよい。
めっき膜34は、ここでは無電解めっきにより形成されている。そして、詳細は後述するが、半導体装置1の製造時に、半導体装置1(半導体チップ10)を個片化する前に複数の半導体チップ10を保持した状態で無電解めっきを行う。これにより、複数の半導体装置1のめっき膜34を形成する際に、均一にめっきされるので、めっきムラの発生を抑制することができる。
端子部30は、半導体装置1が実装基板90に実装された際に、図4に示すように実装基板90の電極部92と電気的に接続されている。具体的には、端子部30は、導電性を有するはんだ材95を介して、電極部92に電気的に接続されている。
図4では、端子部30の底面31a(図3)及び側面31b(図3)側が、はんだ材95を介して電極部92に接している。はんだ材95は、例えば鉛フリーはんだ等から成る。半導体装置1においては、端子部30の側面31bにめっき膜34を形成していることで、端子部30の側面31bにめっき膜34を形成していない場合に比べて、はんだ材95のフィレットの高さが大きくなり、この結果はんだ材95の端子部30に対する接合性(濡れ性)が高まる。
<半導体装置の製造方法>
半導体装置1の製造方法について、図5〜図13を参照しながら説明する。以下では、上述した構成の半導体装置1が、複数製造される。
図5は、半導体装置1の製造方法の一例を説明するためのフローチャートである。図6〜図8は、半導体装置1の製造工程を説明するための模式図である。なお、図6等では、説明の便宜上、リードフレーム100の一部のみが示されている。以下では、図5に示す工程毎に詳細に説明する。
(フレーム準備工程:ステップS102)
まず、図6(a)に示すリードフレーム100を準備する(ステップS102)。リードフレーム100は、例えば銅を主成分とした金属製の枠組みである。リードフレーム100は、図6(a)に示すように、複数のパッド部120と、複数の端子部130とを含む。パッド部120と端子部130は、互いに離間している。複数のパッド部120及び端子部130は、リードフレーム100が切断されることで、複数の半導体装置1のパッド部20及び端子部30(図2参照)となる。
本実施形態では、準備したリードフレーム100において、複数の端子部130の表面131cに図6(b)に示すようにめっき膜133がそれぞれ形成されている。めっき膜133は、例えばAgペーストから成る。
(チップ載置工程:ステップS104)
次に、図6(c)に示すように、リードフレーム100上に半導体チップ110(半導体装置1の半導体チップ10に該当する)を載置する(ステップS104)。具体的には、リードフレーム100の複数のパッド部120の各々に、半導体チップ110をそれぞれ載置する。載置された複数の半導体チップ110は、それぞれパッド部120の表面と対向した状態で、接着剤によってパッド部120に接合される。
(接続工程:ステップS106)
次に、図6(d)に示すように、パッド部120に載置された複数の半導体チップ110を、ワイヤ140(半導体装置1のワイヤ40に該当する)を介して、それぞれパッド部120の周囲に位置する端子部130と電気的に接続させる(ステップS106)。具体的には、ワイヤ140は、半導体チップ110の集積回路の電極と、端子部130のめっき膜133とにはんだ接続される。これにより、一つの半導体チップ110が、周囲に位置する複数の端子部130とワイヤ140によって電気的に接続される。
(封止工程:ステップS108)
次に、図7(a)に示すように、複数のパッド部120の各々に載置された複数の半導体チップ110を樹脂で封止した封止体150を形成する(ステップS108)。例えば、複数の半導体チップ110が載置されたリードフレーム100を金型成型機(不図示)にセットし、液状の封止樹脂を金型成型機に圧送して流し込み、リードフレーム100の半導体チップ110が載置された側を封止樹脂で封止して、一つの封止体150を形成する。封止体150は、後に切断されて分割されることで、複数の半導体装置1の封止部50(図3参照)になる。
封止体150は、長方体形状となっており、図7(a)に示すように封止体150の裏面152b側にパッド部120及び端子部130が位置する。封止体150は、複数の半導体チップ110及びワイヤ140を覆っている。一方で、封止体150は、リードフレーム100のパッド部120の裏面と端子部130の裏面131aとが裏面152bから露出するように、形成されている。
(接着工程:ステップS110)
次に、図7(b)に示すように、封止体150の表面152a(すなわち、パッド部120及び端子部130が配置された裏面152bとは反対側の反対面)を、フィルム部材160に接着させる(ステップS110)。例えば、フィルム部材160の表面に形成された接着層(不図示)に、封止体150の表面152aを接着させる。この際、図7(a)に示す状態の封止体150を上下反転させて、封止体150の表面152aを、フィルム部材160に接着させる。なお、封止体150の裏面152b(パッド部120及び端子部130側)は、接着されていない。
フィルム部材160は、図7(b)に示すように薄膜であり、封止体150よりも広範囲に設けられている。なお、フィルム部材160は、当該フィルム部材160よりも大きい樹脂製の支持部材(不図示)に支持されている。また、フィルム部材160の接着層は、例えばUV硬化型の接着剤から成る。このため、フィルム部材160の接着層にUV(紫外線)を照射することで、フィルム部材160の接着層の粘着力が低下し、封止体150がフィルム部材160から剥離しやすくなる。
(切断工程:ステップS112)
次に、図7(c)に示すダイサー200を用いて、フィルム部材160に接着された封止体150の裏面152bから表面152aに向かって、封止体150を切断する(ステップS112)。具体的には、隣接するパッド部120の間に位置する端子部130から表面152aまで、ダイサー200の刃で切断する。これにより、図8(a)に示すように、封止体150が、複数の分割封止体150Aに分割される。
この際、隣接するパッド部120の間に位置する端子部130を2つに切断しながら、封止体150を切断する。具体的には、端子部130を真ん中で切断して2つに分割する。ここでは、分割後の2つの端子部130のうち左側の端子部130を左側端子部と呼び、右側の端子部130を右側端子部と呼ぶ。左側端子部130は、左側に位置する分割封止体150Aの端子部となり、右側端子部130は、右側に位置する分割封止体150Aの端子部となる。
封止体150を切断する際には、図8(a)に示すように、フィルム部材160はダイサー200によって切断されない。このため、封止体150から分割された複数の分割封止体150Aも、それぞれフィルム部材160に接着されている。このように、本実施形態では、封止体150がフィルム部材160に接着された状態を維持するように、封止体150を切断する。
また、ダイサー200による封止体150の切断箇所(別言すれば、隣接する分割封止体150Aの間)には、図8(a)に示すように空隙部154が形成される。空隙部154は、隣接する分割封止体150Aの間に形成される。空隙部154の幅は、ダイサー200の刃の厚さとほぼ同じ大きさである。
図8(a)には、2つの分割封止体150Aが示されているが、実際には、封止体150を多数(3つ以上)の分割封止体150Aに分割させる。例えば、一つの封止体150をダイサー200によって格子状に切断することで、図9に示すようにフィルム部材160上に多数の分割封止体150Aが規則的に整列された状態となる。
図9は、封止体150を格子状に切断した状態を説明するための模式図である。図9に示す太線が、空隙部154の位置を示す。空隙部154は、隣接する分割封止体150Aの間で互いに直交するように形成されている。そして、多数の分割封止体150Aは、それぞれフィルム部材160に接着されている。
(めっき工程:ステップS114)
次に、図8(b)に示すように、複数の分割封止体150Aがフィルム部材160に接着された状態で、複数の分割封止体150Aの端子部130に、それぞれめっき膜134を形成する(ステップS114)。例えば、分割端子部130Aの切断面131b(図8(a))に、無電解めっきによりめっき膜134を形成する。すなわち、隣接する2つの分割封止体150Aの間の空隙部154において、互いに対向する一対の切断面131bに、それぞれめっき膜134を形成する。
分割端子部130Aの切断面131bにめっき膜134を形成する際に、分割端子部130Aの裏面131a(すなわち、図8(a)に示すように分割封止体150Aから露出し切断面131bに繋がっている露出面)にも、同時にめっき膜134を形成してもよい。すなわち、裏面131aと切断面131bを、無電解めっきにより同時にめっき膜134を形成する。このように分割端子部130Aの複数の面に同時にめっき膜134を形成することで、効率的に分割端子部130Aにめっき膜134を形成できる。
ここで、分割端子部130Aへのめっき膜134の形成方法について、図10を参照しながら説明する。
図10は、めっき工程の詳細を説明するためのフローチャートである。
まず、めっき処理を行う前に、めっき膜134を形成する部分(分割端子部130A)に前処理1を行う(ステップS132)。前処理1として、例えば、プラズマ処理やエッジング処理等の表面処理が行われる。
プラズマ処理として、例えばプラズマビームを分割端子部130A(図8(a))に照射して、分割端子部130Aの表面に存在する異物油膜等を洗浄する。このようにプラズマ処理(例えば、酸素プラズマ処理)を行うことで、切断等に起因して分割端子部130Aの切断面131bや裏面131aに付着している付着物(異物等)を除去できる。この結果、分割端子部130Aの切断面131bや裏面131aにめっき膜134を密着させやすくなるので、めっき膜134を適切に形成できる。
エッジング処理として、分割端子部130Aに防食処理を行う。このようにエッジング処理を行うことで、切断面131bや裏面131aにめっき膜134を形成した後に発生しうるバリの高さを抑制できる。また、分割端子部130Aの切断面131bや裏面131aにめっき膜134を密着させやすくなる。
次に、前処理2を行う(ステップS134)。前処理2として、めっき膜134を形成する部分(分割端子部130A)に、例えばアルカリ脱脂を行う。具体的には、分割端子部130Aの表面の油脂を除去する。
次に、分割封止体150Aに対して無電解めっき処理を行う(ステップS136)。すなわち、上述した前処理1、2が行われた分割端子部130Aにめっき膜134を形成する。ここでは、格子状に切断されて分離された複数の分割封止体150Aがフィルム部材160に接着された状態で、分割端子部130Aにめっき膜134を形成する。
図11は、複数の分割封止体150Aに対する無電解めっきを説明するための模式図である。無電解めっき処理の際には、複数の分割封止体150Aが接着されたフィルム部材160を、図11に示すように容器300内の薬液であるめっき液302に浸して、分割端子部130Aにめっき膜134を形成する。この際、複数の分割封止体150Aがフィルム部材160に接着されているため、分割封止体150Aの姿勢が変動せず、分割封止体150A同士がくっついたりする恐れがない。このため、複数の分割封止体150Aの分割端子部130Aにめっき膜134が均一に形成されやすくなり、めっきムラの発生を抑制できる。なお、めっき液302に浸してめっき膜134を形成した後に、めっき液302を除去するため、水洗及び水切りを行う。
本実施形態では、図11に示す分割封止体150Aに対する無電解めっき処理と乾燥処理が、交互に複数回行われる。これにより、分割端子部130Aのめっき膜134として、層状に複数のめっき膜が形成される。例えば、図12に示すように、分割端子部130Aに、3層のめっき膜134a、134b、134cが形成される。
図12は、分割端子部130Aに層状に形成されためっき膜134a〜134cを説明するための模式図である。図12には、隣接する2つの分割端子部130Aの裏面131a及び切断面131bに、それぞれめっき膜134a〜134cが形成されている。2つの分割端子部130Aには、それぞれ、第1めっき膜134a、第2めっき膜134b、第3めっき膜134cの順に形成される。すなわち、1回目の無電解めっき処理により第1めっき膜134aが形成され、2回目の無電解めっき処理により第2めっき膜134bが形成され、3回目の無電解めっき処理により第3めっき膜134cが形成される。
1回目、2回目及び3回目の無電解めっき処理を行う際のめっき液は、それぞれ異なり、これにより、第1めっき膜134a、第2めっき膜134b及び第3めっき膜134cは、それぞれ異なる金属から成る。例えば、第1めっき膜134aはNiであり、第2めっき膜134bはPdであり、第3めっき膜134cはAuである。また、3つのめっき膜134a〜134cの厚さは、第1めっき膜134a、第2めっき膜134b、第3めっき膜134cの順に大きい。すなわち、分割端子部130Aに近いめっき膜が、分割端子部130Aから離れためっき膜よりも大きくなっている。
分割封止体150Aの分割端子部130Aへの3つのめっき膜134a〜134cの形成が完了されると(ステップS138:Yes)、分割端子部130Aにめっき膜134が形成された分割封止体150Aに対して、乾燥処理を行う(ステップS140)。例えば、分割封止体150Aに対して、超音波洗浄して乾燥させる。これにより、図5のステップS114のめっき工程が終了する。
なお、上記では、分割端子部130Aへのめっき膜134の形成方法について説明したが、パッド部120の分割封止体150Aから露出する面のめっき膜も同様に形成される。具体的には、分割端子部130Aと共にパッド部120にも、めっき膜124(図8(b))が一緒に形成される。
また、上記では、分割端子部130Aの切断面131bと裏面131aに無電解めっきでめっき膜134が形成されることとしたが、これに限定されない。例えば、裏面131aについては、切断面131bとは別の工程でめっき膜を形成してもよい。
(後工程:ステップS116)
次に、めっき膜134が形成された複数の分割封止体150Aを、それぞれフィルム部材160から分離させる(ステップS116)。例えば、図13に示すように、フィルム部材160に接着されていた複数の分割封止体150Aを、フィルム部材160からそれぞれピックアップするように分離させてもよい。
図13は、分割封止体150Aの個片化の一例を説明するための模式図である。まず、図13(a)に示すように、フィルム部材160の下方からフィルム部材160にUV(紫外線)を照射する。これにより、フィルム部材160の表面の接着層が固化して、接着層の接着力が低下する。分割封止体150Aをフィルム部材160に接着させる接着層の接着力が低下することで、図13(b)に示すように、分割封止体150Aを上方にピックアップできる。このようにピックアップされた分割封止体150Aが、それぞれ半導体装置1となる。すなわち、複数の半導体装置1が製造されることになる。
なお、上記では、複数の分割封止体150Aをフィルム部材160からピックアップすることとしたが、これに限定されない。例えば、フィルム部材160に接着されていた複数の分割封止体150Aをバラ落としして、半導体装置1を取得してもよい。
<第1の実施形態における効果>
上述した半導体装置1の製造方法においては、封止体150の複数の端子部130から封止体150の表面152aまで切断して、互いが離間していると共にフィルム部材160に接着されている複数の分割封止体150Aを形成する。そして、複数の分割封止体150Aがフィルム部材160にそれぞれ接着された状態で、各分割封止体150Aの分割端子部130Aの切断面131bに無電解めっきによりめっき膜134を形成する。
これにより、封止体150から切断された複数の分割封止体150Aは、それぞれフィルム部材160に接着された状態で無電解めっきを施される。すなわち、複数の分割封止体150Aは、互いの姿勢が変動しない状態で無電解めっきを施される。このため、無電解めっきの際に分割封止体150A同士がくっついたりすることが無いので、複数の分割封止体150Aの分割端子部130Aに対してめっき膜134が均一に形成されやすくなる。この結果、分割端子部130Aに形成されるめっき膜134にめっきムラが発生することを抑制できる。
[第2の実施形態]
<半導体装置の構成>
本発明の第2の実施形態に係る半導体装置の構成について、図14を参照しながら説明する。
図14は、第2の実施形態に係る半導体装置1の構成を説明するための模式図である。図14(a)には半導体装置1の内部構成が示され、図14(b)には端子部30と実装基板90の電極部92との接合状態を説明するための模式図である。
第2の実施形態においては、半導体装置1の半導体チップ10がパッド部(図3のパッド部20)に載置されていない点で、第1の実施形態に係る半導体装置1の構成と異なる。
図14(a)に示すように、半導体チップ10の裏面12は、封止部50によって覆われていない。半導体チップ10の裏面12は、封止部50の裏面と同一面上に位置する。半導体チップ10の裏面12には、めっき膜14が形成されている。めっき膜14は、封止部50の裏面よりも下方に突出している。
端子部30は、半導体装置1が実装基板90に実装された際に、図14(b)に示すように実装基板90の電極部92と電気的に接続されている。具体的には、導電性を有するはんだ材95を介して、電極部92に電気的に接続されている。そして、第2の実施形態でも、第1の実施形態と同様に、端子部30の底面31a及び側面31bにめっき膜34が形成されている。これにより、はんだ材95のフィレットの高さが大きくなり、この結果はんだ材95の端子部30の対する接合性(濡れ性)が高まる。
上述した構成以外の半導体装置1の構成は、第1の実施形態と同様であるので、詳細な説明を省略する。
<半導体装置の製造方法>
図15は、第2の実施形態に係る半導体装置の製造方法の一例を説明するためのフローチャートである。図16は、第2の実施形態における製造工程の一部を説明するための模式図である。
第2の実施形態では、まず、リードフレーム100、半導体チップ110、及びフィルム400を準備する(ステップS202)。そして、図16(a)に示すように、準備したリードフレーム100をフィルム400上に載置する。フィルム400には例えば接着剤が塗布されているので、リードフレーム100はフィルム400に固定される。第1の実施形態のリードフレーム100はパッド部120を有していたが、第2の実施形態のリードフレーム100はパッド部120を有しない。フィルム400に固定されたリードフレーム100の端子部130の表面131cには、図16(b)に示すようにめっき膜133が形成される。
次に、フィルム400上に半導体チップ110(図14の半導体チップ10に対応)を載置する(ステップS204)。具体的には、図16(b)に示すように、端子部130(図14の端子部30に対応)の間に半導体チップ110が位置するように、半導体チップ110をフィルム400に固定する。
その後、第1の実施形態で説明したステップS106の接続工程及びステップS108の封止工程を経ることで、図16(c)に示すようにフィルム400上に一つの封止体150が形成される。すなわち、封止体150の裏面152bがフィルム400に接している。
次に、フィルム400を封止体150から除去する。(ステップS206)。これにより、図16(d)に示すように、端子部130の裏面131aと、半導体チップ110の裏面112が、封止体150から露出することになる。
その後、第1の実施形態で説明したステップS110の接着工程〜ステップS116の後工程を経ることで、図14(a)に示す半導体装置1が製造される。すなわち、封止体150の端子部130を切断した後に、フィルム部材160に接着させた状態で無電解めっきを行う。
これにより、第1の実施形態と同様に、半導体装置1の端子部30のめっき膜34(図14)を形成する際に、均一にめっきされるので、めっきムラの発生を抑制することができる。
[第3の実施形態]
第3の実施形態では、半導体チップ10の裏面12に接着テープが貼り付けられている点で、第2の実施形態の半導体装置1の構成と異なる。
図17は、第3の実施形態に係る半導体装置1の内部構成を説明するための模式図である。図17(a)には半導体装置1の内部構成が示され、図17(b)には端子部30と実装基板90の電極部92との接合状態を説明するための模式図である。
第3の実施形態では、図17(a)に示すように半導体チップ10の裏面12にテープ部である接着テープ16が貼り付けられており、かつ裏面12側にめっき膜が形成されていない点で、図14に示す第2の実施形態の半導体装置1の構成と異なる。そして、接着テープ16の裏面は、封止部50の裏面と同一面上に位置する。上記以外の構成は、第1の実施形態及び第2の実施形態と同様であるので、詳細な説明を省略する。
第3の実施形態でも、図17(b)に示すように、端子部30の底面31a及び側面31bにめっき膜34が形成されている。これにより、はんだ材95のフィレットの高さが大きくなり、この結果はんだ材95の端子部30の対する接合性(濡れ性)が高まる。
第3の実施形態では、第2の実施形態で説明した製造方法(図15のフローチャート)で半導体装置1が製造される。
図18は、第3の実施形態における製造工程の一部を説明するための模式図である。図18に示す製造工程は、図16に示す製造工程に対応している。
半導体チップ110の載置工程(図16のステップS204)の際には、図18(b)に示すように、半導体チップ110の裏面112の接着テープ116が、フィルム400に接着されることで、半導体チップ110がフィルム400に固定されている。
その後、第2の実施形態で説明したステップS106の接続工程〜ステップS206の除去工程を経ることで、図18(d)に示すように、端子部130の裏面131aと、半導体チップ110の接着テープ116が、封止体150から露出することになる。
その後、第1の実施形態で説明したステップS110の接着工程〜ステップS116の後工程を経ることで、図17(a)に示す半導体装置1が製造される。これにより、第1の実施形態と同様に、半導体装置1の端子部30のめっき膜34(図17)を形成する際に、均一にめっきされるので、めっきムラの発生を抑制することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の分散・統合の具体的な実施の形態は、以上の実施の形態に限られず、その全部又は一部について、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を合わせ持つ。
1 半導体装置
100 リードフレーム
110 半導体チップ
116 接着テープ
120 パッド部
130 端子部
130A 分割端子部
131a 裏面
131b 切断面
131c 表面
134 めっき膜
134a 第1めっき膜
134b 第2めっき膜
134c 第3めっき膜
150 封止体
150A 分割封止体
152a 表面
152b 裏面
160 フィルム部材
200 ダイサー
300 容器
302 めっき液
400 フィルム

Claims (12)

  1. リードフレームに設けられた複数の端子部に電気的に接続された複数の半導体チップを覆うと共に、前記端子部を露出させるように、樹脂で封止した封止体を形成する封止工程と、
    前記封止体の前記端子部が露出する面とは反対側の反対面を、フィルムに接着させる接着工程と、
    前記フィルムに接着された前記封止体の前記複数の端子部から前記反対面まで切断して、互いが離間していると共に前記フィルムに接着されている複数の分割封止体を形成する切断工程と、
    容器内に収容された薬液に、前記複数の分割封止体が互いに離間した状態で接着された前記フィルムを浸して、前記端子部の切断面に無電解めっきによりめっき膜をそれぞれ形成するめっき工程と、
    を有する、半導体装置の製造方法。
  2. 前記切断工程において、前記複数の端子部をそれぞれ2つに切断し、
    前記めっき工程において、切断されることで対向する一対の切断面にそれぞれめっき膜を形成する、
    請求項1に記載の半導体装置の製造方法。
  3. 前記切断工程において、前記封止体を格子状に切断し、
    前記めっき工程において、格子状に切断されて分離された前記複数の分割封止体が前記フィルムに接着された状態で、前記切断面に前記めっき膜を形成する、
    請求項1又は2に記載の半導体装置の製造方法。
  4. 前記めっき工程において、前記端子部の切断面と、前記端子部の前記封止体から露出し前記切断面と繋がっている露出面とに、同時に前記めっき膜を形成する、
    請求項1からのいずれか1項に記載の半導体装置の製造方法。
  5. 前記めっき工程において、前記無電解めっきを複数回行って、前記切断面に層状に複数のめっき膜を形成する、
    請求項1からのいずれか1項に記載の半導体装置の製造方法。
  6. 前記めっき工程において、前記切断面に近いめっき膜の厚さが前記切断面から離れためっき膜の厚さよりも大きくなるように、前記切断面に複数のめっき膜を層状に形成する、
    請求項に記載の半導体装置の製造方法。
  7. 前記切断工程において、刃を用いて前記複数の端子部から前記反対面まで切断して、前記複数の分割封止体が互いに前記刃の厚さの幅だけ離間した状態にさせる、
    請求項1からのいずれか1項に記載の半導体装置の製造方法。
  8. 前記めっき工程は、
    前記フィルムに接着された前記複数の分割封止体に対してプラズマ処理を行う前処理工程を含み、
    前記プラズマ処理後に、前記切断面に前記めっき膜を形成する、
    請求項1からのいずれか1項に記載の半導体装置の製造方法。
  9. 前記めっき工程は、
    前記フィルムに接着された前記複数の分割封止体に対してエッジング処理を行う前処理工程を含み、
    前記エッジング処理後に、前記切断面に前記めっき膜を形成する、
    請求項1からのいずれか1項に記載の半導体装置の製造方法。
  10. 前記封止工程において、
    複数のパッド部及び端子部を含むリードフレームの各パッド部に載置され、各パッド部の周囲に位置する前記端子部に電気的に接続された複数の半導体チップを覆うと共に、前記パッド部及び前記端子部を露出させるように、樹脂で封止した封止体を形成する、
    請求項1からのいずれか1項に記載の半導体装置の製造方法。
  11. 前記封止工程において、前記端子部及び前記半導体チップをフィルムに接着させた状態で、前記封止体を形成し、
    前記封止体から前記フィルムを除去して、前記端子部及び前記半導体チップを前記封止体から露出させる除去工程を更に有し、
    前記接着工程において、前記封止体の前記端子部及び前記半導体チップが露出する面とは反対側の反対面を、フィルムに接着させる、
    請求項1からのいずれか1項に記載の半導体装置の製造方法。
  12. 前記封止工程において、前記半導体チップに設けられたテープ部と前記端子部をフィルムに接着させた状態で、前記封止体を形成し、
    前記封止体から前記フィルムを除去して、前記端子部及び前記テープ部を前記封止体から露出させる除去工程を更に有し、
    前記接着工程において、前記封止体の前記端子部及び前記テープ部が露出する面とは反対側の反対面を、フィルムに接着させる、
    請求項1からのいずれか1項に記載の半導体装置の製造方法。
JP2018117847A 2018-06-21 2018-06-21 半導体装置の製造方法 Active JP6571245B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018117847A JP6571245B1 (ja) 2018-06-21 2018-06-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018117847A JP6571245B1 (ja) 2018-06-21 2018-06-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6571245B1 true JP6571245B1 (ja) 2019-09-04
JP2019220607A JP2019220607A (ja) 2019-12-26

Family

ID=67844816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018117847A Active JP6571245B1 (ja) 2018-06-21 2018-06-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6571245B1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284480A (ja) * 2000-03-29 2001-10-12 Toshiba Corp リードレス電子部品の製造方法
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US9349679B2 (en) * 2010-08-31 2016-05-24 Utac Thai Limited Singulation method for semiconductor package with plating on side of connectors
JP2014072236A (ja) * 2012-09-27 2014-04-21 Renesas Electronics Corp 半導体装置の製造方法
US10366948B2 (en) * 2016-03-17 2019-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP6718754B2 (ja) * 2016-06-16 2020-07-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP2019220607A (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
JP7228063B2 (ja) 半導体装置
JP3878781B2 (ja) 半導体装置の製造方法
JP4032063B2 (ja) 半導体装置の製造方法
CN105720034B (zh) 引线框架、半导体装置
TWI500122B (zh) 半導體元件搭載用基板及其製造方法
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
TWI833739B (zh) 半導體封裝及製造其之方法
US10707154B2 (en) Semiconductor device and method for manufacturing the same
JP2019176034A (ja) 半導体装置および半導体装置の製造方法
TW201448059A (zh) 樹脂密封型半導體裝置之製造方法及引線框架
GB2556255A (en) Semiconductor device and method for manufacturing semiconductor device
EP3355348B1 (en) Method for manufacturing a semiconductor package
US20170062382A1 (en) Production of optoelectronic components
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JP6571245B1 (ja) 半導体装置の製造方法
JP2018085487A (ja) 半導体装置の製造方法および半導体装置
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
US11094562B2 (en) Semiconductor device and method of manufacture
JP2017183417A (ja) 半導体装置
TWI847658B (zh) 具表面散熱結構的側面可濕潤半導體封裝元件及製法
CN105023849A (zh) 无基板单层电镀封装结构及其制作方法
JP7365588B2 (ja) リードフレームおよび半導体装置
JP2004087882A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190130

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190130

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190807

R150 Certificate of patent or registration of utility model

Ref document number: 6571245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250