JP2014072236A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014072236A
JP2014072236A JP2012215038A JP2012215038A JP2014072236A JP 2014072236 A JP2014072236 A JP 2014072236A JP 2012215038 A JP2012215038 A JP 2012215038A JP 2012215038 A JP2012215038 A JP 2012215038A JP 2014072236 A JP2014072236 A JP 2014072236A
Authority
JP
Japan
Prior art keywords
semiconductor device
leads
manufacturing
sealing body
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012215038A
Other languages
English (en)
Inventor
Koji Furukawa
孝治 古川
Yoshihiro Sato
嘉洋 佐藤
Keiji Gonda
啓二 権田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012215038A priority Critical patent/JP2014072236A/ja
Publication of JP2014072236A publication Critical patent/JP2014072236A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】実装基板の上面に半導体装置を搭載した際、半導体装置の複数のリードと実装基板の複数の電極パッドとの電気的接続の良・不良の判断を簡便でかつ短時間で行う。
【解決手段】半導体装置ＳＤ１の複数のリードＬＥの樹脂封止体ＭＯから露出した一の側面にめっき膜ＰＦを形成し、半導体装置ＳＤ１の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとをそれぞれ接続する複数のはんだ材ＣＳが、半導体装置ＳＤ１の複数のリードＬＥの樹脂封止体ＭＯから露出した一の側面に形成されやすいようにする。そして、半導体装置ＳＤ１の複数のリードＬＥの樹脂封止体ＭＯから露出した一の側面に形成されるはんだ材ＣＳのフィレットＦＬからの反射光の強さにより、半導体装置ＳＤ１の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとの電気的接続の良・不良の判断を行う。
【選択図】図１Ａ

Description

本発明は半導体装置の製造技術に関し、例えば半導体装置から露出するリードと実装基板の電極パッドとを導電性材料からなる接合材によって接続する半導体装置の製造に好適に利用できるものである。
実装工程において、半導体装置から露出するリードと実装基板の電極パッドとを接続する際に使用される導電性材料からなる接合材、例えばはんだ材の濡れ性（接合性）を向上させるために、上記リードの露出面にはめっき膜が形成されている。
例えば特開２００２−１２４５９６号公報（特許文献１）には、パッケージの側面から突出したアウターリードを切断して、パッケージの実装面から側面にかけて露出する電極部を形成した後、この電極部の露出面に、無電解めっき法または浸漬はんだ付けなどによってはんだめっきを施し、はんだめっき層を形成する技術が記載されている。
また、特開２００５−５７０６７号公報（特許文献２）には、リードフレームの切断後に、半導体装置の封止樹脂部から露出するリード部分に、無電解めっき法などを用いてめっき層を形成する技術が記載されている。
特開２００２−１２４５９６号公報 特開２００５−５７０６７号公報
実装基板の上面に半導体装置を搭載した際、半導体装置の複数のリードと実装基板の複数の電極パッドとは複数の導電性材料からなる接合材、例えばはんだ材を介してそれぞれ接続される。半導体装置の複数のリードと実装基板の複数の電極パッドとの電気的接続の良・不良は、両者間の電気的特性を測定することによって得られた検査結果を用いて判断されるが、上記測定に多大な時間を要し、また、専用の測定装置が必要となるなどの課題を有していた。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置の複数のリードの樹脂封止体から露出した側面にめっき膜を形成することにより、半導体装置の複数のリードと実装基板の複数の電極パッドとをそれぞれ接続する複数の接合材が、複数のリードの樹脂封止体から露出した側面に形成され易いようにする。そして、複数のリードの樹脂封止体から露出した側面に形成された接合材のフィレットからの反射光の強さにより、半導体装置の複数のリードと実装基板の複数の電極パッドとの電気的接続の良・不良の判断を行う。
実装基板の上面に半導体装置を搭載した際、半導体装置の複数のリードと実装基板の複数の電極パッドとの電気的接続の良・不良の判断を簡便でかつ短時間で行うことができる。
（ａ）は実施の形態による実装基板の上面に搭載した半導体装置を樹脂封止体を透過して示す平面図、（ｂ）は同図（ａ）のＡ−Ａ線に沿った断面図である。 （ａ）および（ｂ）はそれぞれ実施の形態による半導体装置の裏面図および側面図である。 実施の形態による半導体装置の製造方法の工程図である。 実施の形態によるリードフレームの外形の一例を示す上面図である。 実施の形態によるダイボンディング工程における製品状態を示す上面図である。 図４のＢ−Ｂ線に沿った断面図である。 実施の形態によるワイヤボンディング工程における製品状態を示す上面図である。 図６のＣ−Ｃ線に沿った断面図である。 実施の形態による封止（モールド）工程における製品状態を示す上面図である。 図８のＤ−Ｄ線に沿った断面図である。 実施の形態によるレーザマーキング工程における製品状態を示す上面図である。 実施の形態によるテープ貼り付け工程における製品状態を示す上面図である。 図１１のＥ−Ｅ線に沿った断面図である。 実施の形態によるダイシング工程における製品状態を示す上面図である。 図１３のＦ−Ｆ線に沿った断面図である。 実施の形態による紫外線照射・バラ落とし工程における製品状態を示す上面図である。 図１５のＧ−Ｇ線に沿った断面図である。 実施の形態による無電解めっき工程における製品状態を示し、（ａ）は半導体装置の上面図、（ｂ）は半導体装置の断面図、および（ｃ）は半導体装置の裏面図である。 実施の形態による無電解めっき方法の説明図である。 実施の形態による無電解めっき方法の工程図である。 実施の形態による無電解めっき方法の工程順の説明図である。 実施の形態による実装工程における半導体装置の断面図である。 実施の形態が適用される前に本発明者らによって検討された半導体装置の製造方法の工程図である。 実施の形態が適用される前に本発明者らによって検討された実装工程における半導体装置の断面図である。 （ａ）および（ｂ）はそれぞれ実施の形態の変形例による半導体装置の上面図および断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
（実施の形態）
≪半導体装置≫
本実施の形態による半導体装置を図１Ａおよび図１Ｂを用いて説明する。図１Ａ（ａ）は実施の形態による実装基板の上面に搭載した半導体装置の樹脂封止体を透過して示す平面図、図１Ａ（ｂ）は同図（ａ）のＡ−Ａ線に沿った断面図である。図１Ｂ（ａ）および（ｂ）はそれぞれ実施の形態による半導体装置の裏面図および側面図である。ここでは、半導体装置として、ＱＦＮ（Quad flat no lead package）タイプのフラットリード・パッケージを例示する。
半導体装置（半導体パッケージ）ＳＤ１の平面視における形状は四角形であり、表面（上面）、表面と反対側の裏面（下面）、および４つの側面を有する。
半導体装置ＳＤ１は、例えば半導体チップＳＣと、半導体チップＳＣを搭載するダイパッド（タブ、素子搭載部）ＤＰと、ダイパッドＤＰから離間してダイパッドＤＰの周囲に設けられた複数のリード（外部端子）ＬＥと、ダイパッドＤＰに繋がる複数の吊りリードＨＬと、複数の導電性ワイヤＣＷと、樹脂封止体（封止体）ＭＯとを有する。そして、半導体チップＳＣ、ダイパッドＤＰの一部、複数のリードＬＥの一部、複数の吊りリードＨＬの一部、および複数の導電性ワイヤＣＷは樹脂封止体ＭＯによって封止されている。従って、樹脂封止体ＭＯも平面視における形状は四角形であり、所定の厚さを持って、表面（上面）、この表面と反対側の裏面（下面）、および４つの側面を有する。
ダイパッドＤＰは、半導体チップＳＣが搭載される表面（上面、チップ搭載面）、この表面とは反対側の裏面（下面、露出面）、および４つの側面を有している。その裏面は樹脂封止体ＭＯから露出しているが、その表面および側面は樹脂封止体ＭＯから露出していない。
複数のリードＬＥはそれぞれ、表面（上面）、この表面とは反対側の裏面（下面、実装面）、および４つの側面を有している。その裏面および一の側面は樹脂封止体ＭＯから露出しているが、その表面および他の側面は樹脂封止体ＭＯから露出していない。
半導体チップＳＣは、半導体チップＳＣの裏面とダイパッドＤＰの表面とが対向して、ダイボンド材（接着剤）を介してダイパッドＤＰの表面に配置されている。
半導体チップＳＣの主面（表面）側には、例えば複数の半導体素子と、絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線と、この多層配線を覆うようにして形成された表面保護膜と、から構成される集積回路が形成されている。ダイボンド材は導電性部材、例えば銀（Ａｇ）ペーストからなる。ダイボンド材に非導電性部材、例えば樹脂材を使用してもよいが、導電性部材を使用することで、半導体チップＳＣの放熱性を向上することができる。
さらに、半導体チップＳＣの主面側には、複数のボンディングパッド（電極パッド、表面電極）ＢＰが形成されている。この複数のボンディングパッドＢＰは、集積回路に形成された多層配線のうちの最上層の配線、例えばアルミニウム（Ａｌ）からなり、表面保護膜に形成された開口部により露出している。そして、複数のボンディングパッドＢＰと複数のリードＬＥとが複数の導電性ワイヤＣＷによってそれぞれ電気的に接続されている。導電性ワイヤＣＷは、例えば、金（Ａｕ）、銅（Ｃｕ）、またはアルミニウム（Ａｌ）などを主成分とする金属材料からなる。
半導体装置ＳＤ１は、樹脂封止体ＭＯから露出した複数のリードＬＥ（それぞれの裏面および一の側面）と実装基板（マザーボード）ＭＢの複数の電極パッドＥＰとを導電性材料からなる接合材、例えばはんだ材ＣＳを介してそれぞれ接続することにより、実装基板ＭＢの上面に搭載される。なお、ダイパッドＤＰは、必ずしも、実装基板ＭＢの電極パッドＥＰと接合しなくてもよい。
また、複数のリードＬＥの樹脂封止体ＭＯから露出した裏面および一の側面には、めっき膜（めっき層）ＰＦが形成されている。めっき膜ＰＦの厚さは、例えば３〜１０ｎｍ程度である。めっき膜ＰＦを形成することにより、半導体装置ＳＤ１を実装基板ＭＢの上面に搭載する実装工程において、半導体装置ＳＤ１の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとをそれぞれ電気的に接続する際に使用されるはんだ材ＣＳの、複数のリードＬＥに対する濡れ性（接合性）を向上させることができる。
さらに、めっき膜ＰＦが、複数のリードＬＥの樹脂封止体ＭＯから露出した一の側面に形成されていることにより、平面視において、半導体装置ＳＤ１の周縁からはみ出して見えるはんだ材ＣＳからなるフィレットＦＬが形成されている。このフィレットＦＬは、半導体装置ＳＤ１を実装基板ＭＢの上面に搭載した後に行われる検査工程において、半導体装置ＳＤ１の外観検査および電気的特性検査に用いられる。
上記めっき膜ＰＦは、ダイパッドＤＰの樹脂封止体ＭＯから露出した裏面、ならびに吊りリードＨＬの樹脂封止体ＭＯから露出した裏面および側面の一部にも形成されている。
≪半導体装置の製造方法≫
次に、本実施の形態による半導体装置の製造方法について図２〜図２０を用いて工程順に説明する。
図２は実施の形態の半導体装置の製造方法の工程図である。図３は実施の形態のリードフレームの外形の一例を示す上面図である。図４は実施の形態のダイボンディング工程における製品状態を示す上面図、図５は図４のＢ−Ｂ線に沿った断面図である。図６は実施の形態のワイヤボンディング工程における製品状態を示す上面図、図７は図６のＣ−Ｃ線に沿った断面図である。図８は実施の形態の封止（モールド）工程における製品状態を示す上面図、図９は図８のＤ−Ｄ線に沿った断面図である。図１０は実施の形態のレーザマーキング工程における製品状態を示す上面図である。図１１は実施の形態のテープ貼り付け工程における製品状態を示す上面図、図１２は図１１のＥ−Ｅ線に沿った断面図である。図１３は実施の形態のダイシング工程における製品状態を示す上面図、図１４は図１３のＦ−Ｆ線に沿った断面図である。図１５は実施の形態の紫外線照射・バラ落とし工程における製品状態を示す上面図、図１６は図１５のＧ−Ｇ線に沿った断面図である。図１７は実施の形態の無電解めっき工程における製品状態を示し、（ａ）は半導体装置の上面図、（ｂ）は半導体装置の断面図、および（ｃ）は半導体装置の裏面図である。図１８〜図２０は無電解めっき方法およびその工程を説明する図である。
１．半導体チップ準備工程
半導体ウエハの回路形成面に集積回路を形成する。集積回路は前工程または拡散工程と呼ばれる製造工程において、所定の製造プロセスに従って半導体ウエハにチップ単位で形成される。続いて、半導体ウエハに形成された各半導体チップの良・不良を判定した後、半導体ウエハをダイシングして、各半導体チップに個片化する。
２．リードフレーム準備工程
第１面（表面、上面）と第１面とは反対側の第２面（裏面、下面）とを有し、例えば銅（Ｃｕ）を主材料とした金属製の枠組みであるリードフレーム（配線板、配線部材）を準備する。
図３にリードフレームの一例を示す。リードフレームＬＦは、例えばリードフレームＬＦの一の方向（ｘ軸方向）を列とし、この列の直交する他の方向（ｙ軸方向）を行とすると、半導体製品１つ分に該当する単位フレームＳＦが４行４列に配置された構成となっている。リードフレームＬＦの各単位フレームＳＦの中央部には、半導体チップを搭載するダイパッドＤＰが設けられ、ダイパッドＤＰから離間してダイパッドＤＰを囲むように複数のリードＬＥが設けられている。ダイパッドＤＰは、複数の吊りリードＨＬによってリードフレームＬＦに保持されている。また、リードフレームＬＦの周辺には、リードフレームＬＦの位置決めのための複数の孔ＬＨが設けられている。リードフレームＬＦの厚さは、例えば０．１２５ｍｍである。
３．ダイボンディング・ワイヤボンディング工程
次に、図４および図５に示すように、各単位フレームＳＦのダイパッドＰＤの表面（リードフレームＬＦの第１面）に良と判定された半導体チップＳＣを搭載する。このとき、ダイパッドＰＤの表面と半導体チップＳＣの裏面とをダイボンド材（接着材）、例えばペースト状の接着剤（例えば銀（Ａｇ）ペースト）を用いて接合する。なお、ダイパッドＤＰと半導体チップＳＣとの接合は、ペースト状の接着剤に限定されるものではなく、例えば金−錫（Ａｕ−Ｓｎ）共晶を用いた接合などでもよい。
次に、図６および図７に示すように、半導体チップＳＣの主面の縁辺に配置された複数のボンディングパッドと、複数のリードＬＥの表面とを、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法（ボールボンディング法）により、複数の導電性ワイヤＣＷを用いてそれぞれ電気的に接続する。具体的には、導電性ワイヤＣＷの先端をアーク放電により溶融して表面張力でボールを形成し、それをキャピラリ（円筒状の接続治具）によりボンディングパッドおよびリードＬＥの表面に、例えば１２０ｋＨｚの超音波振動を加えながら熱圧着する。
導電性ワイヤＣＷの材料としては、金（Ａｕ）、銅（Ｃｕ）、およびアルミニウム（Ａｌ）などの金属材料を挙げることができる。金（Ａｕ）の場合、例えば１５〜２０μｍφの金線を用いる場合が多い。
また、主として、正ボンディング方式（半導体チップＳＣのボンディングパッドと導電性ワイヤＣＷの一部を接続した後に、リードＬＥと導電性ワイヤＣＷの他部を接続する方式）を用いるが、逆ボンディング方式（リードＬＥと導電性ワイヤＣＷの一部を接続した後に、半導体チップＳＣのボンディングパッドと導電性ワイヤＣＷの他部を接続する方式）を用いても良い。
４．封止（モールド）工程
次に、図８および図９に示すように、複数の半導体チップＳＣが搭載されたリードフレームＬＦを金型成型機にセットし、温度を上げて液状化した封止樹脂を金型成型機に圧送して流し込み、リードフレームＬＦの半導体チップＳＣ等が搭載された第１面側を樹脂で封入して、１つの樹脂封止体ＭＯを形成する。樹脂封止体ＭＯは、低応力化を図ることを目的として、例えばフェノール系硬化剤、シリコーンゴム、および多数のフィラー（例えばシリカ）などが添加されたエポキシ系の熱硬化性絶縁樹脂からなる。
５．ベーク工程
次に、樹脂封止体ＭＯの更なる硬化促進を行い、リードフレームＬＦへの密着性向上等のために、樹脂封止体ＭＯに対して熱処理を施す。熱処理の温度は、例えば１６０〜１９０℃程度である。これにより、半導体チップＳＣ、ダイパッドＤＰの一部（表面と側面）、複数のリードＬＥのそれぞれの一部（表面と側面）、および複数の導電性ワイヤＣＷなどが樹脂封止体ＭＯによって封止される。一方、ダイパッドＤＰの他部（裏面）および複数のリードＬＥのそれぞれの他部（裏面）は樹脂封止体ＭＯの裏面から露出する。
６．レーザマーキング工程
次に、図１０に示すように、レーザーを用いて樹脂封止体ＭＯの表面に品名などを捺印する。
７．テープ貼り付け工程
次に、図１１および図１２に示すように、ダイシングテープＤＴを準備する。ダイシングテープＤＴの周縁部には、平面視において環状のフレームＤＦが貼り付けられている。ダイシングテープＤＴは、例えばポリオリフィンを基材とし、その厚さは、例えば９０μｍである。また、ダイシングテープＤＴの上面（樹脂封止体ＭＯが固定される面）には、接着層が形成されている。接着層は、例えばアクリル系ＵＶ硬化型の粘着剤であり、例えば紫外線照射前は２００ｇ／２５ｍｍ、紫外線照射後は１０〜２０ｇ／２５ｍｍの粘着力を有している。
続いて、ダイシングテープＤＴの上面に、半導体チップＳＣ、ダイパッドＤＰの一部（表面および側面）、複数のリードＬＥのそれぞれの一部（表面と側面）、および複数の導電性ワイヤＣＷなどを封止した樹脂封止体ＭＯを固定する。
８．ダイシング工程
次に、図１３および図１４に示すように、例えばダイヤモンド微粒を貼り付けた極薄の円形刃ＤＢを用いて、樹脂封止体ＭＯの裏面側から樹脂封止体ＭＯおよび複数のリードＬＥをスクライブ領域に沿って縦、横に切断する。
樹脂封止体ＭＯは半導体装置ＳＤ１に個片化されるが、個片化された後も半導体装置ＳＤ１はダイシングテープＤＴを介して固定されているため、整列した状態を維持している。続いて、樹脂封止体ＭＯを切断する際に発生した屑などを除去するために、半導体装置ＳＤ１を洗浄する。
９．紫外線照射・バラ落とし工程
次に、図１５および図１６に示すように、ダイシングテープＤＴの下面側から紫外線ランプＵＶを用いて紫外線を照射して、ダイシングテープＤＴの上面に形成された接着層の接着力を、例えば１０〜２０ｇ／２５ｍｍ程度に低下させることにより、接着層を硬化させる。これにより、各半導体装置ＳＤ１がダイシングテープＤＴから剥がれやすくなる。
続いて、ダイシングテープＤＴを除去することにより、個々の半導体装置ＳＤ１をバラバラの状態に分ける。半導体装置ＳＤ１の裏面には、ダイパッドＤＰの裏面、複数のリードＬＥのそれぞれの裏面、および複数の吊りリードＨＬのそれぞれの裏面が樹脂封止体ＭＯから露出し、半導体装置ＳＤ１の側面には、複数のリードＬＥのそれぞれの一の側面および複数の吊りリードＨＬのそれぞれの側面の一部が樹脂封止体ＭＯから露出している。
１０．めっき処理工程
次に、図１７（ａ）、（ｂ）、および（ｃ）に示すように、個々の半導体装置ＳＤ１に対して、めっき処理を施して、樹脂封止体ＭＯから露出しているダイパッドＤＰの裏面、複数のリードＬＥのそれぞれの裏面および一の側面、ならびに複数の吊りリードＨＬのそれぞれの裏面および側面の一部にめっき膜ＰＦを形成する。複数のリードＬＥでは、その裏面と一の側面に同時にめっき膜ＰＦが形成されるので、その裏面から一の側面に連続しためっき膜ＰＦが形成される。
めっき膜ＰＦは、無電解めっき法により形成される。また、めっき膜ＰＦは、例えば厚さ３〜１０μｍ程度の錫（Ｓｎ）、錫−銀（Ｓｎ−Ａｇ）系合金、錫−銅（Ｓｎ−Ｃｕ）系合金、錫−ビスマス（Ｓｎ−Ｂｉ）系合金、または錫−鉛（Ｓｎ−Ｐｂ）系合金からなる。
以下に、実施の形態のめっき処理工程の一例を図１８〜図２０を用いて詳細に説明する。図１８は実施の形態の無電解めっき方法の説明図である。図１９は実施の形態の無電解めっき方法の工程図である。図２０は実施の形態の無電解めっき方法の工程順の説明図である。
無電解めっき法には、例えば置換めっき（浸着めっき）法、触媒化学めっき法、接触めっき法、および非触媒化学めっき法などがある。
例えば置換めっき法は、貴な金属の水溶液に卑な金属を浸漬し、置換反応によって貴な金属を卑な金属の表面に析出させる方法である。通常、銅（Ｃｕ）と錫（Ｓｎ）とでは、錫（Ｓｎ）のほうが電位が卑であることから、錫（Ｓｎ）の溶液中に銅（Ｃｕ）を浸漬しても、置換反応は起きない。しかし、錫（Ｓｎ）の溶液中に電位を逆転させ成分を含ませることにより、錫（Ｓｎ）を銅（Ｃｕ）の表面に置換析出させることができる。
また、例えば非触媒化学めっき法は、図１８に示すように、めっき液ＰＦＬ中の還元剤ＲＡの酸化反応によって金属イオン（Ｍ＋）に電子（ｅ−）を供給し、触媒作用のある被めっき物ＰＦＭの表面だけに金属（Ｍ）を還元析出させる方法である。
次に、めっき処理工程について図１９および図２０を用いて工程順に説明する。ここでは、自動めっき処理装置を用いて一連のめっき処理を行う例を示しているが、これに限定されるものではない。
１０−１．脱脂工程
まず、複数の半導体装置ＳＤ１を容器（籠）ＢＳに投入し、自動めっき処理装置へ供給する。複数の半導体装置ＳＤ１が投入された容器ＢＳは、自動めっき処理装置の移動および搖動撹拌用アームＡＲＭに取り付けられて、各工程へ順次移動する。
初めに、樹脂封止体ＭＯから露出しているダイパッドＤＰの裏面、複数のリードＬＥのそれぞれの裏面および一の側面、ならびに複数の吊りリードＨＬのそれぞれの裏面および側面の一部に付着している油脂等を除去するため、複数の半導体装置ＳＤ１を薬液中で搖動撹拌する。
１０−２．水洗工程
次に、脱脂工程で使用した薬液を除去して、次の化学研磨工程の薬液中に持ち込まないようにするため、複数の半導体装置ＳＤ１を純水中で搖動撹拌する。
１０−３．化学研磨工程
次に、樹脂封止体ＭＯから露出しているダイパッドＤＰの裏面、複数のリードＬＥのそれぞれの裏面および一の側面、ならびに複数の吊りリードＨＬのそれぞれの裏面および側面の一部を活性化させ、めっき膜ＰＦを付きやすくするために、複数の半導体装置ＳＤ１を薬液中で搖動撹拌する。
１０−４．水洗工程
次に、化学研磨工程で使用した薬液を除去して、次の無電解めっき工程の薬液中に持ち込まないようにするため、複数の半導体装置ＳＤ１を純水中で搖動撹拌する。
１０−５．無電解めっき工程
次に、例えば置換めっき法または触媒化学めっき法を用いて、樹脂封止体ＭＯから露出しているダイパッドＤＰの裏面、複数のリードＬＥのそれぞれの裏面および一の側面、ならびに複数の吊りリードＨＬのそれぞれの裏面および側面の一部に、めっき膜ＰＦを形成する。例えば複数の半導体装置ＳＤ１が投入された容器ＢＳを６０〜８０℃の温度に設定された薬液中に浸漬して、鉛直方向に１０〜４０分搖動撹拌することにより、３〜１０μｍ程度の厚さのめっき膜ＰＦを形成する。この際、例えば搖動ストロークを３０ｍｍ、搖動スピードを２０ｍｍ／秒とし、この搖動ストロークおよび搖動スピードの周期で、複数の半導体装置ＳＤ１は所定時間搖動撹拌される。また、容器ＢＳの下方からの噴流を併用して、容器ＢＳに投入された複数の半導体装置ＳＤ１を撹拌してもよい。
１０−６．湯洗工程
次に、無電解めっき工程で使用した薬液を除去するため、複数の半導体装置ＳＤ１を純水中で搖動撹拌する。
１０−７．液切り工程
次に、水分を除去する。その後、複数の半導体装置ＳＤ１が投入された容器ＢＳを自動めっき処理装置の移動および搖動撹拌用アームＡＲＭから取りはずし、複数の半導体装置ＳＤ１を容器ＢＳ内から取り出して、収納する。
１１．選別工程
次に、例えばパーツフィーダー方式の特性選別の工程に従って、複数の半導体装置ＳＤ１は製品規格に沿って順次検査（特性選別）される。検査（特性選別）において不良と判断された半導体装置ＳＤ１は取り除かれる。検査（特性選別）において良と判断された半導体装置ＳＤ１は、さらに外観、例えばレーザマークおよび傷の有無等が検査される。
実施の形態では、水洗工程、無電解めっき工程および湯洗工程において、搖動撹拌を用いている。これは、個々の半導体装置ＳＤ１がお互いに張り付いて、洗浄不良またはめっき不良の原因となることを防止すると共に、絶えず新鮮な洗浄液またはめっき液を供給することで、均質な洗浄および均質な無電解めっきを可能とするためである。また、特に半導体装置ＳＤ１が微小な場合、流水方向が一定な噴流のみを用いるよりも、流水の向きが絶えず変化する搖動撹拌を用いることで、洗浄槽または無電解めっき槽の側壁もしくは、半導体装置ＳＤ１を入れる容器ＢＳの側壁に張り付くことも防止でき、均質な洗浄および無電解めっきを可能とする。
≪半導体装置の実装方法≫
次に、本実施の形態による半導体装置の実装方法について図２１〜図２３を用いて説明する。図２１は実施の形態による実装工程における半導体装置の断面図である。図２２は実施の形態が適用される前に本発明者らによって検討された半導体装置の製造方法の工程図である。図２３は実施の形態が適用される前に本発明者らによって検討された実装工程における半導体装置の断面図である。
まず、実装基板ＭＢを準備する。図２１に示すように、実装基板ＭＢの上面には、半導体装置ＳＤ１の複数のリードＬＥの裏面がそれぞれ電気的に接続する複数の電極パッドＥＰが形成されている。
次に、実装基板ＭＢの複数の電極パッドＥＰと複数のリードＬＥとをそれぞれ複数のはんだ材ＣＳを介して電気的に接続する。
実施の形態で使用するはんだ材ＣＳは、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリーはんだからなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。ここで、鉛フリーはんだとは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
また、実施の形態では、複数のリードＬＥの樹脂封止体ＭＯから露出した裏面および一の側面にはめっき膜ＰＦが形成されているので、複数のリードＬＥの樹脂封止体ＭＯから露出した裏面および一の側面に対する、はんだ材ＣＳの濡れ性（接合性）が向上する。特に、複数のリードＬＥの樹脂封止体ＭＯから露出した一の側面におけるはんだ材ＣＳの濡れ性（接合性）が向上することから、以下の効果を得ることができる。
すなわち、半導体装置ＳＤ１の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとがそれぞれ複数のはんだ材ＣＳによって良好に接続されている場合は、はんだ材ＣＳがリードＬＥの一の側面にも形成されて、リードＬＥの上面に達するまで這い上がり、リードＬＥの側面はほぼ完全にはんだ材ＣＳにより覆われる。従って、実装基板ＭＢの上面に半導体装置ＳＤ１をはんだ付けにより搭載した際には、フィレット（平面視において、半導体装置ＳＤ１の周縁からはみ出したはんだ材ＣＳの部分）ＦＬが形成される。
次に、実装基板ＭＢの上面に搭載された半導体装置ＳＤ１の外観検査および電気的特性検査を行う。この検査では、自動外観検査装置を用いて、半導体装置ＳＤ１の上面側から半導体装置ＳＤ１に光を当てて外観検査を行うと同時に、その反射光の強さによって、半導体装置ＳＤ１の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとがそれぞれ電気的に良好に接続されているか否かを判断する。
実施の形態では、半導体装置ＳＤ１の複数のリードＬＥの一の側面に形成される上記フィレットＦＬからの反射光を利用する。すなわち、フィレットＦＬが半導体装置ＳＤ１の複数のリードＬＥの一の側面に形成されている場合は、自動外観検査装置で得られる反射光が強くなるが、フィレットＦＬが半導体装置ＳＤ１の複数のリードＬＥの一の側面に形成されてない場合または一の側面の一部にしか形成されていない場合は、自動外観検査装置で得られる反射光が弱くなる。
そこで、フィレットＦＬが半導体装置ＳＤ１の複数のリードＬＥの一の側面に形成されて、強い反射光が得られる場合は、半導体装置ＳＤ１の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとの電気的接続が良であると判断する。一方、フィレットＦＬが半導体装置ＳＤ１の複数のリードＬＥの一の側面に形成されておらず、または一の側面の一部にしか形成されておらず、弱い反射光しか得られない場合は、半導体装置ＳＤ１の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとの電気的接続が不良であると判断する。
反射光が強い弱いの判断は、例えば二値化処理（濃淡のある画像を２階調に変換する処理）により行う。あるしきい値を定めて、このしきい値を上回っていれば半導体装置ＳＤ１の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとの電気的接続は良、下回っていれば半導体装置ＳＤ１の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとの電気的接続は不良と判断することができる。
例えば図２２に示すように、リードフレームＬＦにめっき処理を施した後に、半導体装置を個片化することもできる。しかし、この半導体装置の製造方法では、図２３に示すように、複数のリードＬＥの樹脂封止体ＭＯから露出した一の側面にはめっき膜ＰＦは形成されない。リードＬＥを切断することにより、リードＬＥの裏面に形成されているめっき膜ＰＦがリードＬＥの一の側面にめくれ上がることはあっても、リードＬＥの一の側面の全面をめっき膜ＰＦで覆うことはできない。
このような場合は、半導体装置ＳＤ０の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとをそれぞれ複数のはんだ材ＣＳを介して接続しても、フィレットＦＬは形成されにくい。よって、フィレットＦＬを用いて、実装基板ＭＢの上面に搭載された半導体装置ＳＤ０の電気的特性検査を行うことはできない。このため、半導体装置ＳＤ０の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとの電気的特性を測定することによって、その良・不良を判断する必要があり、実施の形態よりも検査工程が増えるという課題を有する。
なお、前述した特許文献１（特開２００２−１２４５９６号公報）および特許文献２（特開２００５−５７０６７号公報）では、リードの露出面にめっき膜を形成することにより、リードの露出面に対するはんだの濡れ性（接合性）が向上することは記載されている。しかし、実装基板の複数の電極パッドと半導体装置の複数のリードとの電気的特性を検査する工程において、複数のリードの樹脂封止体から露出した一の側面に形成されたフィレットＦＬを用いる検査方法についての記載や示唆はない。
このように、実施の形態によれば、実装基板ＭＢの上面に半導体装置ＳＤ１を搭載した際の半導体装置ＳＤ１の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとの電気的接続の良・不良の判断を、平面視における半導体装置ＳＤ１の周縁のフィレットＦＬを用いて行うことができる。従って、自動外観検査装置において、外観検査と同時に、半導体装置ＳＤ１の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとの電気的特性の検査を簡便でかつ短時間で行うことができる。
（実施の形態の変形例）
本実施の形態の半導体装置の変形例を図２４を用いて説明する。図２４（ａ）および（ｂ）はそれぞれ半導体装置の上面図および断面図である。前述した図１に示す半導体装置ＳＤ１では、ＱＦＮタイプのフラットリード・パッケージを例示したが、ここでは、ＳＯＮ（Small outline no lead package）タイプのフラットリード・パッケージを例示する。
図２４に示すように、半導体装置（半導体パッケージ）ＳＤ２は、前述の半導体装置ＳＤ１と同様の構造を有している。しかし、半導体チップＳＣの周囲に設けられた複数のリードＬＥは、樹脂封止体ＭＯの対向する２つの側面のみから露出している。また、平面視において、複数のリードＬＥは樹脂封止体ＭＯから突出している。
半導体装置ＳＤ２は、複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとを導電性材料からなる接合材、例えばはんだ材ＣＳを介して接続することにより、実装基板ＭＢの上面に搭載されている。なお、ダイパッドＤＰは、必ずしも、実装基板ＭＢの電極パッドＥＰと接合しなくてもよい。
また、ダイパッドＤＰの裏面、複数のリードＬＥの裏面、および複数のリードＬＥの樹脂封止体ＭＯから突出した部分の表面および側面には、めっき膜ＰＦが形成されている。めっき膜ＰＦの厚さは、例えば３〜１０ｎｍ程度である。これにより、半導体装置ＳＤ２の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとをそれぞれ電気的に接続する際に使用されるはんだ材ＣＳの、複数のリードＬＥに対する濡れ性（接合性）を向上させることができる。
さらに、複数のリードＬＥに対するはんだ材ＣＳの濡れ性（接合性）が向上したことにより、はんだ材ＣＳが、複数のリードＬＥの樹脂封止体ＭＯから突出した部分の側面にも形成されて、平面視において、複数のリードＬＥの樹脂封止体ＭＯから突出した部分の周囲からはみ出して見えるフィレットＦＬが形成される。このフィレットＦＬは、半導体装置ＳＤ２を実装基板ＭＢの上面に搭載した後に行われる、半導体装置ＳＤ２の外観検査および電気的特性検査に用いられる。
すなわち、この検査において、フィレットＦＬが複数のリードＬＥの樹脂封止体ＭＯから突出した側面に形成されて、強い反射光が得られる場合は、半導体装置ＳＤ２の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとの電気的接続が良であると判断する。一方、フィレットＦＬが複数のリードＬＥの樹脂封止体ＭＯから突出した側面に形成されておらず、または側面の一部にしか形成されておらず、弱い反射光しか得られない場合は、半導体装置ＳＤ２の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとの電気的接続が不良であると判断する。反射光が強い弱いの判断は、例えば二値化処理により行う。
従って、半導体装置ＳＤ２においても、自動外観検査装置において、外観検査と同時に、半導体装置ＳＤ２の複数のリードＬＥと実装基板ＭＢの複数の電極パッドＥＰとの電気的特性の検査を簡便でかつ短時間で行うことができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＡＲＭ 移動および搖動撹拌用アーム
ＢＰ ボンディングパッド（電極パッド、表面電極）
ＢＳ 容器（籠）
ＣＳ はんだ材
ＣＷ 導電性ワイヤ
ＤＢ 円形刃
ＤＦ フレーム
ＤＰ ダイパッド（タブ、チップ搭載部）
ＤＴ ダイシングテープ
ＥＰ 電極パッド
ＦＬ フィレット
ＨＬ 吊りリード
ＬＥ リード（外部端子）
ＬＦ リードフレーム（配線板、配線部材）
ＬＨ 孔
ＭＢ 実装基板（マザーボード）
ＭＯ 樹脂封止体（封止体）
ＰＦ めっき膜（めっき層）
ＰＦＬ めっき液
ＰＦＭ 被めっき物
ＲＡ 還元剤
ＳＣ 半導体チップ
ＳＤ０，ＳＤ１，ＳＤ２ 半導体装置（半導体パッケージ）
ＳＦ 単位フレーム
ＵＶ 紫外線ランプ

Claims (11)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）ダイパッド、前記ダイパッドから離間して前記ダイパッドの周囲に配置された複数のリードを有するリードフレームを準備する工程；
    （ｂ）前記ダイパッドの表面に半導体チップを搭載する工程；
    （ｃ）前記（ｂ）工程の後、前記半導体チップの複数のボンディングパッドと前記複数のリードの表面とを複数の導電性ワイヤを介してそれぞれ電気的に接続する工程；
    （ｄ）前記（ｃ）工程の後、前記複数のリードの前記表面とは反対側の裏面が露出するように、前記リードフレームの表面側を樹脂で封止する工程；
    （ｅ）前記（ｄ）工程の後、前記樹脂および前記複数のリードを切断して、樹脂封止体で覆われた前記半導体装置を取得する工程；
    （ｆ）前記（ｅ）工程の後、前記半導体装置の前記複数のリードの前記樹脂封止体から露出する前記裏面および側面に無電解めっき法によりめっき膜を形成する工程；
    （ｇ）前記（ｆ）工程の後、実装基板の複数の電極パッドと、前記半導体装置の前記複数のリードの前記樹脂封止体から露出する前記裏面とを接合材を介して接続する工程；
    （ｈ）前記（ｇ）工程の後、前記半導体装置の前記複数のリードの前記樹脂封止体から露出する前記側面に形成される前記接合材からなるフィレットを用いて、前記半導体装置の前記複数のリードと前記実装基板の前記複数の電極パッドとの電気的特性を検査する工程。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｆ）工程では、前記半導体装置の前記複数のリードの前記樹脂封止体から露出する前記裏面および前記側面に連続して前記めっき膜が形成される。
  3. 請求項１記載の半導体装置の製造方法において、
    前記（ｆ）工程では、複数の前記半導体装置を投入した容器を薬液中に浸漬し、前記薬液中で複数の前記半導体装置を鉛直方向に搖動撹拌する。
  4. 請求項３記載の半導体装置の製造方法において、
    複数の前記半導体装置を搖動撹拌する時間は１０〜４０分であり、前記薬液の温度は６０〜８０℃である。
  5. 請求項３記載の半導体装置の製造方法において、
    複数の前記半導体装置は、第１の周期により連続的に搖動される。
  6. 請求項３記載の半導体装置の製造方法において、
    複数の前記半導体装置は、第１の周期により連続的に搖動され、搖動ストロークは３０ｍｍ、搖動スピードは２０ｍｍ／秒である。
  7. 請求項３記載の半導体装置の製造方法において、
    さらに、前記容器の下方からの噴流により、前記容器に投入された複数の前記半導体装置を撹拌する。
  8. 請求項１記載の半導体装置の製造方法において、
    前記めっき膜の厚さは３〜１０μｍの範囲である。
  9. 請求項１記載の半導体装置の製造方法において、
    前記複数のリードは銅からなり、前記めっき膜は錫または錫合金からなる。
  10. 請求項１記載の半導体装置の製造方法において、
    前記（ｈ）工程では、前記フィレットからの反射光の強さを二値化して、前記半導体装置の前記複数のリードと前記実装基板の前記複数の電極パッドとの電気的特性の良・不良を判断する。
  11. 請求項１記載の半導体装置の製造方法において、
    前記（ｈ）工程では、前記半導体装置の前記複数のリードと前記実装基板の前記複数の電極パッドとの電気的特性を検査すると同時に、外観検査を行う。
JP2012215038A 2012-09-27 2012-09-27 半導体装置の製造方法 Pending JP2014072236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012215038A JP2014072236A (ja) 2012-09-27 2012-09-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012215038A JP2014072236A (ja) 2012-09-27 2012-09-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014072236A true JP2014072236A (ja) 2014-04-21

Family

ID=50747218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012215038A Pending JP2014072236A (ja) 2012-09-27 2012-09-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014072236A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201675A (ja) * 2016-05-02 2017-11-09 ローム株式会社 半導体装置および半導体装置の製造方法
JP2019220607A (ja) * 2018-06-21 2019-12-26 株式会社加藤電器製作所 半導体装置の製造方法
JP2022531059A (ja) * 2019-03-08 2022-07-06 シリコニックス インコーポレイテッド 側壁メッキ層を有する半導体パッケージ
US11728298B2 (en) 2016-05-02 2023-08-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201675A (ja) * 2016-05-02 2017-11-09 ローム株式会社 半導体装置および半導体装置の製造方法
US10658317B2 (en) 2016-05-02 2020-05-19 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US11133276B2 (en) 2016-05-02 2021-09-28 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US11728298B2 (en) 2016-05-02 2023-08-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP2019220607A (ja) * 2018-06-21 2019-12-26 株式会社加藤電器製作所 半導体装置の製造方法
JP2022531059A (ja) * 2019-03-08 2022-07-06 シリコニックス インコーポレイテッド 側壁メッキ層を有する半導体パッケージ
JP7473560B2 (ja) 2019-03-08 2024-04-23 シリコニックス インコーポレイテッド 側壁メッキ層を有する半導体パッケージ

Similar Documents

Publication Publication Date Title
US9601415B2 (en) Method of manufacturing semiconductor device and semiconductor device
US10431560B2 (en) Molded semiconductor package having an optical inspection feature
KR100720607B1 (ko) 반도체장치
JP5689462B2 (ja) 半導体装置およびその製造方法
JP5380244B2 (ja) 半導体装置の製造方法
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
KR102139034B1 (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
JP2011077519A (ja) リードフレーム及びその製造方法
JP2014072236A (ja) 半導体装置の製造方法
JP2014007287A (ja) 半導体装置の製造方法
JP2013258348A (ja) 半導体装置の製造方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
CN101425468A (zh) 经过涂敷的引线框
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP2014109454A (ja) 半導体装置の製造方法
US11495524B2 (en) QFN device having a mechanism that enables an inspectable solder joint when attached to a PWB and method of making same
JP2014082312A (ja) 半導体装置の製造方法および半導体装置
JP2017108191A (ja) 半導体装置
CN115565896A (zh) 一种引线框架类封装产品的封装方法及其产品
CN115376930A (zh) 一种半导体封装方法
JP5816659B2 (ja) 半導体装置の製造方法
JP2014236039A (ja) 半導体装置の製造方法
CN101494210A (zh) 导线架以及封装结构