CN115376930A - 一种半导体封装方法 - Google Patents
一种半导体封装方法 Download PDFInfo
- Publication number
- CN115376930A CN115376930A CN202110557690.0A CN202110557690A CN115376930A CN 115376930 A CN115376930 A CN 115376930A CN 202110557690 A CN202110557690 A CN 202110557690A CN 115376930 A CN115376930 A CN 115376930A
- Authority
- CN
- China
- Prior art keywords
- chip
- carrier plate
- semiconductor packaging
- packaging method
- packaged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000003466 welding Methods 0.000 claims abstract description 12
- 238000004140 cleaning Methods 0.000 claims abstract description 11
- 239000012790 adhesive layer Substances 0.000 claims abstract description 4
- 238000012546 transfer Methods 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000011295 pitch Substances 0.000 abstract 2
- 238000012360 testing method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 1
- -1 gold tin copper aluminum Chemical compound 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供本发明提供一种半导体封装方法，用于对半导体进行快速封装；包括一载板和一芯片；所述载板上表面形成凹陷的腔部；所述芯片上设有多个焊垫；所述芯片设有焊垫的一面设置有粘着层，将芯片粘合在所述接班的腔部；包括以下步骤：S1：待封装产品进行等离子体清洗处理；S2：将电镀金属层及至少一个待封装的芯片贴装于载板上，形成包封层；S3：剥离所述载板，露出所述芯片的一面；S4：再进行等离子体清洗处理；S5：载板下表面形成与所述电镀金属层连接的多个节距大于所述多个焊垫节距的金属凸点；本发明的有益效果：提高封装效率，节约成本。
Description
技术领域
本发明主要涉及半导体封装技术领域，尤其涉及一种半导体封装方法。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die)，然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上，再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead),并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。
发明内容
针对现有技术的上述缺陷，本发明提供一种半导体封装方法，用于对半导体进行快速封装。
一种半导体封装方法，包括一载板和一芯片；
所述载板上表面形成凹陷的腔部；所述芯片上设有多个焊垫；所述芯片设有焊垫的一面设置有粘着层，将芯片粘合在所述接班的腔部；
包括以下步骤：
S1：待封装产品进行等离子体清洗处理；
S2：将电镀金属层及至少一个待封装的芯片贴装于载板上，形成包封层；
S3：剥离所述载板，露出所述芯片的一面；
S4：再进行等离子体清洗处理；
S5：载板下表面形成与所述电镀金属层连接的多个节距大于所述多个焊垫节距的金属凸点。
优选的，所述电极包括靠近所述载板的第一表面及与所述第一表面相对的第二表面。
优选的，所述包封层覆盖在所述载板上。
优选的，S1中所述向等离子体清洗处理空间供给的处理气体中包含氧气，所述氧气的体积占比至少为70％。
优选的，所述电镀金属层的材质为抗氧化性金属。
优选的，S1中，在所述至少一个待封装芯片的正面形成保护层。
本发明的有益效果：提高封装效率，节约成本。
具体实施方式
下面对本实用进行详细描述，本部分的描述仅是示范性和解释性，不应对本发明的保护范围有任何的限制作用。
一种半导体封装方法，包括一载板和一芯片；
所述载板上表面形成凹陷的腔部；所述芯片上设有多个焊垫；所述芯片设有焊垫的一面设置有粘着层，将芯片粘合在所述接班的腔部；
包括以下步骤：
S1：待封装产品进行等离子体清洗处理；
S2：将电镀金属层及至少一个待封装的芯片贴装于载板上，形成包封层；
S3：剥离所述载板，露出所述芯片的一面；
S4：再进行等离子体清洗处理；
S5：载板下表面形成与所述电镀金属层连接的多个节距大于所述多个焊垫节距的金属凸点。
本实施例中优选的，所述电极包括靠近所述载板的第一表面及与所述第一表面相对的第二表面。
本实施例中优选的，所述包封层覆盖在所述载板上。
本实施例中优选的，S1中所述向等离子体清洗处理空间供给的处理气体中包含氧气，所述氧气的体积占比至少为70％。
本实施例中优选的，所述电镀金属层的材质为抗氧化性金属。
本实施例中优选的，S1中，在所述至少一个待封装芯片的正面形成保护层。
需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。
Claims (6)
1.一种半导体封装方法，包括一载板和一芯片；
其特征在于，所述载板上表面形成凹陷的腔部；所述芯片上设有多个焊垫；所述芯片设有焊垫的一面设置有粘着层，将芯片粘合在所述接班的腔部；
包括以下步骤：
S1：待封装产品进行等离子体清洗处理；
S2：将电镀金属层及至少一个待封装的芯片贴装于载板上，形成包封层；
S3：剥离所述载板，露出所述芯片的一面；
S4：再进行等离子体清洗处理；
S5：载板下表面形成与所述电镀金属层连接的多个节距大于所述多个焊垫节距的金属凸点。
2.根据权利要求1所述的半导体封装方法，其特征在于：所述电极包括靠近所述载板的第一表面及与所述第一表面相对的第二表面。
3.根据权利要求2所述的半导体封装方法，其特征在于：所述包封层覆盖在所述载板上。
4.根据权利要求3所述的半导体封装方法，其特征在于：S1中所述向等离子体清洗处理空间供给的处理气体中包含氧气，所述氧气的体积占比至少为70％。
5.根据权利要求4所述的半导体封装方法，其特征在于：所述电镀金属层的材质为抗氧化性金属。
6.根据权利要求5所述的半导体封装方法，其特征在于：S1中，在所述至少一个待封装芯片的正面形成保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110557690.0A CN115376930A (zh) | 2021-05-21 | 2021-05-21 | 一种半导体封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110557690.0A CN115376930A (zh) | 2021-05-21 | 2021-05-21 | 一种半导体封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115376930A true CN115376930A (zh) | 2022-11-22 |
Family
ID=84059661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110557690.0A Pending CN115376930A (zh) | 2021-05-21 | 2021-05-21 | 一种半导体封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115376930A (zh) |
-
2021
- 2021-05-21 CN CN202110557690.0A patent/CN115376930A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8236612B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US8375577B2 (en) | Method of making foil based semiconductor package | |
| US7790500B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| CN108364918B (zh) | 薄轮廓引线半导体封装 | |
| US8154110B2 (en) | Double-faced electrode package and its manufacturing method | |
| US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| TWI397964B (zh) | 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法 | |
| US20070222040A1 (en) | Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same | |
| US7696082B2 (en) | Semiconductor device manufacturing method, semiconductor device, and wiring board | |
| US8076181B1 (en) | Lead plating technique for singulated IC packages | |
| CN110473795B (zh) | 一种大尺寸芯片的分层隔离封装结构及工艺 | |
| US7247933B2 (en) | Thin multiple semiconductor die package | |
| KR20050009036A (ko) | 적층 패키지 및 그 제조 방법 | |
| CN103021892A (zh) | 无外引脚半导体封装构造及其制造方法与导线架条 | |
| CN115376930A (zh) | 一种半导体封装方法 | |
| US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| CN111816624A (zh) | 一种晶圆级芯片封装结构及其封装工艺 | |
| KR101096454B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| CN101494210A (zh) | 导线架以及封装结构 | |
| CN114664666A (zh) | 一种提高导通性能的半导体封装方法 | |
| CN114613686A (zh) | 一种防止芯片背面与包封体分层的方法 | |
| CN114743885A (zh) | 一种利用覆铜膜bt板的多层基板制备工艺 | |
| CN112820723A (zh) | 多基岛芯片封装结构以及封装方法 | |
| CN114361045A (zh) | 基于半导体封装的深孔加工工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |