JP2014082312A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2014082312A
JP2014082312A JP2012229074A JP2012229074A JP2014082312A JP 2014082312 A JP2014082312 A JP 2014082312A JP 2012229074 A JP2012229074 A JP 2012229074A JP 2012229074 A JP2012229074 A JP 2012229074A JP 2014082312 A JP2014082312 A JP 2014082312A
Authority
JP
Japan
Prior art keywords
lead
frame
semiconductor device
die pad
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012229074A
Other languages
English (en)
Inventor
Eiji Ono
栄治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012229074A priority Critical patent/JP2014082312A/ja
Publication of JP2014082312A publication Critical patent/JP2014082312A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の製品歩留まりを向上することのできる技術を提供する。
【解決手段】第１方向に延在する外枠Ｆ１ａまたは外枠Ｆ１ｂと第１方向に延在する内枠Ｆ２との間に、外枠Ｆ１ａ、外枠Ｆ１ｂ、および内枠Ｆ２と離間して第１方向に沿って等間隔に配置された複数のダイパッドＤＰと、内枠Ｆ２と複数のダイパッドＤＰに接続する複数のリードＬＥ１と、外枠Ｆ１ａと複数のダイパッドＤＰまたは外枠Ｆ１ｂと複数のダイパッドＤＰに接続する複数の吊りリードＨＬと、外枠Ｆ１ａまたは外枠Ｆ１ｂに接続し、複数のダイパッドＤＰと離間して位置する複数のポストリードＬＥ２とを有するリードフレームＬＦ１を用いて半導体装置を製造する。
【選択図】図３

Description

本発明は半導体装置の製造技術および半導体装置に関し、例えばリードフレームを用いた半導体装置のパッケージング技術に好適に利用できるものである。
半導体装置のパッケージング技術には、半導体チップを支持固定するリードフレームが主に用いられている。
例えば特開２００４−１４６４８８号公報（特許文献１）には、対向するように配置された半導体チップを搭載するタブ部とポスト部とを有し、ポスト部がタブ部よりも高く形成されたリードフレームが開示されている。
また、特開平５−３２６７８２号公報（特許文献２）には、リードフレームの封止部の両端に溝を形成することにより、リード成形を低応力で容易に行うことができる技術が開示されている。
特開２００４−１４６４８８号公報 特開平５−３２６７８２号公報
タイバーを備えたリードフレームを用いた場合、リードフレームの本体から樹脂封止された半導体装置（半導体パッケージ）を切り離すと、半導体装置の側面にダムレジンと呼ばれる突起が形成される。しかし、半導体装置をリードフレームの本体から切り離す際、半導体装置を選別する際、または半導体装置をテーピングする際などにおいて、半導体装置に機械的ストレスが加わると、ダムレジンの付け根を起点に樹脂封止体にクラックが生じて、樹脂封止体が欠けるなどの問題が生じていた。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、第１方向に延在する第１フレームと第２フレームとの間に第１方向に沿って等間隔に位置する複数のダイパッドと、第１フレームと複数のダイパッドに接続する複数の第１リードと、第２フレームと複数のダイパッドに接続する複数の吊りリードと、第２フレームに接続し、前記複数のダイパッドと離間して位置する複数の第２リードとを有するリードフレームを用いて、半導体装置を製造する。
一実施の形態によれば、半導体装置の製品歩留まりを向上することができる。
（ａ）、（ｂ）、および（ｃ）は、それぞれ実施の形態１による３端子の半導体装置の上面図（樹脂封止体を透過させて示す上面図）、２本のリードが突き出した側面を示す側面図、およびリードが突き出していない側面を示す側面図である。 実施の形態１による半導体装置の製造方法の工程図である。 実施の形態１によるリードフレームの外形の一例を示す要部平面図である。 （ａ）および（ｂ）は、それぞれ実施の形態１によるダイボンディング工程における半導体装置を示す要部平面図および要部断面図である。 （ａ）および（ｂ）は、それぞれ実施の形態１によるワイヤボンディング工程における半導体装置を示す要部平面図および要部断面図である。 （ａ）および（ｂ）は、それぞれ実施の形態１によるモールド工程における半導体装置を示す要部平面図および要部断面図である。 実施の形態１によるモールド工程におけるモールディング装置に備わる金型内の半導体装置を示す要部断面図である。 （ａ）および（ｂ）は、それぞれ実施の形態１によるバリ取り工程における半導体装置を示す要部平面図および要部断面図である。 （ａ）および（ｂ）は、それぞれ実施の形態１によるめっき工程における半導体装置を示す要部上面図および要部断面図である。 実施の形態１によるマーク工程における半導体装置を示す要部平面図である。 実施の形態１によるリード切断・成形工程における半導体装置を示す要部斜視図である。 （ａ）および（ｂ）は、それぞれ実施の形態１によるテーピング工程における半導体装置を示す要部平面図および半導体装置を搭載したキャリアテープの正面図である。 （ａ）、（ｂ）、（ｃ）、および（ｄ）は、それぞれ実施の形態２による２端子の半導体装置を示す要部上面図（樹脂封止体を透過させて示す上面図）、一のリードが突き出した側面を示す側面図、他のリードが突き出した側面を示す側面図、およびリードが突き出していない側面を示す側面図である。 実施の形態２によるリードフレームの外形の一例を示す要部平面図である。 （ａ）、（ｂ）、および（ｃ）は、それぞれ実施の形態３による３端子の半導体装置の上面図（樹脂封止体を透過させて示す上面図）、２本のリードが突き出した側面を示す側面図、および１本のリードが突き出した側面を示す側面図である。 実施の形態３によるリードフレームの外形の一例を示す要部平面図である。 本発明者が比較検討した３端子の半導体装置用のリードフレームの外形の一例を示す要部平面図である。 本発明者が比較検討した２端子の半導体装置用のリードフレームの外形の一例を示す要部平面図である。 本発明者が比較検討した３端子の半導体装置を示す要部側面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、実施の形態を図面に基づいて詳細に説明する。
（半導体装置における種々の課題）
まず、リードフレームを用いた半導体装置の製造過程において明らかとなった種々の課題について、図１７〜１９を用いて説明する。図１７は本発明者が比較検討した３端子の半導体装置用のリードフレームの外形の一例を示す要部平面図である。図１８は本発明者が比較検討した２端子の半導体装置用のリードフレームの外形の一例を示す要部平面図である。図１９は本発明者が比較検討した３端子の半導体装置を示す要部側面図である。
図１７に、３端子の半導体装置用のリードフレームの外形の一例である要部平面図を示す。
リードフレームＬＦ１０は、長手方向（ｘ軸方向）を列とし、これに直交する方向（ｙ軸方向）を行とすると、半導体装置が１つ形成される単位フレームＳＦ１０が複数行２列に配置された構成となっている。
リードフレームＬＦ１０は、各単位フレームＳＦ１０を保持する枠を有している。この枠は、互いに離間して長手方向に沿って延在する２つの外枠Ｆ１ａ，Ｆ１ｂと、この２つの外枠Ｆ１ａ，Ｆ１ｂの間に、２つの外枠Ｆ１ａ，Ｆ１ｂとそれぞれ離間して長手方向に沿って延在する内枠Ｆ２とから構成される。一方の外枠Ｆ１ａと内枠Ｆ２との間、および他方の外枠Ｆ１ｂと内枠Ｆ２との間にそれぞれ複数の単位フレームＳＦ１０が等間隔に設置されている。
各単位フレームＳＦ１０は、半導体チップが搭載されるダイパッドＤＰを含んでおり、ダイパッドＤＰはリードフレームＬＦ１０の内枠Ｆ２とリードＬＥ１によって繋がっている。また、各単位フレームＳＦ１０は、ダイパッドＤＰの両側に、ダイパッドＤＰと離間して設置され、リードフレームＬＦ１０の一方の外枠Ｆ１ａまたは他方の外枠Ｆ１ｂに繋がる２本のポストリードＬＥ２を含んでいる。
また、隣り合う単位フレームＳＦ１０の間には、リードフレームＬＦ１０の一方の外枠Ｆ１ａまたは他方の外枠Ｆ１ｂと内枠Ｆ２とを繋ぐタイバーＴＢが設置されている。
図１８に、２端子の半導体装置用のリードフレームの外形の一例である要部平面図を示す。
リードフレームＬＦ２０は、長手方向（ｘ軸方向）を列とし、これに直交する方向（ｙ軸方向）を行とすると、半導体装置が１つ形成される単位フレームＳＦ２０が複数行２列に配置された構成となっている。
リードフレームＬＦ２０は、各単位フレームＳＦ２０を保持する枠を有している。この枠は、互いに離間して長手方向に沿って延在する２つの外枠Ｆ１ａ，Ｆ１ｂと、この２つの外枠Ｆ１ａ，Ｆ１ｂの間に、２つの外枠Ｆ１ａ，Ｆ１ｂとそれぞれ離間して長手方向に沿って延在する内枠Ｆ２とから構成される。一方の外枠Ｆ１ａと内枠Ｆ２との間、および他方の外枠Ｆ１ｂと内枠Ｆ２との間にそれぞれ複数の単位フレームＳＦ２０が等間隔に設置されている。
各単位フレームＳＦ２０は、半導体チップが搭載されるダイパッドＤＰを含んでおり、ダイパッドＤＰはリードフレームＬＦ２０の一方の外枠Ｆ１ａまたは内枠Ｆ２とリードＬＥ１によって繋がっている。また、各単位フレームＳＦ２０は、ダイパッドＤＰと対向して設置され、リードフレームＬＦ２０の他方の外枠Ｆ１ｂまたは内枠Ｆ２と繋がる１本のポストリードＬＥ２を含んでいる。
また、２個の単位フレームＳＦ２０群おきに、リードフレームＬＦ２０の一方の外枠Ｆ１ａと内枠Ｆ２、および他方の外枠Ｆ１ｂと内枠Ｆ２とを繋ぐタイバーＴＢが設置されている。
リードフレームＬＦ１０，ＬＦ２０に備わるタイバーＴＢは、リードフレームＬＦ１０，ＬＦ２０を一体として保持するために設けられている。さらに、リードフレームＬＦ１０に備わるタイバーＴＢは、樹脂封止体を形成するモールド工程においては、樹脂の流れを止める役割を有している。
しかし、リードフレームＬＦ１０にタイバーＴＢが設置されていると、図１９に示すように、上記モールド工程において、樹脂封止体ＭＯの側面にダムレジンＤＲと呼ばれる突起が形成される。このダムレジンＤＲは樹脂封止体ＭＯと一体に形成されるため、リードフレームＬＦ１０から樹脂封止された半導体装置を切り離す際にダムレジンＤＲに機械的ストレスが加わり、このダムレジンＤＲの付け根が起点となって樹脂封止体ＭＯにクラックが生じることがある。その結果、樹脂封止体ＭＯが欠けるという問題が生じる。
さらに、例えば半導体装置の選別工程において、半導体装置の供給に自動整列部品供給装置（パーツフィーダ）を用いた場合、ダムレジンＤＲが形成されたままの状態で半導体装置を自動整列部品供給装置に投入すると、複数の半導体装置がぶつかり合って、ダムレジンＤＲを起点に樹脂封止体ＭＯにクラックが生じることがある。さらに、例えば半導体装置のテーピング工程において、半導体装置の搬送にコレットを用いた場合、コレットの吸着によって、ダムレジンＤＲを起点に樹脂封止体ＭＯにクラックが生じることがある。このようなダムレジンＤＲに起因した樹脂封止体ＭＯのクラックは、半導体装置の製品歩留まりを著しく低下させる。
（実施の形態１）
実施の形態１による半導体装置の構造を図１（ａ）、（ｂ）、および（ｃ）を用いて説明する。
半導体装置は、３本のリード（外部端子、端子）を有する３端子の半導体装置である。半導体チップを封止する樹脂封止体は平面視において四角形状であり、その４つの側面のうち、一の側面から１本のリードが突き出し、上記一の側面と反対側の側面から２本のリードが突き出している。図１（ａ）、（ｂ）、および（ｃ）はそれぞれ３端子の半導体装置を示す要部上面図、２本のリードが突き出した側面を示す側面図、およびリードが突き出していない側面を示す側面図である。図１（ａ）では、樹脂封止体を透過させて半導体装置を示している。
図１（ａ）、（ｂ）、および（ｃ）に示すように、３端子の半導体装置ＳＤ１は、半導体チップＳＣを樹脂封止体（封止体、パッケージ）ＭＯにより封止しているが、この樹脂封止体ＭＯには、前述の図１９に示したダムレジンＤＲは形成されていない。
半導体装置ＳＤ１は、半導体チップＳＣを封止する樹脂封止体ＭＯの一の側面（第１側面）から１本のリード（第１リード）ＬＥ１が突き出し、１本のリードＬＥ１が突き出した一の側面と反対側の側面（第２側面）から２本のポストリード（第２リード）ＬＥ２が突き出した構造を有する。さらに、２本のポストリードＬＥ２が突出した樹脂封止体ＭＯの側面には、２本のポストリードＬＥ２の間に、２本のポストリードＬＥ２と離間して吊りリードＨＬの断面が露出している。リードＬＥ１およびポストリードＬＥ２は、例えば銅（Ｃｕ）を主材料とした金属材料からなり、その厚さは、例えば０．１１ｍｍである。また、リードＬＥ１およびポストリードＬＥ２はガルウイング形状（Ｌ形状）に成形されている。
樹脂封止体ＭＯ内に、ダイパッド（ダイアイランド、タブ、チップ搭載部）ＤＰが配置されており、ダイパッドＤＰと半導体チップＳＣの裏面とが接合して、ダイパッドＤＰに半導体チップＳＣが搭載されている。ダイパッドＤＰは平面視において略四角形状であり、その一辺（第１辺）に上記リードＬＥ１が連結し、リードＬＥ１が連結した一辺と反対側の辺（第２辺）に吊りリードＨＬが連結している。
さらに、ダイパッドＤＰと対向して２本のポストリードＬＥ２が設置されている。すなわち、２本のポストリードＬＥ２が互いに離間して配置され、２本のポストリードＬＥ２の間に、２本のポストリードＬＥ２とそれぞれ離間して、ダイパッドＤＰが配置されている。ダイパッドＤＰと２本のポストリードＬＥ２との間は、樹脂封止体ＭＯを構成する樹脂により絶縁されている。
リードＬＥ１およびポストリードＬＥ２は、樹脂封止体ＭＯ内に位置するインナー部（封止エリア）と、樹脂封止体ＭＯから露出するアウター部（リードエリア）とからなる。半導体チップＳＣの主面（表面）に形成された電極パッド（図示は省略）とポストリードＬＥ２のインナー部とが導電性部材、例えば導電性ワイヤＣＷを用いて電気的に接続されている。
次に、実施の形態１による半導体装置の製造方法を図２〜図１２を用いて工程順に説明する。
図２は半導体装置の製造方法の工程図である。図３はリードフレームの外形の一例を示す要部平面図である。図４（ａ）および（ｂ）はそれぞれダイボンディング工程における半導体装置を示す要部平面図および要部断面図である。図５（ａ）および（ｂ）はそれぞれワイヤボンディング工程における半導体装置を示す要部平面図および要部断面図である。図６（ａ）および（ｂ）はそれぞれモールド工程における半導体装置を示す要部平面図および要部断面図である。図７はモールド工程におけるモールディング装置に備わる金型内の半導体装置を示す要部断面図である。図８（ａ）および（ｂ）はそれぞれバリ取り工程における半導体装置を示す要部平面図および要部断面図である。図９（ａ）および（ｂ）はそれぞれめっき工程における半導体装置を示す要部平面図および要部断面図である。図１０はマーク工程における半導体装置を示す要部平面図である。図１１はリード切断・成形工程における半導体装置を示す要部斜視図である。図１２（ａ）および（ｂ）はそれぞれテーピング工程における半導体装置を示す要部平面図および半導体装置を搭載したキャリアテープの正面図である。
《半導体チップ準備工程》
半導体ウエハの回路形成面に集積回路を形成する。集積回路は前工程または拡散工程と呼ばれる製造工程において、所定の製造プロセスに従って半導体ウエハにチップ単位で形成される。続いて、半導体ウエハに形成された各半導体チップの良・不良を判定した後、半導体ウエハをダイシングして、各半導体チップに個片化する。
半導体チップは主面（表面、第１主面）と、主面と反対側の裏面（第２主面）とを有し、半導体チップの主面上に絶縁膜から露出して複数の電極パッド（導電性パッド、ボンディングパッド）が形成されている。
《リードフレーム準備工程》
第１面（表面、上面）と、第１面とは反対側の第２面（裏面、下面）とを有し、例えば銅（Ｃｕ）を主材料とした金属製の枠組みであるリードフレーム（配線板、配線部材）を準備する。
図３にリードフレームの一例を示す。リードフレームＬＦ１の厚さは、例えば０．１１ｍｍである。リードフレームＬＦ１は、長手方向（ｘ軸方向、第１方向）を列とし、これに直交する方向（ｙ軸方向、第２方向）を行とすると、半導体装置が１つ形成される単位フレームＳＦ１が複数行２列に配置された構成となっている。リードフレームＬＦ１はフープ状とすることもできる。
リードフレームＬＦ１は、各単位フレームＳＦ１を保持する枠（フレーム）を有している。この枠は、互いに離間して長手方向に沿って延在する２つの外枠Ｆ１ａ，Ｆ１ｂと、この２つの外枠Ｆ１ａ，Ｆ１ｂの間に、２つの外枠Ｆ１ａ，Ｆ１ｂとそれぞれ離間して長手方向に沿って延在する内枠Ｆ２とから構成される。一方の外枠Ｆ１ａと内枠Ｆ２との間、および他方の外枠Ｆ１ｂと内枠Ｆ２との間にそれぞれ複数の単位フレームＳＦ１が等間隔に設置されている。
各単位フレームＳＦ１は、半導体チップが搭載される略四角形状のダイパッドＤＰを含んでおり、ダイパッドＤＰの一辺（第１辺）はリードフレームＬＦ１の一方の外枠Ｆ１ａまたは他方の外枠Ｆ１ｂと吊りリードＨＬによって繋がっている。さらに、ダイパッドＤＰの吊りリードＨＬが繋がった上記一辺と反対側の辺（第２辺）はリードフレームＬＦ１の内枠Ｆ２とリード（第１リード）ＬＥ１によって繋がっている。吊りリードＨＬの幅Ｗ１は、例えば０．３〜０．４ｍｍである。
また、各単位フレームＳＦ１は、ダイパッドＤＰと離間し、ダイパッドＤＰと対向して設置された２本のポストリード（第２リード）ＬＥ２を含んでいる。この２本のポストリードＬＥ２は、それぞれ半導体チップの電極パッドと導電性部材を介して接続される。
このリードフレームＬＦ１には、前述の図１７に示したリードフレームＬＦ１０に備わるタイバーＴＢが設置されていない。しかし、一方の外枠Ｆ１ａまたは他方の外枠Ｆ１ｂとダイパッドＤＰとを吊りリードＨＬにより接続し、内枠Ｆ２とダイパッドＤＰとをリードＬＥ１によって接続しているので、リードＬＥ１、ダイパッドＤＰ、および吊りリードＨＬを介してリードフレームＬＦ１は一体として繋がっている。
また、このリードフレームＬＦ１には、前述の図１７に示したリードフレームＬＦ１０に備わるタイバーＴＢは設置していないので、リードフレームＬＦ１における隣り合う単位フレームＳＦ１の距離を、リードフレームＬＦ１０における隣り合う単位フレームＳＦ１０の距離よりも１０〜１５％程度短くすることができる。これにより、半導体装置ＳＤ１の取得数を増加させることができる。
枠（一方の外枠Ｆ１ａおよび他方の外枠Ｆ１ｂ）には、複数の孔ＰＯが設けられているが、これはリードフレームＬＦ１の位置決めのため、あるいは樹脂封止に伴うリードフレームＬＦ１の歪みを緩和するために設けられている。また、複数の孔ＰＯは、リードフレームＬＦ１を移動する際の送り機構としても用いられる。
なお、半導体装置の製造方法の一例の説明に用いる図４〜図１０では、１つの単位フレームＳＦ１に該当する領域を記載している。
《ダイボンディング工程》
次に、図４（ａ）および（ｂ）に示すように、各単位フレームＳＦ１のダイパッドＤＰのチップ搭載面（リードフレームＬＦ１の第１面）に良と判定された半導体チップＳＣを搭載する。このとき、ダイパッドＤＰのチップ搭載面と半導体チップＳＣの裏面とを、例えばペースト状の導電性の接着剤、例えば銀（Ａｇ）ペーストを用いて接合する。なお、ダイパッドＤＰと半導体チップＳＣとの接合は、ペースト状の接着剤に限定されるものではなく、例えば金−錫（Ａｕ−Ｓｎ）共晶を用いた接合などでもよい。
《ワイヤボンディング工程》
次に、図５（ａ）および（ｂ）に示すように、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法により、半導体チップＳＣの主面に形成された複数の電極パッド（図示は省略）と複数のポストリードＬＥ２とを複数の導電性ワイヤＣＷを用いてそれぞれ電気的に接続する。具体的には、導電性ワイヤＣＷの先端をアーク放電により溶融して表面張力でボールを形成し、それをキャピラリ（円筒状の接続治具）により電極パッドおよびポストリードＬＥ２の表面に、例えば１２０ｋＨｚの超音波振動を加えながら熱圧着する。
導電性ワイヤＣＷの材料としては、金（Ａｕ）、銅（Ｃｕ）、およびアルミニウム（Ａｌ）などの金属材料を挙げることができる。金（Ａｕ）の場合、例えば１５〜２０μｍφの金線を用いる場合が多い。
また、主として、正ボンディング方式（半導体チップＳＣの電極パッドと導電性ワイヤＣＷの一部を接続した後に、ポストリードＬＥ２と導電性ワイヤＣＷの他部を接続する方式）を用いるが、逆ボンディング方式（ポストリードＬＥ２と導電性ワイヤＣＷの一部を接続した後に、半導体チップＳＣの電極パッドと導電性ワイヤＣＷの他部を接続する方式）を用いても良い。
《モールド工程》
次に、図６（ａ）および（ｂ）に示すように、リードフレームＬＦ１に搭載された各半導体チップＳＣを樹脂封止体ＭＯにより樹脂封止する。
まず、図７に示すように、ワイヤボンディングされた複数の半導体チップＳＣが搭載されたリードフレームＬＦ１を金型成型機に備わるモールド金型にセットする。モールド金型は、リードフレームＬＦ１が配置される下金型ＭＤａと、下金型ＭＤａの上方に位置し、この下金型ＭＤａと係合してリードフレームＬＦ１を密閉する上金型ＭＤｂとを有している。リードフレームＬＦ１は下金型ＭＤａと上金型ＭＤｂの間に配置される。下金型ＭＤａおよび上金型ＭＤｂには、それぞれ半導体チップＳＣを樹脂封止するパッケージ領域（樹脂封止領域）となるキャビティＣＶａ，ＣＶｂが形成されている。
下金型ＭＤａと上金型ＭＤｂとを閉じることにより、リードフレームＬＦ１は下金型ＭＤａと上金型ＭＤｂでクランプされる。このとき、リードフレームＬＦ１を下金型ＭＤａと上金型ＭＤｂとの間に樹脂が洩れることのないように隙間無く挟み、リードフレームＬＦ１を固定する。
このリードフレームＬＦ１には、前述の図１７に示したタイバーＴＢは設置されていないので、隣り合うキャビティＣＶａ，ＣＶｂ（樹脂封止領域）間の下金型ＭＤａと上金型ＭＤｂとが直接重なって、隣り合うキャビティＣＶａ，ＣＶｂ間への樹脂の侵入を防ぐことができる。よって、前述の図１９に示したダムレジンＤＲは形成されない。隣り合うキャビティＣＶａ，ＣＶｂ間の距離Ｌ１は０．３ｍｍ以上、例えば０．７５ｍｍである。
次に、温度を上げて液状化した樹脂を、キャビティＣＶａ，ＣＶｂ内に圧送して流し込み、キャビティＣＶａ，ＣＶｂ内を樹脂によって充填させる。これにより、半導体チップＳＣ、導電性ワイヤＣＷ、ダイパッドＤＰ、リードＬＥ１の一部（インナー部）、ポストリードＬＥ２の一部（インナー部）、吊りリードＨＬの一部を樹脂で封入して、樹脂封止体ＭＯを形成する。樹脂封止体ＭＯは、低応力化を図ることを目的として、例えばフェノール系硬化剤、シリコーンゴム、および多数のフィラー（例えばシリカ）などが添加されたエポキシ系の熱硬化性絶縁樹脂からなる。
その後、金型成型機から複数の樹脂封止体ＭＯが形成されたリードフレームＬＦ１を取り出し、この複数の樹脂封止体ＭＯが形成されたリードフレームＬＦ１に対して、例えば１６０〜１９０℃の熱処理を施す。この熱処理により、樹脂封止体ＭＯの更なる硬化促進を行い、リードフレームＬＦ１への密着性等を向上させる。
なお、モールド工程の際、下金型ＭＤａと上金型ＭＤｂとの間に樹脂が洩れることのないように、リードフレームＬＦ１を下金型ＭＤａと上金型ＭＤｂでクランプするが、それでも一部に樹脂が洩れて樹脂バリＭＯＢが形成される。図６には、分かりやすいように樹脂バリＭＯＢが形成される領域を拡大して示している。
《バリ取り工程》
次に、図８に示すように、樹脂封止体ＭＯから余分な樹脂バリＭＯＢを除去する。
《めっき工程》
次に、図９（ａ）および（ｂ）に示すように、リードフレームＬＦ１にめっき処理を施す。これにより、樹脂封止されていないリードフレームＬＦ１の第１面および第２面に、例えば厚さ１０μｍ以下の錫（Ｓｎ）、錫−銀（Ｓｎ−Ａｇ）系合金、錫−銅（Ｓｎ−Ｃｕ）系合金、錫−ビスマス（Ｓｎ−Ｂｉ）系合金、または錫−鉛（Ｓｎ−Ｐｂ）系合金からなるめっき膜ＰＦを形成する。
《マーク工程》
次に、図１０に示すように、レーザーを用いて樹脂封止体ＭＯの表面に品名などを捺印する。
《リード切断・成形工程》
次に、図１１に示すように、切断装置を用いてリードＬＥ１、ポストリードＬＥ２、および吊りリードＨＬを切断し、個々の半導体装置（半導体製品）ＳＤ１に切り分ける。樹脂封止体ＭＯの一の側面（第１側面）から１本のリードＬＥ１が突出し、１本のリードＬＥ１が突出した一の側面と反対側の側面（第２側面）から２本のポストリードＬＥ２が突出する（前述の図１参照）。さらに、２本のポストリードＬＥ２が突出した樹脂封止体ＭＯの側面には、２本のポストリードＬＥ２の間に、２本のポストリードＬＥ２と離間して吊りリードＨＬの断面が露出している。
切断時には、例えば切断装置に備わるダイ（金型の受け台）上に置かれたリードフレームＬＦ１に対し、リードフレームＬＦ１の第１面側から第２面側に向かってまたは第２面側から第１面側に向かって切断装置に備わる切断パンチ（切断刃、切り歯）を進行させることにより、リードフレームＬＦ１の本体から各半導体装置ＳＤ１が切り離される。しかし、前述の図１９に示したダムレジンＤＲは形成されていないので、切断時にダムレジンＤＲの付け根を起点としたクラックは生じない。
次に、成形金型により樹脂封止体ＭＯから露出しているリードＬＥ１およびポストリードＬＥ２を所定の形状、例えばガルウイング形状に成形する。
《テスト工程》
次に、半導体装置ＳＤ１を、製品規格に応じた電気的検査や外観検査などのテスト工程を経て良品と不良品とに選別する。このテスト工程では、例えば自動整列部品供給装置（パーツフィーダ）を用いる。複数の半導体装置ＳＤ１は自動整列部品供給装置のパーツフィーダ部にバラバラの状態で投入された後、パーツフィーダ部から一個ずつ検査部へ搬送され、製品規格に沿って順次検査される。検査において不良品と判断された半導体装置ＳＤ１は取り除かれる。
複数の半導体装置ＳＤ１はパーツフィーダ部にバラバラの状態で投入されるので、パーツフィーダ部では互いに接触する。しかし、前述の図１９に示したダムレジンＤＲは形成されていないので、パーツフィーダ部においてダムレジンＤＲの付け根を起点としたクラックは生じない。
《テーピング工程》
次に、図１２（ａ）に示すように、テスト工程において良品と判断された半導体装置ＳＤ１をキャリアテープＣＴの窪みＴＣＴに収納する。このとき、半導体装置ＳＤ１は、コレットによって吸着、保持されて、キャリアテープＣＴへ搬送される。しかし、前述の図１９に示したダムレジンＤＲは形成されていないので、コレットによって吸着した際に、ダムレジンＤＲの付け根を起点としたクラックは生じない。
次に、半導体装置ＳＤ１の表面側にカバーテープＯＴを貼り付ける。カバーテープＯＴを貼ることにより、キャリアテープＣＴの窪みＴＣＴに収納された半導体装置ＳＤ１が外部に飛び出さないように保持することができる。続いて、図１２（ｂ）に示すように、複数の半導体装置ＳＤ１を収納したキャリアテープＣＴをリールＲＥに巻き取る。
《最終外観検査》
次に、製品規格に沿って選別し、さらに最終外観検査を行う。
《梱包工程》
次に、例えば防湿された梱包材、例えば袋にリールを収納し、この状態で半導体装置ＳＤ１を出荷する。
このように、実施の形態１によれば、半導体装置ＳＤ１の側面にダムレジンが形成されないことから、ダムレジンに起因した半導体装置ＳＤ１（樹脂封止体ＭＯ）のクラックが生じないので、半導体装置ＳＤ１の製品歩留まりを向上させることができる。また、リードフレームＬＦ１からタイバーを除去したことにより、隣り合う単位フレームＳＦ１の距離が短縮できるので、半導体装置ＳＤ１の取得数を増加させることができる。
（実施の形態２）
実施の形態２による半導体装置の構造を図１３（ａ）、（ｂ）、（ｃ）、および（ｄ）を用いて説明する。
半導体装置は、２本のリード（外部端子、端子）を有する２端子の半導体装置である。半導体チップを封止する樹脂封止体は平面視において四角形状であり、その４つの側面のうち、一の側面から１本のリードが突き出し、上記一の側面と反対側の側面から１本のリードが突き出している。図１３（ａ）、（ｂ）、（ｃ）、および（ｄ）はそれぞれ２端子の半導体装置を示す要部上面図、一のリードが突き出した側面を示す側面図、他のリードが突き出した側面を示す側面図、およびリードが突き出していない側面を示す側面図である。図１３（ａ）では、樹脂封止体を透過させて半導体装置を示している。
図１３（ａ）、（ｂ）、（ｃ）、および（ｄ）に示すように、２端子の半導体装置ＳＤ２は、半導体チップＳＣを樹脂封止体ＭＯにより封止しているが、この樹脂封止体ＭＯには、前述の図１９に示したダムレジンＤＲは形成されていない。
半導体装置ＳＤ２は、半導体チップＳＣを封止する樹脂封止体ＭＯの一の側面（第１側面）から１本のリード（第１リード）ＬＥ１が突き出し、１本のリードＬＥ１が突き出した一の側面と反対側の側面（第２側面）から１本のポストリード（第２リード）ＬＥ２が突き出した構造を有する。さらに、１本のポストリードＬＥ２が突出した樹脂封止体ＭＯの側面には、１本のポストリードＬＥ２の両側に、１本のポストリードＬＥ２と離間して吊りリードＨＬの断面がそれぞれ露出している。リードＬＥ１およびポストリードＬＥ２は、例えば銅（Ｃｕ）を主材料とした金属材料からなり、その厚さは、例えば０．１１ｍｍである。また、リードＬＥ１およびポストリードＬＥ２はガルウイング形状に成形されている。
樹脂封止体ＭＯ内に、ダイパッドＤＰが配置されており、ダイパッドＤＰと半導体チップＳＣの裏面とが接合して、ダイパッドＤＰに半導体チップＳＣが搭載されている。ダイパッドＤＰは平面視において略四角形状であり、その一辺（第１辺）に上記リードＬＥ１が連結し、リードＬＥ１が連結した一辺と反対側の辺（第２辺）に互いに離間して２本の吊りリードＨＬが連結している。
さらに、ダイパッドＤＰと対向して１本のポストリードＬＥ２が設置されている。すなわち、ダイパッドＤＰと繋がる２本の吊りリードＨＬが互いに離間して配置され、２本の吊りリードＨＬの間に、ダイパッドＤＰおよび２本の吊りリードＨＬとそれぞれ離間して、１本のポストリードＬＥ２が配置されている。ダイパッドＤＰとポストリードＬＥ２との間は、樹脂封止体ＭＯを構成する樹脂により絶縁されている。
リードＬＥ１およびポストリードＬＥ２は、樹脂封止体ＭＯ内に位置するインナー部（封止エリア）と、樹脂封止体ＭＯから露出するアウター部（リードエリア）とからなる。半導体チップＳＣの主面に形成された電極パッド（図示は省略）とポストリードＬＥ２のインナー部とが導電性部材、例えば導電性ワイヤＣＷを用いてそれぞれ電気的に接続されている。
実施の形態２によるリードフレームの形状を図１４を用いて説明する。図１４はリードフレームの外形の一例を示す要部平面図である。
リードフレームＬＦ２の厚さは、例えば０．１１ｍｍである。リードフレームＬＦ２は、長手方向（ｘ軸方向、第１方向）を列とし、これに直交する方向（ｙ軸方向、第２方向）を行とすると、半導体装置が１つ形成される単位フレームＳＦ２が複数行２列に配置された構成となっている。リードフレームＬＦ２はフープ状とすることもできる。
リードフレームＬＦ２は、各単位フレームＳＦ２を保持する枠を有している。この枠は、互いに離間して長手方向に沿って延在する２つの外枠Ｆ１ａ，Ｆ１ｂと、この２つの外枠Ｆ１ａ，Ｆ１ｂの間に、２つの外枠Ｆ１ａ，Ｆ１ｂとそれぞれ離間して長手方向に沿って延在する内枠Ｆ２とから構成される。一方の外枠Ｆ１ａと内枠Ｆ２との間、および他方の外枠Ｆ１ｂと内枠Ｆ２との間にそれぞれ複数の単位フレームＳＦ２が等間隔に設置されている。
各単位フレームＳＦ２は、半導体チップが搭載される略四角形状のダイパッドＤＰを含んでいる。一の列の各単位フレームＳＦ２のダイパッドＤＰの一辺（第１辺）はリードフレームＬＦ２の一方の外枠Ｆ１ａとリード（第１リード）ＬＥ１によって繋がり、他の列の各単位フレームＳＦ２のダイパッドＤＰの一辺（第１辺）はリードフレームＬＦ２の内枠Ｆ２とリードＬＥ１によって繋がっている。さらに、一の列の各単位フレームＳＦ２のダイパッドＤＰのリードＬＥ１が繋がった上記一辺と反対側の辺（第２辺）はリードフレームＬＦ２の内枠Ｆ２と２本の吊りリードＨＬによって繋がる。また、他の列の各単位フレームＳＦ２のダイパッドＤＰのリードＬＥ１が繋がった上記一辺と反対側の辺（第２辺）はリードフレームＬＦ２の他方の外枠Ｆ１ｂと２本の吊りリードＨＬによって繋がっている。吊りリードＨＬの幅Ｗ２は、例えば０．２〜０．３ｍｍである。
また、各単位フレームＳＦ２は、ダイパッドＤＰと離間し、ダイパッドＤＰと対向して設置された１本のポストリード（第２リード）ＬＥ２を含んでいる。この１本のポストリードＬＥ２は、半導体チップの電極パッドと導電性部材を介して接続される。一の列の各単位フレームＳＦ２のポストリードＬＥ２は内枠Ｆ２に繋がり、他の列の各単位フレームＳＦ２のポストリードＬＥ２は他方の外枠Ｆ１ｂに繋がっている。すなわち、２本の吊りリードＨＬが、互いに離間して配置され、この２本の吊りリードＨＬの間に、２本の吊りリードＨＬとそれぞれ離間して、１本のポストリードＬＥ２が配置されている。
このリードフレームＬＦ２には、前述の図１８に示したリードフレームＬＦ２０に備わるタイバーＴＢは設置していない。従って、リードフレームＬＦ２における隣り合う単位フレームＳＦ２の距離を、リードフレームＬＦ２０における隣り合う単位フレームＳＦ２０の距離よりも１０〜１５％程度短くすることができる。これにより、半導体装置ＳＤ２の取得数を増加させることができる。
なお、このリードフレームＬＦ２には、前述の図１８に示したリードフレームＬＦ２０に備わるタイバーＴＢを設置していない。しかし、一方の外枠Ｆ１ａまたは内枠Ｆ２とダイパッドＤＰとをリードＬＥ１により接続し、内枠Ｆ２または他方の外枠Ｆ１ｂとダイパッドＤＰとを吊りリードＨＬによって接続しているので、リードＬＥ１、ダイパッドＤＰ、および吊りリードＨＬを介してリードフレームＬＦ２は一体として繋がっている。
このように、実施の形態２によれば、前述した実施の形態１と同様に、２端子の半導体装置ＳＤ２の取得数を増加させることができる。
（実施の形態３）
実施の形態３による半導体装置の構造を図１５（ａ）、（ｂ）、および（ｃ）を用いて説明する。
半導体装置は、３本のリード（外部端子、端子）を有する３端子の半導体装置である。半導体チップを封止する樹脂封止体は平面視において四角形状であり、その４つの側面のうち、一の側面から１本のリードが突き出し、上記一の側面と反対側の側面から２本のリードが突き出している。図１５（ａ）、（ｂ）、および（ｃ）はそれぞれ３端子の半導体装置を示す要部上面図、１本のリードが突き出した側面を示す側面図、２本のリードが突き出した側面を示す側面図である。図１５（ａ）では、樹脂封止体を透過させて半導体装置を示している。
図１５（ａ）、（ｂ）、および（ｃ）示すように、３端子の半導体装置ＳＤ３は、半導体チップＳＣを樹脂封止体ＭＯにより封止しているが、前述した半導体装置ＳＤ１，ＳＤ２と同様に、この樹脂封止体ＭＯには、前述の図１９に示したダムレジンＤＲは形成されていない。
半導体装置ＳＤ３は、前述の半導体装置ＳＤ１と同様に、半導体チップＳＣを封止する樹脂封止体ＭＯの一の側面（第１側面）から１本のリードＬＥ１が突き出し、１本のリードＬＥ１が突き出した一の側面と反対側の側面（第２側面）から２本のポストリードＬＥ２の一端が突き出した構造を有する。しかし、１本のリードＬＥ１が突出した樹脂封止体ＭＯの側面には、１本のリードＬＥ１の両側に、１本のリードＬＥ１と離間してポストリードＬＥ２の他端の断面がそれぞれ露出している。また、リードＬＥ１およびポストリードＬＥ２はガルウイング形状に成形されている。
樹脂封止体ＭＯ内に、ダイパッドＤＰが配置されており、ダイパッドＤＰと半導体チップＳＣの裏面とが接合して、ダイパッドＤＰに半導体チップＳＣが搭載されている。ダイパッドＤＰは平面視において略四角形状であり、その一辺（第１辺）に上記リードＬＥ１が連結している。
さらに、ダイパッドＤＰと対向して２本のポストリードＬＥ２が設置されている。すなわち、２本のポストリードＬＥ２が互いに離間して配置され、２本のポストリードＬＥ２の間に、２本のポストリードＬＥ２とそれぞれ離間して、ダイパッドＤＰが配置されている。ダイパッドＤＰとポストリードＬＥ２との間は、樹脂封止体ＭＯを構成する樹脂により絶縁されている。
リードＬＥ１およびポストリードＬＥ２は、樹脂封止体ＭＯ内に位置するインナー部（封止エリア）と、樹脂封止体ＭＯから露出するアウター部（リードエリア）とからなる。半導体チップＳＣの主面に形成された電極パッド（図示は省略）とポストリードＬＥ２のインナー部とが導電性部材、例えば導電性ワイヤＣＷを用いてそれぞれ電気的に接続されている。
実施の形態３によるリードフレームの形状を図１６を用いて説明する。図１６はリードフレームの外形の一例を示す要部平面図である。
前述の図３に示した実施の形態１によるリードフレームＬＦ１では、ダイパッドＤＰと一方の外枠Ｆ１ａまたは他方の外枠Ｆ１ｂとを吊りリードＨＬによって接続し、ダイパッドＤＰと内枠Ｆ２とをリードＬＥ１によって接続することにより、リードフレームＬＦ１からタイバーを除去した。
実施の形態３によるリードフレームＬＦ３では、図１６に示すように、ダイパッドＤＰと内枠Ｆ２とはリードＬＥ１によって接続しているが、ダイパッドＤＰに吊りリードＨＬを連結せずに、一方の外枠Ｆ１ａまたは他方の外枠Ｆ１ｂと内枠Ｆ２とをポストリードＬＥ２によって接続することにより、リードフレームＬＦ３からタイバーを除去した。
以下に、具体的に説明する。リードフレームＬＦ３の厚さは、例えば０．１１ｍｍである。リードフレームＬＦ３は、長手方向（ｘ軸方向、第１方向）を列とし、これに直交する方向（ｙ軸方向、第２方向）を行とすると、半導体装置が１つ形成される単位フレームＳＦ３が複数行２列に配置された構成となっている。リードフレームＬＦ３はフープ状とすることもできる。
リードフレームＬＦ３は、各単位フレームＳＦ３を保持する枠を有している。この枠は、互いに離間して長手方向に沿って延在する２つの外枠Ｆ１ａ，Ｆ１ｂと、この２つの外枠Ｆ１ａ，Ｆ１ｂの間に、２つの外枠Ｆ１ａ，Ｆ１ｂとそれぞれ離間して長手方向に沿って延在する内枠Ｆ２とから構成される。一方の外枠Ｆ１ａと内枠Ｆ２との間、および他方の外枠Ｆ１ｂと内枠Ｆ２との間にそれぞれ複数の単位フレームＳＦ３が等間隔に設置されている。
各単位フレームＳＦ３は、半導体チップが搭載されるダイパッドＤＰを含んでおり、ダイパッドＤＰはリードフレームＬＦ３の内枠Ｆ２とリード（第１リード）ＬＥ１によって繋がっている。
また、各単位フレームＳＦ３は、ダイパッドＤＰおよびリードＬＥ１の両側にそれぞれ、ダイパッドＤＰおよびリードＬＥ１と離間して設置され、リードフレームＬＦ３の一方の外枠Ｆ１ａまたは他方の外枠Ｆ１ｂと内枠Ｆ２とに繋がるポストリード（第２リード）ＬＥ２を含んでいる。
このリードフレームＬＦ３には、前述の図１７に示したリードフレームＬＦ１０に備わるタイバーＴＢは設置されていない。従って、半導体装置ＳＤ３の製造過程（モールド工程）において、リードフレームＬＦ３をモールド金型の下金型ＭＤａと上金型ＭＤｂとでクランプしたときに、隣り合うキャビティＣＶａ，ＣＶｂ（樹脂封止領域）間の下金型ＭＤａと上金型ＭＤｂとが直接合わさって、隣り合うキャビティＣＶａ，ＣＶｂ間への樹脂の侵入を防ぐことができる（前述の図７参照）。これにより、半導体装置ＳＤ３には、例えば前述の図１９に示したダムレジンＤＲは形成されないので、ダムレジンＤＲに起因した樹脂封止体ＭＯのクラックの発生を回避することができる。
また、このリードフレームＬＦ３には、前述の図１７に示したリードフレームＬＦ１０に備わるタイバーＴＢは設置していない。従って、リードフレームＬＦ３における隣り合う単位フレームＳＦ３の距離を、リードフレームＬＦ１０における隣り合う単位フレームＳＦ１０の距離よりも１０〜１５％程度短くすることができる。これにより、半導体装置ＳＤ３の取得数を増加させることができる。
なお、このリードフレームＬＦ３には、前述の図１７に示したリードフレームＬＦ１０に備わるタイバーＴＢを設置していない。しかし、一方の外枠Ｆ１ａまたは他方の外枠Ｆ１ｂと内枠Ｆ２とをポストリードＬＥ２により接続しているので、ポストリードＬＥ２を介してリードフレームＬＦ３は一体として繋がっている。
このように、実施の形態３によれば、前述した実施の形態１と同様の効果を得ることができる。
〔付記１〕
以下の工程を含む半導体装置の製造方法：
（ａ）第１方向に延在する第１フレームと、
前記第１フレームと離間して前記第１方向に延在する第２フレームと、
前記第１フレームと前記第２フレームとの間に、前記第１フレームおよび前記第２フレームと離間して前記第１方向に沿って等間隔に位置する複数のダイパッドと、
前記第１フレームと前記複数のダイパッドに接続する複数の第１リードと、
前記複数のダイパッドおよび前記複数の第１リードと離間して、前記第１フレームと前記第２フレームに接続する複数の第２リードと、
を有するリードフレームを準備する工程；
（ｂ）第１主面と、前記第１主面とは反対側の第２主面を有する半導体チップを準備する工程；
（ｃ）前記半導体チップの前記第２主面と前記ダイパッドとを対向させて、前記ダイパッドのチップ搭載面に接着層を介して前記半導体チップを搭載する工程；
（ｄ）前記（ｃ）工程の後、前記半導体チップの前記第１主面の電極パッドと前記第２リードとを導電性部材を介して接続する工程；
（ｅ）前記（ｄ）工程の後、前記ダイパッド、前記半導体チップ、前記導電性部材、前記第１リードの一部、および前記第２リードの一部を樹脂により封止して、前記リードフレームに複数の封止体を一括して形成する工程；
（ｆ）前記（ｅ）工程の後、前記第１リードおよび前記第２リードを切断して、前記第１リードおよび前記第２リードが突き出した前記複数の封止体を前記リードフレームから切り分ける工程。
〔付記２〕
付記１記載の半導体装置の製造方法において、さらに、前記（ｅ）工程は以下の工程を含む：
（ｅ１）前記第１方向に沿って等間隔に位置する複数の第１キャビティを有する下金型と、前記第１方向に沿って等間隔に位置する複数の第２キャビティを有する上金型とが備わるモールド金型を準備する工程；
（ｅ２）前記下金型と前記上金型で前記リードフレームを挟み、前記第１キャビティおよび第２キャビティが合わさって形成される樹脂封止領域に、前記ダイパッド、前記半導体チップ、前記導電性部材、前記第１リードの一部、および前記第２リードの一部を配置する工程；
（ｅ３）前記下金型の前記第１キャビティ内および前記上金型の前記第２キャビティ内に樹脂を充填する工程、
ここで、前記（ｅ２）工程では、前記第１方向に沿って隣り合う前記樹脂封止領域間では、前記下金型と前記上金型が直接重なる。
〔付記３〕
付記２記載の半導体装置の製造方法において、
前記第１方向に沿って隣り合う前記樹脂封止領域間の距離は、０．３ｍｍ以上である。
〔付記４〕
第１辺、および前記第１辺と反対側の第２辺を有するダイパッドと、
前記ダイパッドのチップ搭載面に搭載された半導体チップと、
前記ダイパッドおよび前記半導体チップを封止する封止体と、
前記ダイパッドの前記第１辺に接続され、前記封止体の第１側面から突き出す第１リードと、
前記ダイパッドと離間して設置され、前記封止体内に位置する封止エリアと前記封止体の前記第１側面と反対側の第２側面から突き出すリードエリアとを有する第２リードと、
を備え、
前記第２リードの前記封止エリアの端部の断面が、前記封止体の前記第１側面に露出した半導体装置。
〔付記５〕
付記４記載の半導体装置において、
前記封止体の前記第２側面から２本の前記第２リードが突き出し、前記封止体の前記第１側面で前記第１リードの両側にそれぞれ前記第２リードの前記封止エリアの端部の断面が露出している。
〔付記６〕
付記４記載の半導体装置において、
前記封止体の前記第１側面から前記第２リードは突き出していない。
〔付記７〕
付記４記載の半導体装置において、
前記第１リードおよび前記第２リードはガルウイング形状である。
〔付記８〕
付記４記載の半導体装置において、
前記半導体チップの電極パッドと、前記第２リードとが導電性部材により電気的に接続されている。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＣＴ キャリアテープ
ＣＶａ，ＣＶｂ キャビティ
ＣＷ 導電性ワイヤ
ＤＰ ダイパッド（ダイアイランド、タブ、チップ搭載部）
ＤＲ ダムレジン
Ｆ１ａ，Ｆ１ｂ 外枠
Ｆ２ 内枠
ＨＬ 吊りリード
Ｌ１ 隣り合うキャビティ間の距離
ＬＥ１ リード（外部端子、端子、第１リード）
ＬＥ２ ポストリード（外部端子、端子、第２リード）
ＬＦ１，ＬＦ２，ＬＦ３，ＬＦ１０，ＬＦ２０ リードフレーム（配線板、配線部材）
ＭＤａ 下金型
ＭＤｂ 上金型
ＭＯ 樹脂封止体（封止体、パッケージ）
ＭＯＢ 樹脂バリ
ＯＴ カバーテープ
ＰＦ めっき膜
ＰＯ 孔
ＲＥ リール
ＳＣ 半導体チップ
ＳＤ１，ＳＤ２，ＳＤ３ 半導体装置
ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ１０，ＳＦ２０ 単位フレーム
ＴＢ タイバー
ＴＣＴ 窪み
Ｗ１，Ｗ２ 吊りリードの幅

Claims (9)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）第１方向に延在する第１フレームと、
    前記第１フレームと離間して前記第１方向に延在する第２フレームと、
    前記第１フレームと前記第２フレームとの間に、前記第１フレームおよび前記第２フレームと離間して前記第１方向に沿って等間隔に位置する複数のダイパッドと、
    前記第１フレームと前記複数のダイパッドに接続する複数の第１リードと、
    前記第２フレームと前記複数のダイパッドに接続する複数の吊りリードと、
    前記第２フレームに接続し、前記複数のダイパッドと離間して位置する複数の第２リードと、
    を有するリードフレームを準備する工程；
    （ｂ）第１主面と、前記第１主面とは反対側の第２主面を有する半導体チップを準備する工程；
    （ｃ）前記半導体チップの前記第２主面と前記ダイパッドとを対向させて、前記ダイパッドのチップ搭載面に接着層を介して前記半導体チップを搭載する工程；
    （ｄ）前記（ｃ）工程の後、前記半導体チップの前記第１主面の電極パッドと前記第２リードとを導電性部材を介して接続する工程；
    （ｅ）前記（ｄ）工程の後、前記ダイパッド、前記半導体チップ、前記導電性部材、前記第１リードの一部、前記第２リードの一部、および前記吊りリードの一部を樹脂により封止して、前記リードフレームに複数の封止体を一括して形成する工程；
    （ｆ）前記（ｅ）工程の後、前記第１リード、前記第２リード、および前記吊りリードを切断して、前記第１リードおよび前記第２リードが突き出した前記複数の封止体を前記リードフレームから切り分ける工程。
  2. 請求項１記載の半導体装置の製造方法において、さらに、前記（ｅ）工程は以下の工程を含む：
    （ｅ１）前記第１方向に沿って等間隔に位置する複数の第１キャビティを有する下金型と、前記第１方向に沿って等間隔に位置する複数の第２キャビティを有する上金型とが備わるモールド金型を準備する工程；
    （ｅ２）前記下金型と前記上金型で前記リードフレームを挟み、前記第１キャビティおよび第２キャビティが合わさって形成される樹脂封止領域に、前記ダイパッド、前記半導体チップ、前記導電性部材、前記第１リードの一部、前記第２リードの一部、および前記吊りリードの一部を配置する工程；
    （ｅ３）前記下金型の前記第１キャビティ内および前記上金型の前記第２キャビティ内に樹脂を充填する工程、
    ここで、前記（ｅ２）工程では、前記第１方向に沿って隣り合う前記樹脂封止領域間では、前記下金型と前記上金型が直接重なる。
  3. 請求項２記載の半導体装置の製造方法において、
    前記第１方向に沿って隣り合う前記樹脂封止領域間の距離は、０．３ｍｍ以上である。
  4. 第１辺、および前記第１辺と反対側の第２辺を有するダイパッドと、
    前記ダイパッドのチップ搭載面に搭載された半導体チップと、
    前記ダイパッドおよび前記半導体チップを封止する封止体と、
    前記ダイパッドの前記第１辺に接続され、前記封止体の第１側面から突き出す第１リードと、
    前記ダイパッドの前記第２辺に接続され、前記封止体の前記第１側面と反対側の第２側面から突き出さない吊りリードと、
    前記ダイパッドと離間して設置され、前記封止体内に位置する封止エリアと前記封止体の前記第２側面から突き出すリードエリアとを有する第２リードと、
    を備える半導体装置。
  5. 請求項４記載の半導体装置において、
    前記封止体の前記第２側面から２本の前記第２リードが突き出し、２本の前記第２リードの間に、２本の前記第２リードと離間して前記吊りリードが配置されている。
  6. 請求項４記載の半導体装置において、
    前記封止体の前記第２側面から１本の前記第２リードが突き出し、１本の前記第２リードの両側にそれぞれ前記吊りリードが配置されている。
  7. 請求項４記載の半導体装置において、
    前記吊りリードの断面が前記封止体の前記第２側面に露出している。
  8. 請求項４記載の半導体装置において、
    前記第１リードおよび前記第２リードはガルウイング形状である。
  9. 請求項４記載の半導体装置において、
    前記半導体チップの電極パッドと、前記第２リードとが導電性部材により電気的に接続されている。
JP2012229074A 2012-10-16 2012-10-16 半導体装置の製造方法および半導体装置 Pending JP2014082312A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012229074A JP2014082312A (ja) 2012-10-16 2012-10-16 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012229074A JP2014082312A (ja) 2012-10-16 2012-10-16 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2014082312A true JP2014082312A (ja) 2014-05-08

Family

ID=50786253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012229074A Pending JP2014082312A (ja) 2012-10-16 2012-10-16 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2014082312A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017172008A (ja) * 2016-03-24 2017-09-28 Ｄｏｗａメタルテック株式会社 部分めっき方法
CN112382576A (zh) * 2016-05-26 2021-02-19 三菱电机株式会社 半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017172008A (ja) * 2016-03-24 2017-09-28 Ｄｏｗａメタルテック株式会社 部分めっき方法
CN112382576A (zh) * 2016-05-26 2021-02-19 三菱电机株式会社 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
JP5689462B2 (ja) 半導体装置およびその製造方法
US8685795B2 (en) Flank wettable semiconductor device
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9363901B2 (en) Making a plurality of integrated circuit packages
JP2005191342A (ja) 半導体装置およびその製造方法
JP2014053461A (ja) 半導体装置の製造方法および半導体装置
JP2013258348A (ja) 半導体装置の製造方法
US11495524B2 (en) QFN device having a mechanism that enables an inspectable solder joint when attached to a PWB and method of making same
US8853004B2 (en) Method of manufacturing semiconductor device
JP2019197796A (ja) 半導体装置の製造方法
JP2012109435A (ja) 半導体装置の製造方法
JP6100612B2 (ja) 半導体装置の製造方法
JP2014082312A (ja) 半導体装置の製造方法および半導体装置
US20130049180A1 (en) Qfn device and lead frame therefor
US10128130B2 (en) Method for manufacturing a semiconductor device
JP2014072236A (ja) 半導体装置の製造方法
JP2014109454A (ja) 半導体装置の製造方法
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP2011192817A (ja) 面実装半導体装置及び面実装半導体装置の製造方法
JP6387318B2 (ja) 半導体装置の製造方法
JP2005223352A (ja) 半導体装置及び半導体装置の製造方法
CN115376930A (zh) 一种半导体封装方法
JP5816659B2 (ja) 半導体装置の製造方法
JPH0547835A (ja) 半導体装置の実装構造
JP2007035853A (ja) 半導体装置の製造方法