JP6387318B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6387318B2
JP6387318B2 JP2015067633A JP2015067633A JP6387318B2 JP 6387318 B2 JP6387318 B2 JP 6387318B2 JP 2015067633 A JP2015067633 A JP 2015067633A JP 2015067633 A JP2015067633 A JP 2015067633A JP 6387318 B2 JP6387318 B2 JP 6387318B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
manufacturing
frame
suspension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015067633A
Other languages
English (en)
Other versions
JP2016187026A (ja
Inventor
栄治 大野
栄治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015067633A priority Critical patent/JP6387318B2/ja
Priority to US15/060,334 priority patent/US20160284565A1/en
Priority to CN201610178903.8A priority patent/CN106024753A/zh
Publication of JP2016187026A publication Critical patent/JP2016187026A/ja
Priority to HK16112732.0A priority patent/HK1224432A1/zh
Application granted granted Critical
Publication of JP6387318B2 publication Critical patent/JP6387318B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置の製造方法に関し、例えば、フラットリード型の半導体装置の組立てに適用して有効な技術に関する。
フープ（ＨＯＯＰ）状のリードフレーム（以降、単にフープとも言う）を用いて組立てられる半導体装置では、フープをリールに巻き取りながらその組立てが行われる。フープでは、その両端に配置された外枠のうち、一方の外枠にポストリードが繋がっており、他方の外枠にダイアイランドリードが繋がっている。
なお、半導体チップが搭載されるダイパッド部が吊りピン部によって直接枠部に繋がったリードフレームの構造が、例えば特開２００３−４６０５１号公報（特許文献１）に開示されている。
特開２００３−４６０５１号公報
上述のようなフープ状のリードフレームを用いた組立てでは、フープのスプロケットの大きさのばらつきによる製品搬送時の振動（各製造装置の製造技術のばらつきによる製造時の振動も含む）、あるいは作業者による製品（半導体装置）ハンドリング時の振動・衝撃等によって上記ポストリードやダイアイランドリードが引っ張られることがある。
これにより、半導体装置の封止体にクラックやカケが発生する。本発明者が検討したところによると、図３０および図３１の比較例の図に示す半導体装置６０のように、クラック２０やカケ３０は、主に、封止体（樹脂）４とリード５０との界面において発生していることを本発明者は見出した。
上記クラックやカケが発生すると、半導体装置の信頼性が低下するという課題が発生する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、（ａ）チップ搭載部を含む第１リードと第２リードと第１吊りリードと第２吊りリードとを備えたリードフレームを準備する工程、（ｂ）上記チップ搭載部に半導体チップを搭載する工程、（ｃ）上記半導体チップと上記第２リードとを電気的に接続する工程、（ｄ）上記半導体チップを樹脂によって封止する工程、を有する。さらに、上記リードフレームは、両端の枠部と複数のバーリードとを備え、上記第１吊りリードは、隣り合う上記バーリードと繋がる第１部分と、上記第１部分と交差し、かつ上記第１リードと繋がる第２部分とを有し、上記第２吊りリードは、隣り合う上記バーリードと繋がる第３部分と、上記第３部分と交差し、かつ上記第２リードと繋がる第４部分とを有する。また、上記第１吊りリードおよび上記第２吊りリードのそれぞれは、上記第１リード、上記第２リードおよび上記バーリードのうちの少なくとも何れかのリードよりも幅が狭い幅狭部を有する。
また、一実施の形態による他の半導体装置の製造方法は、（ａ）チップ搭載部を含む第１リードと第２リードと第１サポートリードと第２サポートリードとを備えたリードフレームを準備する工程、（ｂ）上記チップ搭載部に半導体チップを搭載する工程、（ｃ）上記半導体チップと上記第２リードとを電気的に接続する工程、（ｄ）上記半導体チップを樹脂によって封止する工程、を有する。さらに、上記リードフレームは、両端の枠部と複数のバーリードとを備え、上記第１サポートリードは、隣り合う上記バーリードと繋がり、上記第１リードおよび上記バーリードのうちの少なくとも何れかよりも幅が狭い幅狭部、もしくはクランク部を有する。また、上記第２サポートリードは、隣り合う上記バーリードと繋がり、上記第２リードおよび上記バーリードのうちの少なくとも何れかよりも幅が狭い幅狭部、もしくはクランク部を有する。
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
実施の形態の半導体装置の構造の一例を示す平面図である。 図１に示す半導体装置の構造の一例を示す裏面図である。 図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置の主要部の構造を封止体を透過して示す平面図である。 図１に示す半導体装置の組立て手順の一例を示すフロー図である。 図１に示す半導体装置の組立てで用いられるリードフレームの構造の一例を示す部分平面図である。 図６のＡ部に示す構造の一例を示す拡大部分平面図である。 図７のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図である。 図１に示す半導体装置の組立てにおけるダイボンド後の構造の一例を示す部分平面図である。 図９のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図である。 図１に示す半導体装置の組立てにおけるワイヤボンド後の構造の一例を示す部分平面図である。 図１１のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図である。 図１に示す半導体装置の組立てにおけるモールド後の構造の一例を示す部分平面図である。 図１３のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図である。 図１に示す半導体装置のフープ組立て一貫ラインで用いられる一貫装置の構造の一例を示す概略図である。 図１に示す半導体装置の組立てにおけるバリ取り時の構造の一例を示す部分断面図である。 図１に示す半導体装置の組立てにおけるメッキ形成後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組立てのバリ取りラインで用いられるバリ取り装置の構造の一例を示す概略図である。 図１に示す半導体装置の組立てのメッキ形成ラインで用いられる半田メッキ装置の構造の一例を示す概略図である。 図１に示す半導体装置の組立てのマーキングラインで用いられるレーザーマーク装置の構造の一例を示す概略図である。 図１に示す半導体装置のフープ組立てのリードカット・選別・テーピングラインで用いられる一貫装置の構造の一例を示す概略図である。 図１に示す半導体装置の組立てで得られる効果の一例を示す部分平面図である。 図１に示す半導体装置の組立てで得られる効果の一例を示す部分平面図である。 図２３に示すリード構造による効果の一例を示す側面図である。 図１に示す半導体装置の組立てで得られる効果の一例を示す部分平面図である。 図２５に示すリード構造による効果の一例を示す側面図である。 実施の形態の半導体装置の組立てで用いられる第１変形例のリードフレームの構造を示す部分平面図である。 実施の形態の半導体装置の組立てで用いられる第２変形例のリードフレームの構造を示す部分平面図である。 図２８のＡ部の構造の一例を示す拡大部分平面図である。 比較例の半導体装置の裏面側の構造を示す裏面図である。 比較例の半導体装置の裏面側の構造を示す裏面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａから成る」、「Ａより成る」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
＜半導体装置の構造＞
本実施の形態の半導体装置の構造を図１〜図４を用いて説明する。図１は実施の形態の半導体装置の構造の一例を示す平面図、図２は図１に示す半導体装置の構造の一例を示す裏面図、図３は図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図４は図１に示す半導体装置の主要部の構造を封止体を透過して示す平面図である。
本実施の形態の半導体装置６は、所定の間隔を有し、かつ互いに対向して配置された一対の第１リード（ダイアイランドリードとも呼ぶ）１と第２リード（ポストリードとも呼ぶ）２とを備えている。そして、第１リード１はチップ搭載部１ｄを含んでおり、このチップ搭載部１ｄに半導体チップ８が搭載されている。半導体チップ８は、主面（回路形成面）８ａと、その反対側の裏面８ｂとを有しており、半導体チップ８の裏面８ｂとチップ搭載部１ｄの上面とが、例えば、金−錫（Ａｕ−Ｓｎ）共晶接合により電気的に接続されている。
なお、半導体チップ８の主面８ａにはパッド電極（電極パッド、ボンディング電極、ボンディングパッド）８ｃが形成されている。
また、半導体装置６は、半導体チップ８、第２リード２と半導体チップ８のパッド電極８ｃとを電気的に接続するワイヤ３、ならびに第１リード１の一部、第２リード２の一部、半導体チップ８およびワイヤ３を封止する封止体４を備えている。
第１リード１および第２リード２は、例えば厚さが０．１〜０．３ｍｍ程度の銅、鉄、リン青銅等の熱伝導率の良い薄板金属をプレス加工することによって形成される。第１リード１はダイボンド電極として機能し、第２リード２はワイヤボンド電極として機能する。
図３に示すように、第１リード１は、チップ搭載部１ｄでもある第１インナー部１ａと、第１アウター部１ｂと、第１インナー部１ａと第１アウター部１ｂとの間に位置する第１オフセット部１ｃとから構成される。そして、第１インナー部１ａは第１アウター部１ｂよりも上方（封止体４の上面側）に位置している。
第１インナー部１ａは、半導体チップ８が搭載されるチップ搭載部１ｄでもあり、封止体４によって覆われる部分である。したがって、第１インナー部１ａは封止体４からは露出していない。
第１アウター部１ｂは、例えば、半導体装置６を実装基板等に実装した際に、実装基板の電極と接続される部分である。すなわち、第１アウター部１ｂは封止体４から露出する部分であり、半導体装置６の外部接続用端子である。
第１オフセット部１ｃは、第１インナー部１ａが第１アウター部１ｂよりも上方（封止体４の上面側）に位置するように、第１リード１の一部を折り曲げた部分であって、第１インナー部１ａと第１アウター部１ｂとの間に位置する屈曲部である。なお、第１オフセット部１ｃは封止体４内に埋め込まれている。
一方、第２リード２は、ワイヤ接続部２ｄでもある第２インナー部２ａと、第２アウター部２ｂと、第２インナー部２ａと第２アウター部２ｂとの間に位置する第２オフセット部２ｃとから構成される。第２インナー部２ａは、第２アウター部２ｂよりも上方（封止体４の上面側）に位置している。
第２インナー部２ａは、ワイヤ３と電気的に接続されるワイヤ接続部２ｄでもあり、封止体４によって覆われる部分である。したがって、第２インナー部２ａは封止体４からは露出していない。
第２アウター部２ｂは、例えば、半導体装置６を実装基板等に実装した際に、実装基板の電極と接続される部分である。すなわち、第２アウター部２ｂは封止体４から露出する部分であり、半導体装置６の外部接続用端子である。
第２オフセット部２ｃは、第２インナー部２ａが第２アウター部２ｂよりも上方（封止体４の上面側）に位置するように、第２リード２の一部を折り曲げた部分であって、第２インナー部２ａと第２アウター部２ｂとの間に位置する屈曲部である。なお、第２オフセット部２ｃは封止体４内に埋め込まれている。
ワイヤ３は、例えば、金線であり、その直径は、一例として、２０μｍ程度である。
封止体４は、例えばトランスファーモールド法によって形成される。その素材は樹脂、例えばエポキシ樹脂またはシリコーン樹脂等である。
＜半導体装置の製造方法＞
図５は図１に示す半導体装置の組立て手順の一例を示すフロー図、図６は図１に示す半導体装置の組立てで用いられるリードフレームの構造の一例を示す部分平面図、図７は図６のＡ部に示す構造の一例を示す拡大部分平面図、図８は図７のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図である。
図５に示すフローに沿って半導体装置６の製造方法について説明する。
１．リードフレーム準備工程
まず、図５に示すリードフレーム準備を行う。ここで、本実施の形態の半導体装置の組立てにおいて使用されるリードフレームの形状について、図６〜図８を用いて詳しく説明する。
本実施の形態の半導体装置６を組み立てる際に用いられるリードフレーム５は、薄板状で、かつフープ状のものであり、薄板状のフープをリールに巻き取りながらその組立てが行われる。
また、リードフレーム５は、例えば、銅、鉄、リン青銅（銅を主成分として錫（３．５〜９．０％）およびリン（０．０３〜０．３５％）を含む合金）などの熱伝導性の良い薄板金属を母材とし、その厚さは０．１〜０．３ｍｍ程度である。
図６および図７に示すように、金属製の枠組みであるフープ状のリードフレーム５を用意する。図６に示すリードフレーム５は多数個取り基材であり、例えば長手方向であるフレームの搬送方向７を列とし、これに直交する方向を行とすると、図１に示す半導体装置６が１つ形成される領域である単位フレーム部分が、例えば、２行で複数列に亘って配置された構成となっている。
なお、フープ状のリードフレーム５には、図６に示すように、その搬送方向７に沿って両端に配置された外枠である枠部５ａが設けられており、その両端の枠部５ａには、送り用や位置決め用の複数の貫通孔５ｃが形成されている。また、２行の単位フレーム部分の中間には内枠である枠部５ｂが設けられており、この枠部５ｂにも、複数の細長い貫通孔５ｄが形成されている。
そして、リードフレーム５には、外側の枠部５ａと内側の枠部５ｂとを繋ぐバーリードである複数のタイバー９が設けられており、それぞれの単位フレーム部分は、タイバー９によって区切られた部分である。
次に、各単位フレーム部分の詳細形状について説明する。
図７に示すように、各単位フレーム部分は、外側の枠部５ａと内側の枠部５ｂと両側のタイバー９とによって囲まれた部分である。そして、各単位フレーム部分は、チップ搭載部１ｄを含む第１リード（ダイアイランドリード）１と、第１リード１とは反対側に配置され、かつワイヤ接続部２ｄを含む第２リード（ポストリード）２と、第１リード１を支持する第１吊りリード１ｅと、第２リード２を支持する第２吊りリード２ｅとを備えている。
さらに、第１吊りリード１ｅは、隣り合うタイバー９と繋がる第１部分１ｆと、第１部分１ｆと交差し、かつ第１リード１と繋がる第２部分１ｇとを有しており、一方、第２吊りリード２ｅは、隣り合うタイバー９と繋がる第３部分２ｆと、第３部分２ｆと交差し、かつ第２リード２と繋がる第４部分２ｇとを有している。
すなわち、第１吊りリード１ｅは、枠部５ｂに沿って延在するする第１部分１ｆと、この第１部分１ｆと接続し、かつタイバー９に沿って延在する第２部分１ｇとを有しており、図７においては、逆さＴ字形となっている。
一方、第２吊りリード２ｅは、枠部５ａに沿って延在するする第３部分２ｆと、この第３部分２ｆと接続し、かつタイバー９に沿って延在する第４部分２ｇとを有しており、図７においては、Ｔ字形となっている。
そして、第１吊りリード１ｅおよび第２吊りリード２ｅのそれぞれは、第１リード１、第２リード２またはタイバー９のうちの少なくとも何れかのリードよりも幅が狭い部分（幅狭部１ｑ，２ｑ）を有している。
詳細には、第１部分１ｆと第２部分１ｇとの接続部１ｈと、枠部５ｂとの間に空間部１ｉが形成され、また、第３部分２ｆと第４部分２ｇとの接続部２ｈと、枠部５ａとの間のに空間部２ｉが形成されている。
さらに、第１吊りリード１ｅの第１部分１ｆにおけるタイバー９との接続部１ｆａに第１切欠き部１ｊが形成されており、これにより、第１幅狭部１ｑａが形成されている。一方、第２吊りリード２ｅの第３部分２ｆにおけるタイバー９との接続部２ｆａに第１切欠き部２ｊが形成されており、これにより、第１幅狭部２ｑａが形成されている。
また、第１吊りリード１ｅにおける第１部分１ｆの第２部分１ｇとの接続部１ｈに第２切欠き部１ｋが形成されており、これにより、第２幅狭部１ｑｂが形成されている。一方、第２吊りリード２ｅにおける第３部分２ｆの第４部分２ｇとの接続部２ｈに、第２切欠き部２ｋが形成されており、これにより、第２幅狭部２ｑｂが形成されている。
なお、本実施の形態のリードフレーム５では、第２切欠き部１ｋは、第２部分１ｇの両側に形成されており、一方、第２切欠き部２ｋは、第４部分２ｇの両側に形成されている。ただし、第２切欠き部１ｋと第２切欠き部２ｋのそれぞれは、第２部分１ｇもしくは第４部分２ｇのそれぞれの片側のみに形成されていてもよい。
また、第１吊りリード１ｅにおける第１部分１ｆと第２部分１ｇとの接続部１ｈの枠部側に第３切欠き部１ｍが形成され、一方、第２吊りリード２ｅにおける第３部分２ｆと第４部分２ｇとの接続部２ｈの枠部側に、第３切欠き部２ｍが形成されている。
つまり、図７に示すように、逆さのＴ字型の第１吊りリード１ｅは、その第１部分１ｆが両側のタイバー９に接続しており、そのタイバー９との接続箇所には、第１切欠き部１ｊおよび第１幅狭部１ｑａが形成されている。そして、第１吊りリード１ｅの第２部分１ｇは、第５切欠き部１ｎを経て（第４幅狭部１ｑｄを介して）第１リード１に接続している。
一方、Ｔ字型の第２吊りリード２ｅは、その第３部分２ｆが両側のタイバー９に接続しており、そのタイバー９との接続箇所には、第１切欠き部２ｊおよび第１幅狭部２ｑａが形成されている。そして、第２吊りリード２ｅの第４部分２ｇは、第５切欠き部２ｎを経て（第４幅狭部２ｑｄを介して）第２リード２に接続している。
また、タイバー９における第１吊りリード１ｅおよび第２吊りリード２ｅのそれぞれとの接続部９ａには、環状部９ｂが形成されている。環状部９ｂは、タイバー９の延在方向に沿って細長い形状が好ましく、本実施の形態では、例えば、上記延在方向に沿って細長い長方形に形成されている。
そして、タイバー９においてそれぞれの環状部９ｂの両側に第４切欠き部９ｃおよび第３幅狭部１ｑｃ，２ｑｃがそれぞれ形成されている。
以上のように、本実施の形態のリードフレーム５は、各単位フレーム部分の吊りリードにおいて、その吊りリード自体および吊りリードの接続箇所、あるいは吊りリードが接続するタイバー９のそれぞれに種々の切欠き部を有しており、これにより、幅が細いリード部分（幅狭部１ｑ，２ｑ（第１幅狭部１ｑａ，２ｑａ、第２幅狭部１ｑｂ，２ｑｂ、第３幅狭部１ｑｃ，２ｑｃ））を複数備えている。
したがって、第１リード１や第２リード２が、半導体装置６の組立て中に引っ張られるような応力が付与された場合にも、上述の幅が細いリード部分（幅狭部１ｑ，２ｑ）によって応力を緩和し、第１リード１と封止体４との界面、および第２リード２と封止体４との界面にかかる応力を低減することができる。
なお、図８に示すように、第１リード１のチップ搭載部１ｄは、第１アウター部１ｂから第１オフセット部１ｃによってオフセットされて高い位置に配置されており、同様に、第２リード２のワイヤ接続部２ｄも、第２アウター部２ｂから第２オフセット部２ｃによってオフセットされた高い位置に配置されている。その結果、第１リード１のチップ搭載部１ｄと、第２リード２のワイヤ接続部２ｄとが略同じ高さに配置されている。
以上により、リードフレーム準備工程を終える。
次に、図９は図１に示す半導体装置の組立てのダイボンド後の構造の一例を示す部分平面図、図１０は図９のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図、図１１は図１に示す半導体装置の組立てのワイヤボンド後の構造の一例を示す部分平面図、図１２は図１１のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図である。
また、図１３は図１に示す半導体装置の組立てのモールド後の構造の一例を示す部分平面図、図１４は図１３のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図、図１５は図１に示す半導体装置のフープ組立て一貫ラインで用いられる一貫装置の構造の一例を示す概略図、図１６は図１に示す半導体装置の組立てのバリ取り時の構造の一例を示す部分断面図である。
さらに、図１７は図１に示す半導体装置の組立てのメッキ形成後の構造の一例を示す部分断面図、図１８は図１に示す半導体装置の組立てのバリ取りラインで用いられるバリ取り装置の構造の一例を示す概略図、図１９は図１に示す半導体装置の組立てのメッキ形成ラインで用いられる半田メッキ装置の構造の一例を示す概略図である。
また、図２０は図１に示す半導体装置の組立てのマーキングラインで用いられるレーザーマーク装置の構造の一例を示す概略図、図２１は図１に示す半導体装置のフープ組立てのリードカット・選別・テーピングラインで用いられる一貫装置の構造の一例を示す概略図である。
２．ダイボンド工程
リードフレーム準備後、図５に示すダイボンド（Ｄ／Ｂ）を行う。なお、本実施の形態では、半導体装置の製造方法の説明の一例として、ダイボンド工程以降の主要工程において、３個の単位フレーム部分に該当する領域のみを図示して説明する。
ダイボンド工程では、図９および図１０に示すように、リードフレーム５の第１リード１のチップ搭載部１ｄに半導体チップ８を搭載する。詳細には、第１リード１のチップ搭載部１ｄの上面と、半導体チップ８の裏面８ｂに形成された裏面電極とを、例えば金−錫（Ａｕ−Ｓｎ）共晶を用いて接合して、半導体チップ８を第１リード１のチップ搭載部１ｄの上面に搭載する。Ａｕ−Ｓｎ共晶に代えて、ペースト状の接着剤（例えば銀（Ａｇ）ペースト）を用いた接合、またはフィルム状の接着剤（ＤＡＦ（Die Attach Film ) ）を用いた接合などを用いることができる。
３．ワイヤボンディング工程
ダイボンド後、図５に示すワイヤボンディング（Ｗ／Ｂ）を行う。上記ワイヤボンディング工程では、図１１および図１２に示すように、半導体チップ８のパッド電極（電極パッド）８ｃと第２リード２のワイヤ接続部２ｄとをワイヤ（導電性ワイヤ）３によって電気的に接続する。例えば、熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法により、半導体チップ８の主面８ａに形成されたパッド電極８ｃと第２リード２のワイヤ接続部２ｄとをワイヤ３を介して電気的に接続する。
ワイヤ３には、例えば、１５〜２０μｍφの金線を用いる。半導体チップ８にはダイオード、例えば、ＰＩＮ（Positive Intrinsic Negative ）ダイオード、ｐｎダイオード（例えばスイッチングダイオードまたはチェナーダイオード）、またはショットキ・バリアダイオード等が形成されており、半導体チップ８の主面８ａに形成されたパッド電極８ｃと、半導体チップ８の裏面８ｂに形成された裏面電極とから２つの端子を取り出すことができる。
４．モールド工程
ワイヤボンディング後、図５に示すモールドを行う。上記モールド工程では、図１３および図１４に示すように、半導体チップ８、ワイヤ３、第１リード１の一部、および第２リード２の一部を樹脂によって封止する。言い換えると、半導体チップ８、ワイヤ３、第１リード１の一部、および第２リード２の一部を保護する封止体４を形成する。
封止体４は樹脂からなり、例えばエポキシ樹脂またはシリコーン樹脂等である。封止体４の形成には、上金型と下金型とを備える成形金型を用いる。まず、成形金型の樹脂導入孔から溶融樹脂を注入し、成形金型の窪み（キャビティ）内に溶融樹脂を充填した後、溶融樹脂を硬化させることにより封止体４が形成される。これにより、リードフレーム５の各単位フレームに半導体チップ８が搭載された半導体装置６が形成される。
ここで、第１リード１のうち、第１インナー部１ａ（チップ搭載部１ｄ）および第１オフセット部１ｃは封止体４内に位置する。そして、第１アウター部１ｂは、封止体４の裏面および側面から露出し、半導体装置６の外部接続用端子となる。
同様に、第２リード２のうち、第２インナー部２ａ（ワイヤ接続部２ｄ）および第２オフセット部２ｃは封止体４内に位置する。そして、第２アウター部２ｂは、封止体４の裏面および側面から露出し、半導体装置６の外部接続用端子となる。
なお、ダイボンド、ワイヤボンディングおよびモールドは、図１５に示すフープ組立て一貫装置１１を用いて行うことで、組立ての効率を向上させることができる。ただし、必ずしも一貫装置を用いる必要はない。
５．バリ取り工程
モールド後、図５に示すバリ取りを行う。上記バリ取り工程では、図１６に示すように、モールド工程において成形金型の微細な隙間からはみ出し、第１リード１の第１アウター部１ｂおよび第２リード２の第２アウター部２ｂのそれぞれの表面に付着した余分な樹脂（バリ）を取り除く。
バリを取り除く方法としては、図１８に示すバリ取り装置１２を用い、例えば、図１６に示すように、封止体４の下面（実装面）、封止体４の下面から露出する第１アウター部１ｂおよび第２アウター部２ｂに向けて、数百ｋｇ／ｃｍ２の高圧の液体（高圧水）１２ａをノズルから噴射するウォータージェット法を用いる。この時、電解処理を施してバリを浮かせる方法を併用してもよい。
なお、バリをより完全に取り除くために、高圧水に代えて、樹脂ビーズまたはガラスビーズ（フィラー）を含む液体を噴射する液体ホーニング法を用いてもよい。この際にも、噴出された液体による封止体４の剥がれを防止することができる。
６．メッキ形成工程
バリ取り後、図５に示すメッキ形成を行う。上記メッキ形成工程では、図１７に示すように、リードフレーム５に半導体装置６が形成された状態でメッキ処理を施す。例えば、図１９に示すような半田メッキ装置１３を用い、図１７に示すようにリードフレーム５の表面にメッキ層である半田メッキ１０を形成する。詳細には、封止体４から突出した第１リード１の第１アウター部１ｂおよび第２リード２の第２アウター部２ｂのそれぞれの表面に、例えば厚さ１０μｍ以下の錫−銅（Ｓｎ−Ｃｕ）系合金または錫−鉛（Ｓｎ−Ｐｂ）系合金からなる半田メッキ１０を形成する。
その際、図７に示す第１リード１および第２リード２のそれぞれの第５切欠き部１ｎ，２ｎにも、半田メッキ１０が形成される。
なお、上記バリ取り工程において、第１リード１の第１アウター部１ｂおよび第２リード２の第２アウター部２ｂのそれぞれの表面に付着したバリを完全に取り除いて、それぞれの表面を露出させているので、表面全体に均一に半田メッキ１０を形成することができる。
７．マーキング工程
メッキ形成後、図５に示すマーキングを行う。上記マーキング工程では、封止体４の表面に所望のマーク（捺印）を形成する。例えば、図２０に示すようなレーザーマーク機１４を用い、封止体４の表面にレーザー照射を行って製品の品種や型番等の上記マークを封止体４の表面に形成する。
８．リードカット工程
マーキング後、図５に示すリードカットを行う。上記リードカット工程では、第１リード１の第１アウター部１ｂおよび第２リード２の第２アウター部２ｂを切断し、個々の半導体装置６に切り分ける。すなわち、図６に示すリードフレーム５の枠部５ａ，５ｂから各半導体装置６が切り離される。
９．選別工程
リードカット後、図５に示す選別を行う。上記選別工程では、半導体装置６の電気的特性検査を行い、半導体装置６の良品・不良品の選別を行う。
１０．テーピング工程
選別後、図５に示すテーピングを行う。上記テーピング工程では、上記選別工程で良品として選別された半導体装置６のみをテーピングする。
なお、リードカット、選別およびテーピングは、図２１に示す一貫装置であるリードカット・選別・テーピング機１５を用いて行うことで、半導体装置６の組立ての効率をさらに向上させることができる。ただし、必ずしも一貫装置を用いる必要はない。
１１．外観検査工程
テーピング後、図５に示す外観検査を行う。上記外観検査工程では、例えば、画像処理装置等を備えた外観検査装置を用いて半導体装置６の外観検査を行う。外観検査において外観不良と判断された半導体装置６は取り除かれる。
以上により、半導体装置６の組立て完となる。
次に、本実施の形態の半導体装置６の製造方法によって得られる効果について説明する。
図２２は図１に示す半導体装置の組立てで得られる効果の一例を示す部分平面図、図２３は図１に示す半導体装置の組立てで得られる効果の一例を示す部分平面図、図２４は図２３に示すリード構造による効果の一例を示す側面図である。また、図２５は図１に示す半導体装置の組立てで得られる効果の一例を示す部分平面図、図２６は図２５に示すリード構造による効果の一例を示す側面図である。
本実施の形態のリードフレーム５を用いることにより、半導体装置６の組立て工程のモールド工程後に、第１リード１または第２リード２が引っ張られるような応力が付与された際に、吊りリード（第１吊りリード１ｅもしくは第２吊りリード２ｅ）に設けられた複数の幅狭部１ｑ，２ｑ（第１幅狭部１ｑａ，２ｑａ、第２幅狭部１ｑｂ．２ｑｂ、第３幅狭部１ｑｃ，２ｑｃ）によって上記応力を低減することができる。
ここで、図２２は水平方向の変位に対する効果を説明するものであり、図２２に示すように、第１吊りリード１ｅおよび第２吊りリード２ｅのそれぞれの外側に空間部１ｉ，２ｉが形成され、かつ上記複数の幅狭部１ｑ，２ｑが各吊りリードに形成されたことで、第１吊りリード１ｅの第２部分１ｇや第２吊りリード２ｅの第４部分２ｇが空間部１ｉ，２ｉに向けて動くことができる。
詳細には、第２吊りリード２ｅが外側に向けて引っ張られるような応力が付与された場合、 Ｔ字型の第２吊りリード２ｅには、第１幅狭部２ｑａおよび第２幅狭部２ｑｂが形成されているため、図２２のＴ字型の第２吊りリード２ｅは、空間部２ｉ内に向けて（Ｘ方向に向けて）第４部分２ｇを僅かに出っ張らせるように動くことができる。この時、反対側の第１吊りリード１ｅでも、第２部分１ｇが第１吊りリード１ｅの動きに追従してＸ方向に僅かに動く。
つまり、Ｔ字型の第２吊りリード２ｅが変形しながらＸ方向に動くのに追従して、逆さのＴ字型の第１吊りリード１ｅも変形しながらＸ方向に動く。詳細には、第２リード２に繋がる第２吊りリード２ｅと、第１リード１に繋がる第１吊りリード１ｅが、それぞれ幅狭部１ｑ，２ｑによって変形してＸ方向に僅かに移動する。
したがって、第１吊りリード１ｅおよび第２吊りリード２ｅが変形して応力（ストレス）を吸収することにより、封止体４とリード（第１リード１および第２リード２）との境界部に作用する応力も低減することができる。
すなわち、第１リード１および第２リード２と、封止体４の根元とに生じる応力（ストレス）を緩和することができ、パッケージクラックやパッケージカケのポテンシャルを低減することができる。
その結果、図３０に示すクラック２０や図３１に示すカケ３０の発生を低減して半導体装置６の信頼性を向上させることができる。
なお、第１リード１が外側方向（Ｘ方向と反対の方向）に向かって引っ張られた場合であっても第１吊りリード１ｅと第２吊りリード２ｅはＸ方向と反対の方向に動くことができるため、同様に応力（ストレス）を緩和させることができる。
また、リードフレーム５には、第１吊りリード１ｅおよび第２吊りリード２ｅが繋がるタイバー９に、環状部９ｂや第３幅狭部１ｑｃ，２ｑｃが形成されている。環状部９ｂは、幅の狭いリードからなる幅狭部でもあるため、この環状部９ｂやその両側に形成された第３幅狭部１ｑｃ，２ｑｃによって、第１吊りリード１ｅおよび第２吊りリード２ｅに付与される応力（ストレス）を緩和することができる。
これにより、第１リード１および第２リード２と、封止体４の根元とに生じる応力（ストレス）をさらに緩和することができ、パッケージクラックやパッケージカケのポテンシャルをさらに低減することができる。その結果、半導体装置６の信頼性をさらに向上させることができる。
また、図２３および図２４は上下方向（封止体４の厚さ方向）の変位に対する効果を説明するものであり、図２４に示すように、組立て時や搬送時等においてリードフレーム５の下面側から荷重Ｆが付与されると、封止体４は荷重Ｆの方向に押し上げられる。
そこで、本実施の形態のリードフレーム５では、図２３に示すように、第１吊りリード１ｅには、第１幅狭部１ｑａおよび第２幅狭部１ｑｂが形成されており、第２吊りリード２ｅには、第１幅狭部２ｑａおよび第２幅狭部２ｑｂが形成されている。
したがって、荷重Ｆが付与された際に、第１幅狭部１ｑａ、第２幅狭部１ｑｂおよび第１幅狭部２ｑａ、第２幅狭部２ｑｂが動くことで第１吊りリード１ｅおよび第２吊りリード２ｅを変形させることができる。
これにより、荷重Ｆによるストレスが吸収され、図２４に示す封止体４の荷重Ｆ方向への変位量Ｚを減少させることができる。
その結果、封止体４とリード（第１リード１および第２リード２）との境界部に作用する応力を低減することができる。つまり、第１リード１および第２リード２と、封止体４の根元とに生じる応力（ストレス）を緩和することができ、パッケージクラックやパッケージカケのポテンシャルを低減することができる。
これにより、図３０に示すクラック２０や図３１に示すカケ３０の発生を低減して半導体装置６の信頼性を向上させることができる。
また、図２５および図２６はリード（ポストリードやダイアイランドリード）を軸とした回転方向Ｑに対する効果を説明するものである。例えば、組立て時や搬送時等において第１リード１や第２リード２が回転した場合、封止体４に回転方向Ｑへのストレス（応力）が付与される。そして、図２６に示すＹ部にストレスが付与される。
そこで、本実施の形態のリードフレーム５では、図２５に示すように、第１吊りリード１ｅには、第１幅狭部１ｑａおよび第２幅狭部１ｑｂが形成されており、第２吊りリード２ｅには、第１幅狭部２ｑａおよび第２幅狭部２ｑｂが形成されている。
したがって、封止体４が回転方向Ｑへ回転しようとした際に、第１幅狭部１ｑａ、第２幅狭部１ｑｂおよび第１幅狭部２ｑａ、第２幅狭部２ｑｂが動くことで第１吊りリード１ｅおよび第２吊りリード２ｅを変形させることができる。
これにより、図２６のＹ部に付与されるストレスが吸収され、その結果、図２５に示す封止体４の第１リード１との境界部や、第２リード２との境界部に付与されるストレスが緩和されるため、クラック２０の起点となる第１リード１の根元（封止体４の第１リード１との境界部）や、第２リード２の根元（封止体４の第２リード２との境界部）を保護することができる。
したがって、半導体装置６の信頼性を向上させることができる。
なお、第１吊りリード１ｅや第２吊りリード２ｅが繋がるタイバー９に、環状部９ｂや第３幅狭部１ｑｃ，２ｑｃが形成されていることにより、上下方向（封止体４の厚さ方向）や回転方向（θ回転）Ｑに対しても封止体４とリードとの境界部に付与される応力をさらに緩和させることができる。
したがって、パッケージクラックやパッケージカケのポテンシャルをさらに低減することができ、半導体装置６の信頼性をさらに向上させることができる。
＜変形例＞
図２７は実施の形態の半導体装置の組立てで用いられる第１変形例のリードフレームの構造を示す部分平面図、図２８は実施の形態の半導体装置の組立てで用いられる第２変形例のリードフレームの構造を示す部分平面図、図２９は図２８のＡ部の構造の一例を示す拡大部分平面図である。
図２７に示す第１変形例は、吊りリードに相当する第１サポートリード１ｐおよび第２サポートリード２ｐを有し、第１サポートリード１ｐが逆さのＴ字型であり、第２サポートリード２ｐは、Ｔ字型である。
なお、第１サポートリード１ｐは、隣り合うタイバー（バーリード）９と接続する第１部分１ｐａと、第１リード１と接続する第２部分１ｐｂとを有している。一方、第２サポートリード２ｐも、隣り合うタイバー９と接続する第３部分２ｐａと、第２リード２と接続する第４部分２ｐｂとを有している。
そして、第１サポートリード１ｐおよび第２サポートリード２ｐのそれぞれは、第１リード１、第２リード２およびタイバー９のうちの少なくとも何れかよりもリード幅が狭い幅狭部を有している。
図２７に示すフレーム構造では、第１サポートリード１ｐと第２サポートリード２ｐのそれぞれの全体が、第１リード１、第２リード２およびタイバー９よりもリード幅が狭くなっている。すなわち、第１サポートリード１ｐおよび第２サポートリード２ｐのそれぞれのリード全体が幅狭部である。
さらに、第１サポートリード１ｐにおける第１部分１ｐａと枠部５ｂとの間に空間部１ｉが形成されており、一方、第２サポートリード２ｐにおける第３部分２ｐａと枠部５ａとの間に空間部２ｉが形成されている。
これにより、例えば、第２サポートリード２ｐが外側に向けて引っ張られるような応力が付与された場合、 Ｔ字型の第２サポートリード２ｐは、それ自体が幅狭部であるため、第２サポートリード２ｐは、空間部２ｉに向けて第４部分２ｐｂを僅かに出っ張らせるように動くことができる。この時、反対側の第１サポートリード１ｐでも、第２部分１ｐｂが第１サポートリード１ｐの動きに追従して僅かに動く。
つまり、第２サポートリード２ｐや第１サポートリード１ｐのそれら自体が幅狭部であるため、Ｔ字型の第２サポートリード２ｐが変形しながら動くのに追従して、逆さのＴ字型の第１サポートリード１ｐも変形しながら動く。
したがって、第１サポートリード１ｐおよび第２サポートリード２ｐが変形して応力（ストレス）を吸収することにより、封止体４とリード（第１リード１および第２リード２）との境界部に作用する応力も低減することができる。
すなわち、第１リード１および第２リード２と、封止体４の根元とに生じる応力（ストレス）を緩和することができ、パッケージクラックやパッケージカケのポテンシャルを低減することができる。その結果、図３０のクラック２０や図３１のカケ３０の発生を低減して半導体装置の信頼性を向上させることができる。
次に、図２８および図２９に示す第２変形例のフレーム構造は、第１サポートリード１ｐの第１部分１ｐａにクランク部１ｒが形成され、一方、第２サポートリード２ｐの第３部分２ｐａにもクランク部２ｒが形成されているものである。
これにより、例えば、第２サポートリード２ｐが外側に向けて引っ張られるような応力が付与された場合、 Ｔ字型の第２サポートリード２ｐには、その第３部分２ｐａにクランク部２ｒが形成されているため、図２９のＴ字型の第２サポートリード２ｐは、空間部２ｉに向けて第４部分２ｐｂを僅かに出っ張らせるように動くことができる。この時、反対側の第１サポートリード１ｐでも、第２部分１ｐｂが第１サポートリード１ｐの動きに追従して僅かに動く。
つまり、Ｔ字型の第２サポートリード２ｐが変形しながら動くのに追従して、逆さのＴ字型の第１サポートリード１ｐも変形しながら動く。
したがって、クランク部２ｒおよびクランク部１ｒが設けられたことにより、第１サポートリード１ｐおよび第２サポートリード２ｐが変形して応力（ストレス）を吸収することができ、封止体４とリード（第１リード１および第２リード２）との境界部に作用する応力も低減させることができる。
また、図２９に示すフレーム構造では、第１サポートリード１ｐにおける第１部分１ｐａと第２部分１ｐｂとの接続部１ｐｃの枠部側に切欠き部１ｐｄが形成され、一方、第２サポートリード２ｐにおける第３部分２ｐａと第４部分２ｐｂとの接続部２ｐｃの枠部側のそれぞれに切欠き部２ｐｄが形成されている。
さらに、タイバー９の第１サポートリード１ｐにおける第１部分１ｐａとの接続部９ａ、および第２サポートリード２ｐにおける第３部分２ｐａとの接続部９ａのそれぞれに、細長い環状部９ｂが形成されている。
そして、タイバー９の環状部９ｂの両側に幅狭部（第３幅狭部１ｑｃ，２ｑｃ）が形成されている。
したがって、切欠き部１ｐｄ，２ｐｄ、環状部９ｂ、幅狭部（第３幅狭部１ｑｃ，２ｑｃ）が形成されているため、付与された応力をさらに緩和させることができ、第１サポートリード１ｐおよび第２サポートリード２ｐに付与される応力（ストレス）をさらに緩和することができる。
これにより、第１リード１および第２リード２と、封止体４の根元とに生じる応力（ストレス）をさらに緩和することができ、パッケージクラックやパッケージカケのポテンシャルをさらに低減することができる。その結果、半導体装置の信頼性をさらに向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施の形態で説明した第１吊りリード１ｅ、第２吊りリード２ｅ、第１サポートリード１ｐおよび第２サポートリード２ｐのそれぞれのリード幅の狭い部分である幅狭部は、第１リード１、第２リード２およびタイバー９の全てのリードに対して細くなくてもよい。つまり、第１リード１、第２リード２およびタイバー９のうちの少なくとも何れか１本に比べて細い（狭い）部分を有していればよい。
１ 第１リード
１ｅ 第１吊りリード
１ｆ 第１部分
１ｇ 第２部分
１ｑ 幅狭部
２ 第２リード
２ｅ 第２吊りリード
２ｆ 第３部分
２ｇ 第４部分
２ｑ 幅狭部
５ リードフレーム
６ 半導体装置
８ 半導体チップ
９ タイバー（バーリード）

Claims (15)

  1. （ａ）チップ搭載部を含む第１リードと、前記第１リードとは反対側に配置された第２リードと、前記第１リードを支持する第１吊りリードと、前記第２リードを支持する第２吊りリードとを備えたリードフレームを準備する工程、
    （ｂ）前記（ａ）工程の後、前記リードフレームの前記チップ搭載部に半導体チップを搭載する工程、
    （ｃ）前記（ｂ）工程の後、前記半導体チップの電極パッドと前記第２リードとを導電性ワイヤによって電気的に接続する工程、
    （ｄ）前記（ｃ）工程の後、前記半導体チップと前記導電性ワイヤと前記第１リードの一部と前記第２リードの一部とを樹脂によって封止する工程、
    を有し、
    前記リードフレームは、その搬送方向に沿って両端に配置された枠部と、前記両端の枠部を繋ぐ複数のバーリードとを備え、
    前記第１吊りリードは、隣り合う前記バーリードと繋がる第１部分と、前記第１部分と交差し、かつ前記第１リードと繋がる第２部分とを有し、
    前記第２吊りリードは、隣り合う前記バーリードと繋がる第３部分と、前記第３部分と交差し、かつ前記第２リードと繋がる第４部分とを有し、
    前記第１吊りリードおよび前記第２吊りリードのそれぞれは、前記第１リード、前記第２リードおよび前記バーリードのうちの少なくとも何れかのリードよりも幅が狭い幅狭部を有する、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第１部分と前記第２部分との接続部と、前記枠部との間、および前記第３部分と前記第４部分との接続部と、前記枠部との間のそれぞれに、空間部が形成されている、半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記第１吊りリードの前記第１部分における前記バーリードとの接続部、および前記第２吊りリードの前記第３部分における前記バーリードとの接続部のそれぞれに、第１切欠き部が形成されている、半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記第１吊りリードにおける前記第１部分と前記第２部分との接続部、および前記第２吊りリードにおける前記第３部分と前記第４部分との接続部のそれぞれに、第２切欠き部が形成されている、半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記第２切欠き部は、前記第２部分および前記第４部分のそれぞれの両側に形成されている、半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記第１吊りリードにおける前記第１部分と前記第２部分との接続部の枠部側、および前記第２吊りリードにおける前記第３部分と前記第４部分との接続部の枠部側のそれぞれに、第３切欠き部が形成されている、半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記バーリードにおける前記第１吊りリードおよび前記第２吊りリードのそれぞれとの接続部に環状部が形成されている、半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記バーリードにおける前記環状部の両側に第４切欠き部が形成されている、半導体装置の製造方法。
  9. 請求項１に記載の半導体装置の製造方法において、
    前記（ｄ）工程の後、前記リードフレームの表面に半田メッキを形成する（ｅ）工程を有し、
    前記（ｅ）工程では、前記第１リードおよび前記第２リードのそれぞれの第５切欠き部に前記半田メッキを形成する、半導体装置の製造方法。
  10. （ａ）チップ搭載部を含む第１リードと、前記第１リードとは反対側に配置された第２リードと、前記第１リードを支持する第１サポートリードと、前記第２リードを支持する第２サポートリードとを備えたリードフレームを準備する工程、
    （ｂ）前記（ａ）工程の後、前記リードフレームの前記チップ搭載部に半導体チップを搭載する工程、
    （ｃ）前記（ｂ）工程の後、前記半導体チップの電極パッドと前記第２リードとを導電性ワイヤによって電気的に接続する工程、
    （ｄ）前記（ｃ）工程の後、前記半導体チップと前記導電性ワイヤと前記第１リードの一部と前記第２リードの一部とを樹脂によって封止する工程、
    を有し、
    前記リードフレームは、その搬送方向に沿って両端に配置された枠部と、前記両端の枠部を繋ぐ複数のバーリードとを備え、
    前記第１サポートリードは、隣り合う前記バーリードと繋がり、前記第１リードおよび前記バーリードのうちの少なくとも何れかよりも幅が狭い幅狭部、もしくはクランク部を有し、
    前記第２サポートリードは、隣り合う前記バーリードと繋がり、前記第２リードおよび前記バーリードのうちの少なくとも何れかよりも幅が狭い幅狭部、もしくはクランク部を有する、半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記第１サポートリードは、前記バーリードと接続する第１部分と、前記第１リードと接続する第２部分とを有し、
    前記第２サポートリードは、前記バーリードと接続する第３部分と、前記第２リードと接続する第４部分とを有する、半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法において、
    前記第１サポートリードにおける前記第１部分と前記枠部との間、および前記第２サポートリードにおける前記第３部分と前記枠部との間のそれぞれに、空間部が形成されている、半導体装置の製造方法。
  13. 請求項１１に記載の半導体装置の製造方法において、
    前記バーリードの前記第１サポートリードにおける前記第１部分との接続部、および前記第２サポートリードにおける前記第３部分との接続部のそれぞれに、環状部が形成されている、半導体装置の製造方法。
  14. 請求項１３に記載の半導体装置の製造方法において、
    前記バーリードの前記環状部の両側に前記幅狭部が形成されている、半導体装置の製造方法。
  15. 請求項１１に記載の半導体装置の製造方法において、
    前記第１サポートリードにおける前記第１部分と前記第２部分との接続部の枠部側、および前記第２サポートリードにおける前記第３部分と前記第４部分との接続部の枠部側のそれぞれに、切欠き部が形成されている、半導体装置の製造方法。
JP2015067633A 2015-03-27 2015-03-27 半導体装置の製造方法 Expired - Fee Related JP6387318B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015067633A JP6387318B2 (ja) 2015-03-27 2015-03-27 半導体装置の製造方法
US15/060,334 US20160284565A1 (en) 2015-03-27 2016-03-03 Semiconductor device manufacturing method
CN201610178903.8A CN106024753A (zh) 2015-03-27 2016-03-25 半导体器件制造方法
HK16112732.0A HK1224432A1 (zh) 2015-03-27 2016-11-04 半導體器件製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015067633A JP6387318B2 (ja) 2015-03-27 2015-03-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016187026A JP2016187026A (ja) 2016-10-27
JP6387318B2 true JP6387318B2 (ja) 2018-09-05

Family

ID=56974401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015067633A Expired - Fee Related JP6387318B2 (ja) 2015-03-27 2015-03-27 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20160284565A1 (ja)
JP (1) JP6387318B2 (ja)
CN (1) CN106024753A (ja)
HK (1) HK1224432A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
JPH1098060A (ja) * 1996-09-21 1998-04-14 Rohm Co Ltd 電子部品の製造方法及びその電子部品の検査方法
JP4801243B2 (ja) * 2000-08-08 2011-10-26 ルネサスエレクトロニクス株式会社 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法
JP2007012657A (ja) * 2005-06-28 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法
JP2007095799A (ja) * 2005-09-27 2007-04-12 Sharp Corp 半導体装置、電子機器および半導体装置の製造方法

Also Published As

Publication number Publication date
CN106024753A (zh) 2016-10-12
JP2016187026A (ja) 2016-10-27
HK1224432A1 (zh) 2017-08-18
US20160284565A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US20210143089A1 (en) Semiconductor package with wettable flank
US6670220B2 (en) Semiconductor device and manufacture method of that
US9029194B2 (en) Making an integrated circuit module with dual leadframes
US8525307B2 (en) Semiconductor device, lead frame assembly, and method for fabricating the same
US20170110340A1 (en) Leadframe package with pre-applied filler material
CN110289248B (zh) 通过3d堆叠解决方案的qfn上的smd集成
US8115288B2 (en) Lead frame for semiconductor device
US9363901B2 (en) Making a plurality of integrated circuit packages
EP3440697B1 (en) Flat no-leads package with improved contact leads
US7671452B1 (en) Microarray package with plated contact pedestals
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
US20130048351A1 (en) Electronic package structure and method for manufacturing same
WO2015015850A1 (ja) モジュールおよびその製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
US20130049180A1 (en) Qfn device and lead frame therefor
JP6387318B2 (ja) 半導体装置の製造方法
EP3319122B1 (en) Semiconductor device with wettable corner leads
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
US11444012B2 (en) Packaged electronic device with split die pad in robust package substrate
KR101650895B1 (ko) 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정
JP2018152390A (ja) 電子部品および電子部品の製造方法
JP2014082312A (ja) 半導体装置の製造方法および半導体装置
JP2017038051A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180813

R150 Certificate of patent or registration of utility model

Ref document number: 6387318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees