KR101650895B1 - 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정 - Google Patents

외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정 Download PDF

Info

Publication number
KR101650895B1
KR101650895B1 KR1020140148967A KR20140148967A KR101650895B1 KR 101650895 B1 KR101650895 B1 KR 101650895B1 KR 1020140148967 A KR1020140148967 A KR 1020140148967A KR 20140148967 A KR20140148967 A KR 20140148967A KR 101650895 B1 KR101650895 B1 KR 101650895B1
Authority
KR
South Korea
Prior art keywords
diode
diode package
lead frame
package
chip
Prior art date
Application number
KR1020140148967A
Other languages
English (en)
Other versions
KR20150051884A (ko
Inventor
칭-혼 리엔
싱-시앙 후앙
싱-짜이 후앙
홍-종 수
Original Assignee
에스에프아이 일렉트로닉스 테크날러지 인코어퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스에프아이 일렉트로닉스 테크날러지 인코어퍼레이티드 filed Critical 에스에프아이 일렉트로닉스 테크날러지 인코어퍼레이티드
Publication of KR20150051884A publication Critical patent/KR20150051884A/ko
Application granted granted Critical
Publication of KR101650895B1 publication Critical patent/KR101650895B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

새로운 칩 스케일 다이오드 패키지는 외부 리드 핀들을 포함하지 않음으로 치수 정확성을 향상시키기 위해 칩 스케일 외관과 같이 소형화되고, 그 결과로 다이오드 패키지는 자동화된 대량 생산을 하도록 자동화장치에 의해 적절하게 생산되며; 생산된 다이오드 패키지는 SMT 다이오드 패키지 또는 어레이-타입 SMT 다이오드가 적용되어 더 유용하게 다양한 기능들을 향상시키기 위한 하나 이상의 다이오드 칩을 포함할 수 있으며, 본 발명의 다이오드 패키지는 연을 함유하지 않는 재료로 제조됨으로 인해 환경 보호에 대한 요건들을 만족시킨다.

Description

외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정{CHIP SCALE DIODE PACKAGE NO CONTAINING OUTER LEAD PINS AND PROCESS FOR PORDUCING THE SAME}
본 발명은 다이오드 패키지들에 관한 것이며, 더 상세하게는 외부 리드 핀들을 포함하지 않는 다이오드 칩 패키지와 다이오드 패키지를 생산하기 위한 공정에 관한 것이다.
도 1에 도시된 바와 같이, 패키징된 IC 또는 반도체소자(80)(반도체 패키지(80)로 약칭됨)는 세 개의 중요한 핵심부품들, 즉, 리드 프레임(81), 본딩 와이어들(82) 및 밀봉된 하우징(83)을 포함한다.
패키징되기 전에, IC 또는 반도체 다이(84)(이하 반도체 칩(84)으로 호칭됨)는 먼저 리드 프레임(81)의 다이 패드(또는 칩 홀더) 상에 본딩되고, 그 다음에 본딩 와이어들(82)은 반도체 칩(84)이 리드 프레임(81)에 전기적으로 연결되도록 반도체소자 제조 중에 반도체 칩(84)과 리드 프레임(81) 사이의 상호연결을 하도록 허용한다. 게다가, 밀봉된 하우징(83)은, 리드 프레임(81) 및 반도체 칩(84)을 패키징하고 이들을 외부환경으로부터 분리시킬 뿐만 아니라, 몇몇의 외부 리드 핀들(또는 콘택트들)(85)이 리드 프레임(81)으로부터 반도체 패키지(80)의 상대적인 측면 표면들(또는 하부표면)로 연장되고 마지막에는 더 연장되어 외부환경에 노출되도록 허용하기 위한 것이다.
반도체 패키지(80)는 PTH(Pin-Through-Hole) 패키지 또는 SMT(Surface-Mount Technology) 패키지로 형성되고, 소켓에 설치하기 위해 사용되거나, 반도체 패키지(80)의 내부기능들을 인쇄회로기판의 외부 계면으로 전달하기 위해 인쇄회로기판에 직접 솔더링될 수 있다.
따라서, 반도체소자의 제조 중에, 리드 프레임(81)은 상이한 리드 프레임들이 다양한 반도체 칩들(84)의 패키지에서 사용하기 위해 적절하게 변형되도록 반도체 패키지(80)의 바람직한 품질을 지배하는 핵심 부품의 역할을 한다.
도 1에 도시된 바와 같이, p-n 접합을 가진 반도체 다이오드 칩(이하 다이오드 칩으로 호칭됨)이 반도체 칩(84)을 대체하도록 선택될 때, 반도체 소자의 제조 중에 반도체 다이오드 패키지(90)(이하 다이오드 패키지(90)로 호칭됨)를 생산하기 위해 선택될 수 있는 도 2에 도시된 상이한 형상의 외부 리드 핀들(85)을 가진 다양한 종류의 리드 프레임들(81)이 존재한다.
현재, 모든 알려진 다이오드 패키지들(90)은 기본 구조로서 형성된 외부 리드 핀들(85)을 가진다. 그러나, 다이오드 패키지들(90)은 외부 리드 핀들(85)을 가지기 때문에 치수 부정확성의 문제를 야기하기 쉬우며, 이 단점은 다이오드 패키지들(90)을 위한 SMT(Surface-Mount Technology) 패키지의 가공 안정성을 저해하고 이에 영향을 미치는 경향이 있다.
선행의 알려진 다이오드 패키지들을 실제 적용에서 더 우수하게 개선하기 위한 본 발명의 주목적은 외부 리드 핀들을 포함하지 않은 더 단순한 구조를 가진 칩 스케일 다이오드 패키지를 제공하는 것이다.
본 발명의 다른 목적은 칩 스케일 다이오드 패키지를 생산하는 공정을 제공하는 것이다.
본 발명의 주목적인 외부 리드 핀들을 포함하지 않은 더 단순한 구조를 가진 칩 스케일 다이오드 패키지를 제공하는 것의 기본 구조는 적어도 다이오드 칩, 다이오드 칩의 상부 및 하부 표면들에 전기적으로 연결된 내부 전극들로 형성된 한 쌍의 미러링된 리드 프레임 전극들(mirrored lead frame electrodes), 미러링된 리드 프레임 전극들의 두 단부들이 밀봉된 케이싱의 상대적인 측면 표면들에 노출되도록 허용하는 것을 제외하고 다이오드 칩과 미러링된 리드 프레임 전극들을 감싸기 위한 밀봉된 케이싱, 및 미러링된 리드 프레임 전극들의 하나의상 응하는 단부와 전기적 접촉을 위해 각각 밀봉된 케이싱의 상대적인 측면 표면들의 하나에 코팅된 두 개의 마주보는 외부 전극들을 포함한다.
본 발명의 다른 목적인 칩 스케일 다이오드 패키지를 생산하는 공정을 제공하는 것은 다음의 단계들을 포함한다:
a) 하나 이상의 리드 프레임 플레이트들 및 이들의 대칭 위치들에 형성된 복수의 포지셔닝 홀들을 가지는 미리 스탬핑된 부품을 준비하는 단계,
b) 미리 스탬핑된 다른 부품으로부터 180도 이동되고 상기 미리 스탬핑된 다른 부품에 대해 미러링된 상기 미리 스탬핑된 부품을 가짐으로써, 단계 a)의 두 개의 동일한 미리 스탬핑된 부품들로부터 형성된 미러링된 미리 스탬핑된 부품들을 배열하고: 그들의 포지셔닝 홀로 그들을 정렬하는 단계;
c) 하나의 상대적인 다이오드 칩을 고정하도록지정된 단계 b)의 미러링된 미리 스탬핑된 부품들의 임의의 미리 결정된 영역에 무연 전도성 페이스트들을 코팅하는 단계;
d) 미러링된 미리 스탬핑된 부품들로부터 하나의 상대적인 리드 프레임 플레이트로 각각 솔더링된 임의의 다이오드 칩이 그 자체의 상부 및 하부표면들을 가지도록 단계 c)에 상응하는 미리 결정된 영역에 정밀하게 솔더링된 하나 이상의 다이오드 칩들을 본딩하는 단계;
e) 밀봉된 케이싱의 일측면 표면에 노출된 일단부를 가지는 모든 리드 프레임 플레이트를 제외하고 단계 d)의 모든 다이오드 칩 및 모든 리드 프레임 플레이트를 감싸기 위해 밀봉된 케이싱을 패키징하는 단계;
f) 모든 외부 전극이 밀봉된 케이싱으로 감싼 미러링된 리드 프레임 전극들에 상응하는 단부와 전기적으로 연결되도록, 코팅, 침지, 증발 또는 스퍼터링 공정에 의해 외부 전극을 단계 e)에 상응하는 리드 프레임 플레이트의 단부가 노출된 밀봉된 케이싱의 각각의 상대적인 측면 표면에 커버하는 단계; 및
g) 외부 리드 핀들을 포함하지 않는 더 단순한 구조를 가지는 칩 스케일 다이오드 패키지를 얻는 단계.
본 발명의 공정에 의해 생산된 칩 스케일 다이오드 패키지는 단일 다이오드 칩을 가지는 SMT 다이오드 패키지 또는 복수의 다이오드 칩들을 가지는 어레이-타입 SMT 다이오드 패키지로서 형성될 수 있다.
개시된 다이오드 패키지는 외부 리드 핀들을 포함하지 않고 다음의 이점들을 가지므로 새로운 것이다:
1. 다이오드 패키지는 칩 스케일 외관과 같이 소형화되고, 외측에 외부 리드 핀들을 남기지 않고 다이오드 패키지의 치수 정확성을 효과적으로 향상시킨다;
2. 외부 리드 핀들을 포함하지 않기 때문에, 본 발명의 공정에 의해 생산된 다이오드 패키지는 다양한 산업적 적용들에서 사용하기에 적합한 다양한 다목적의 기능들을 증가시키고 향상시키기 위해 하나 이상의 다이오드 칩들을 포함할 수 있다;
3. 선행의 알려진 반도체 소자와 비교할 때, 다이오드 패키지는 더 단순한 구조로 인해 자동화 장치를 통한 자동화된 대량생산에 경제적으로 적합하다;
4. 다이오드 패키지는 리드를 포함하는 재료로 제조되지 않기 때문에 환경 보호를 위한 요건들을 만족시킨다.
도 1은 종래의 IC 또는 반도체 패키지를 보여주는 개략도이다.
도 2는 다양한 형상들로 형성된 외부 리드 핀들을 가지는 선행의 알려진 반도체 다이오드 패키지들을 도시한다.
도 3은 외부 리드 핀들을 포함하지 않는 본 발명의 칩 스케일 다이오드 패키지를 보여주는 개략도이다.
도 4는 본 발명의 다이오드 패키지들의 제조 중에 다이오드 칩을 유지하는데 사용되는 두 개의 동일한 리드 프레임들을 보여주는 개략도이다.
도 5는 외부 전극들을 가지지 않는 본 발명의 개시된 다이오드 패키지들의 반제품을 보여주기 위한 부분 단면도이다.
도 6은 외부 전극들을 가지는 본 발명의 개시된 다이오드 패키지들의 완성품을 보여주는 다른 부분 단면도이다.
도 7은 복수의 외부 전극들을 가지는 본 발명의 다이오드 패키지들의 다른 실시예를 보여주는 개략도이다.
도 3을 참조하면, 본 발명의 칩 스케일 다이오드 패키지(10)는, 외부 전극들(60)로 형성된 두 개의 단부들을 가지고 특히 외측으로 노출된 어떤 외부 리드 핀들도 포함하지 않는, 칩 스케일과 같은 전체 패키지 크기로 소형화된 다이오드 패키지로 여기에서 정의된다.
도 4 내지 도 6을 참조하면, 본 발명의 다이오드 패키지(10)는 적어도 다이오드 칩(20), 두 개의 리드 프레임 전극들(또는 내부 전극들로 호칭됨)(33), 밀봉된 케이싱(50) 및 두 개의 외부 전극(60)들을 포함한다.
본 발명의 다이오드 패키지(10)의 기술적인 특징은 다이오드 칩(20) 및 리드 프레임 전극(33)들이 밀봉된 케이싱(50)으로 감싸고, 동일한 구조를 가진 두 리드 프레임 전극(33)들이 각각 설치되고 두 리드 프레임 전극(33)들이 서로로부터 180도 이동되고 서로에 대해 미러링 되도록 허용하는 특정수단에 의해 다이오드 칩(20)의 상부표면 및 하부표면에 연결된다는 것이다. 명료하게 하기 위해, 두 개의 리드 프레임 전극(33)들은 여기에서 미러링된 리드 프레임 전극(33)들(또는 내부 전극들)로 정의된다.
더 상세한 설명을 위해, 각각의 미러링된 리드 프레임 전극들(33)은 다이오드 칩(20)의 상부표면 또는 하부표면상에 연결된 일단부를 가지고, 밀봉된 케이싱(50)의 일 측면 표면으로 연장될 뿐만 아니라 밀봉된 케이싱(50)의 측면 표면상에 이미 코팅된 하나의 상응하는 외부 전극(60)과 전기적으로 연결된 마주보는 단부를 가진다.
따라서, 밀봉된 케이싱(50)으로 감싸진 후의 미러링된 리드 프레임 전극들(33)은 내부 전극들로서 설계되고 다이오드 패키지(10)의 외부 전극(60)들에 전기적으로 연결되며, 그 결과로 다이오드 특성들이 있는 본 발명의 개시된 다이오드 패키지(10)는 반도체 다이오드로서 사용될 수 있다.
도 7을 참조하면, 본 발명의 다른 실시예는 어레이-타입 다이오드 패키지(15)를 개시하는 것이며, 그의 구조는 두 개 이상의 다이오드 칩(20)들을 가지는 것에 추가하여 위에서 언급된 다이오드 패키지(10)의 기본 구조와 동일한 기본 구조를 가지며, 이는 적어도 각각 그의 상부표면 및 하부표면에 설치되고 연결된 상응하는 미러링된 리드 프레임 전극(33)들을 가지는 두 개 이상의 다이오드 칩들(20), 어레이-타입 칩 스케일과 같은 소형화된 패키지크기로 형성하기 위해 모든 다이오드 칩(20)들 및 모든 미러링된 리드 프레임 전극(33)들을 감싸는 밀봉된 케이싱(50), 및 상응하는 미러링된 리드 프레임 전극(33)들과 전기적 연결을 하기 위해 사용하기 위한 복수의 외부 전극들을 포함한다.
본 발명의 다이오드 패키지(10) 또는 어레이-타입다이오드 패키지(15)는 알려진 반도체 다이 본딩 공정에 의해 적절하게 제조되기만 하면 임의의 종류의 반도체 다이오드일 수 있으며, 바람직하게는 TVS 다이오드(transient voltage suppression diode), 쇼트키 다이오드(Schottky diode), 스위치 다이오드, 제너 다이오드(Zener diode) 또는 정류 다이오드(rectifier diode)일 수 있지만, 이들에 한정되지 않는다.
미러링된 리드 프레임 전극(33)들은 Ag, Sn, Cu, Au, Ni, Pd 및 Pt로 이루어진 그룹으로부터 선택된 하나 이상의 무연 전도성 금속들 또는 그의 합금들로 형성되지만, 이들에 한정되지 않는다.
밀봉된 케이싱(50)은 세라믹재료 또는 플라스틱재료로 형성될 수 있고, 바람직하게는 에폭시수지로 형성될 수 있다.
도 4 내지 도 6을 참조하면, 무연 전도성 페이스트(40)로 형성된 전도성 접착층(41)은 집적구조로서 다이오드 칩(20)과 상응하는 미러링된 리드 프레임 전극(33)들을 함께 본딩하는데 사용된다.
무연 전도성 페이스트(40)는 Ag, Sn, Cu, Au, Ni, Pd 및 Pt로 이루어진 그룹으로부터 선택된 하나 이상의 무연 전도성 금속들을 포함하지만, 이들에 한정되지 않는다.
외부 전극(60)들은 코팅, 침지, 증발 또는 스퍼터링 공정을 위한 알려진 공정을 사용하여 제조되며, 외부 전극(60)들은 Ag, Sn, Cu, Au, Ni, Pd 및 Pt로 이루어진 그룹으로부터 선택된 하나 이상의 무연 전도성 금속들 또는 그의 합금들로 형성되지만, 이들에 한정되지 않는다.
다양한 산업적 적용들에서 사용하기 위해 매칭된 바와 같이, 도 3 또는 도 6의 다이오드 패키지(10)는 단일 다이오드 칩(20)을 가지도록 설계되고 SMT 패키지를 가진 칩 스케일 반도체 다이오드(SMT 다이오드 패키지로 약칭됨)로서 패키징되거나, 도 7의 어레이-타입 다이오드 패키지(15)는 복수의 다이오드 칩(20)들을 가지도록 설계되고 SMT 패키지를 가진 어레이-타입 반도체 다이오드(어레이-타입 SMT 다이오드 패키지로 약칭됨)로서 패키징 된다.
도 4에 도시된 바와 같이, 본 발명의 다이오드 패키지(10) 또는 어레이-타입 다이오드 패키지(15)를 생산하기 위한 공정은 미리 스탬핑된 부품(30)이 미리 준비되는 것을 교시하기 위한 것이며, 미리 스탬핑된 부품(30)의 구조는 적어도 서로 평행하게 배열되고 서로 이격된 하나 이상의 리드 프레임 플레이트(31)들, 및 미리 스탬핑된 부품(30) 상의 대칭적 위치에 형성된 복수의 포지셔닝 홀(35)들을 포함한다.
본 발명의 SMT 다이오드 패키지 또는 어레이-타입 SMT 다이오드 패키지의 생산에 관한 핵심 기술적 특징은 두 개의 동일한 미리 스탬핑된 부품(30)들이 일부러 사용되고 서로로부터 180도 이동되며, 그 다음에 배열하고, 두 개의 적층 가능한 미러링된 피스들로서 적층하기 위해 상응하는 포지셔닝 홀(35)들을 따라 이동되는 것이다. 명료하게 하기 위해, 서로로부터 180도 이동되고 서로에 대해 미러링된 두 개의 동일한 미리 스탬핑된 부품(30)들은 여기에서 미러링된 미리 스탬핑된 부품(30)들(mirrored pre-stamped components)로 정의된다.
새로운 미러링된 미리 스탬핑된 부품(30)들은 반도체 다이오드를 생산하는데 적합하므로, 본 발명의 다이오드 패키지(10) 또는 어레이-타입 다이오드 패키지(15)를 자동으로 생산하는 데 있어, 실제로 적용이 사용하기 위한 특정 자동 패킹 장치를 설계하고 다이오드 패키지(10) 또는 어레이-타입 다이오드 패키지(15)를 대량 생산하는데 기여 할 수 있다.
본 발명의 칩 스케일 다이오드 패키지(10) 또는 어레이-타입 다이오드 패키지(15)를 생산하기 위한 공정은 위에서 언급된 SMT 다이오드 패키지들 또는 어레이-타입 SMT 다이오드 패키지들을 생산할 수 있다. 칩 스케일 다이오드 패키지(10)가 설명되는 예로서 취해지며, 이와 동일한 것을 생산하기 위한 공정은 다음의 단계들을 포함한다:
1. 미러링된 미리 스탬핑된 부품(30)들을 배열하는 단계;
도 4에 도시된 바와 같이, 각각 하나 이상의 리드 프레임 플레이트(31)들을 가지는 두 개의 동일한 미리 스탬핑된 부품(30)들이 서로로부터 180도 이동되고, 서로에 대해 미러링 되며, 포지셔닝 홀(35)들을 사용하여 적층되도록 정확한 위치에 배열된다.
2. 무연 전도성 페이스트(40)들을 코팅하는 단계;
도 4에 도시된 바와 같이, 프린팅 또는 코팅공정에 의해, 무연 전도성 페이스트(40)가 다이오드 칩(20)이 이에 정밀하게 고정되도록 계획된 미리스탬핑된부품들(30)의 각각의 리드 프레임플레이트(31) 상에 지정된 미리 결정된 영역에 가해진다.
3. 다이오드 칩(20)을 본딩하고 솔더링하는 단계;
도 4에 도시된 바와 같이, 다이 본더가 각각의 다이오드 칩(20)이 다이오드 칩(20)을 본딩하기 위해 미리 스탬핑된 부품(30)들로부터 배열된 것에 상응하는 리드 프레임 플레이트(31)에 정밀하게 본딩되는 것을 허용하도록 사용된다. 다이 본딩 기술에 의해, 다이오드 칩(20)을 본딩하기 위해 한 세트의 미러링된 미리 스탬핑된 부품(30)들로부터 배열된 두 개의 상응하는 리드 프레임 플레이트들(31)과 하나의 다이오드 칩(20) 사이의 이격된 모든 갭이 무연 전도성 페이스트들(40)로 균일하게 충전된다.
베이킹된 후에, 무연 전도성 페이스트(40)는 전도성 접착층(41)으로 큐어링(cured)되며, 그 결과로 다이오드 칩(20)의 상부 표면에는 제1리드 프레임 플레이트(31)가 본딩되고 다이오드 칩(20)의 하부표면에는 제1 리드 프레임 플레이트(31)로 부터 180도 이동되고 이에 대해 미러링된 제2리드 프레임 플레이트(31)가 본딩되며, 모든 부품들은 솔더링됨으로써 견고하게 본딩된다.
4. 미러링된 리드 프레임 전극들(또는 내부 전극들)(33)을 패키징하고 제조하는 단계;
도 5에 도시된 바와 같이, 상부 및 하부표면들이 상응하는 리드 프레임 플레이트(31)로 솔더링된후에 다이오드 칩(20)은 패키징 몰드 내에 위치되고, 반-용융 수지(semi-molten resin)가 몰드 내에 주입된다.
수지가 큐어링된 후에, 밀봉된 케이싱(50)이 다이오드 칩(20) 및 다이오드 칩(20)을 본딩하기 위해 배열된 두 개의 상응하는 리드 프레임 플레이트(31)들을 감싸도록 형성된다. 디플래싱(deflashing) 및 트리밍(trimming) 후에, 다이오드 칩(20)에 솔더링된 각각의 리드 프레임 플레이트(31)는 밀봉된 케이싱(50)의 하나의 측면 표면으로 연장된 하나의 단부를 가지며, 그 결과로 다이오드 칩(20)의 상부 및 하부 표면들에 솔더링된 두 개의 상응하는 리드 프레임 플레이트(31)들이 밀봉된 케이싱(50)에 대해 미러링된 리드 프레임 전극(33)들(또는 내부 전극들)로서 형성된다.
5. 외부 리드 핀들을 포함하지 않는 완성된 다이오드 패키지(10)를 얻기 위해 외부 전극(60)들을 커버하는 단계;
도 5 및 도 6에 도시된 바와 같이, 밀봉된 케이싱(50)의 각각의 측면 표면은코팅, 은침지 또는 박막공정에 의해 밀봉된 케이싱(50)의 내부 전극(33)들과 전기적으로 연결하기 위해 외부 전극(60)으로 코팅되며, 그 다음에 본 발명의 칩 스케일 다이오드 패키지(10)가 완성된다.
도 3 또는 도 7에 도시된 바와 같이, 어떤 외부 리드 핀들도 포함하지 않는완성된 다이오드 패키지(10)는 물리적 특성들의 측정 후에 다이오드 특성들을 가지며, 그 결과로 본 발명의 다이오드 패키지(10)는 반도체 다이오드로서 사용될 자격을 가지게 된다.
결과적으로, 연을 포함하는 주석 페이스트를 사용하지 않음으로 본 발명의 칩 스케일 다이오드 패키지(10) 또는 어레이-타입 다이오드 패키지(15)를 생산하기 위한 공정은 환경보호의 다양한 국제 요건들을 만족시킨다. 게다가, 외부 리드 핀들을 포함하지 않기 때문에, 제시된 공정에 의해 생산된 칩 스케일 다이오드 패키지(10) 또는 어레이-타입다이오드 패키지(15)는 치수 부정확의 문제가 없고, 패키지안정성을 향상시킬 수 있으며, 특히 자동 대량 생산에 적합하다.
10: 다이오드 패키지
15: 어레이-타입 다이오드 패키지
20: 다이오드 칩
30: 미리 스탬핑된 부품
33: 프레임 전극(내부 전극)
40: 무연 전도성 페이스트
50: 밀봉된 케이싱
60: 외부 전극

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지를 생산하기 위한 공정에 있어서:
    a) 서로 나란히 배열되어 이격된 하나 이상의 리드 프레임 플레이트(31)들 및 대칭적 위치들에 형성된 복수의 포지셔닝 홀(35)들을 가지는 미리 스탬핑된 부품(30)을 준비하는 단계,
    b) 미리 스탬핑된 다른 부품으로부터 180도 이동되고 상기 미리 스탬핑된 다른 부품에 대해 미러링된 상기 미리 스탬핑된 부품을 가짐으로써 단계 a)의 두 개의 동일한 미리 스탬핑된 부품(30)들로 형성되어 미러링된 미리 스탬핑된 부품들을 배열하고, 포지셔닝 홀(35)들로 이들을 정확한 위치에 정렬하는 단계;
    c) 하나의 상대적인 다이오드 칩(20)을 고정하도록 지정된 단계 b)의 미러링된 미리 스탬핑된 부품들의 임의의 미리 결정된 영역에 무연 전도성 페이스트(40)들을 코팅하는 단계;
    d) 임의의 다이오드 칩(20)이 상기 미러링된 미리 스탬핑된 부품들로부터 하나의 관련된 리드 프레임 플레이트(31)와 솔더링된 상부표면 및 동일한 미러링된 미리 스탬핑된 부품들로부터 다른 관련된 리드 프레임 플레이트(31)와 솔더링된 하부표면을 가지도록, TVS 다이오드, 쇼트키 다이오드, 스위치 다이오드, 제너 다이오드 또는 정류 다이오드로 형성하고, 단계 c)에 상응하는 미리 결정된 영역에 정밀하게 솔더링된 하나 이상의 다이오드 칩들을 본딩하는 단계;
    e) 밀봉된 케이싱(50)의 하나의 측면 표면에 노출된 하나의 단부를 가지는 모든 리드 프레임 플레이트(31)를 제외하고 단계 d)의 모든 다이오드 칩(20) 및 모든 리드 프레임 플레이트(31)를 감싸도록 밀봉된 케이싱(50)을 패키징하는 단계; 및
    f) 모든 외부 전극(60)이 상기 밀봉된 케이싱(50)으로 이미 감싼 상기 미러링된 리드 프레임 전극들에 상응하는 단부와 전기적으로 연결되도록, 외부 전극을 단계 e)에 상응하는 리드 프레임 플레이트의 단부가 노출된 밀봉된 케이싱 각각의 상대적인 측면 표면을 커버하고; 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지가 얻어지는 단계를 포함하는 것을 특징으로 하는 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지를 생산하기 위한 공정.
  6. 제5항에 있어서,
    상기 다이오드 패키지는,
    단일 다이오드 칩(20)을 가진 SMT 다이오드 패키지 또는 복수의 다이오드 칩(20)을 가진 어레이-타입 SMT 다이오드 패키지인 것을 특징으로 하는 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지를 생산하기 위한 공정.
KR1020140148967A 2013-11-05 2014-10-30 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정 KR101650895B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102140150A TWI559576B (zh) 2013-11-05 2013-11-05 A chip type diode package element and its manufacturing method
TW102140150 2013-11-05

Publications (2)

Publication Number Publication Date
KR20150051884A KR20150051884A (ko) 2015-05-13
KR101650895B1 true KR101650895B1 (ko) 2016-08-24

Family

ID=52374479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140148967A KR101650895B1 (ko) 2013-11-05 2014-10-30 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정

Country Status (6)

Country Link
US (1) US9165872B2 (ko)
JP (1) JP2015090982A (ko)
KR (1) KR101650895B1 (ko)
CN (1) CN104319268B (ko)
DE (1) DE102014115657A1 (ko)
TW (1) TWI559576B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651830B (zh) * 2015-02-17 2019-02-21 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
KR20180094345A (ko) * 2017-02-15 2018-08-23 주식회사 모다이노칩 칩 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286121A (ja) * 2004-03-30 2005-10-13 Toshiba Corp 半導体装置及びその製造方法
JP2008300483A (ja) * 2007-05-30 2008-12-11 Toshiba Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016111B2 (ja) * 1978-02-03 1985-04-23 株式会社東芝 光結合素子用リ−ドフレ−ム
JPS59143348A (ja) * 1983-02-07 1984-08-16 Hitachi Ltd 電子部品
US5103289A (en) * 1990-02-06 1992-04-07 Square D Company Dual sip package structures
JPH06310362A (ja) * 1993-04-24 1994-11-04 Taiyo Yuden Co Ltd リードフレーム及びその製造方法
US5506174A (en) * 1994-07-12 1996-04-09 General Instrument Corp. Automated assembly of semiconductor devices using a pair of lead frames
EP0770266B1 (en) * 1995-05-12 2000-08-23 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device suitable for surface mounting
US20020113301A1 (en) * 2001-02-20 2002-08-22 Tai Pei Ling Leadless semiconductor package
TWI233195B (en) * 2003-12-19 2005-05-21 Concord Semiconductor Corp Method of distributing conducting adhesive to lead frame
JP5341337B2 (ja) * 2007-10-25 2013-11-13 スパンション エルエルシー 半導体装置及びその製造方法
TWI394176B (zh) * 2009-03-06 2013-04-21 Sfi Electronics Technology Inc 一種晶片型熱敏電阻及其製法
US8981539B2 (en) * 2013-06-10 2015-03-17 Alpha & Omega Semiconductor, Inc. Packaged power semiconductor with interconnection of dies and metal clips on lead frame
US8957510B2 (en) * 2013-07-03 2015-02-17 Freescale Semiconductor, Inc. Using an integrated circuit die configuration for package height reduction
US8987881B2 (en) * 2013-07-10 2015-03-24 Freescale Semiconductor, Inc. Hybrid lead frame and ball grid array package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286121A (ja) * 2004-03-30 2005-10-13 Toshiba Corp 半導体装置及びその製造方法
JP2008300483A (ja) * 2007-05-30 2008-12-11 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
CN104319268B (zh) 2017-12-01
KR20150051884A (ko) 2015-05-13
TW201519475A (zh) 2015-05-16
US20150123254A1 (en) 2015-05-07
TWI559576B (zh) 2016-11-21
CN104319268A (zh) 2015-01-28
DE102014115657A1 (de) 2015-05-07
JP2015090982A (ja) 2015-05-11
US9165872B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
JP6125486B2 (ja) 小型ｓｍｄダイオードパッケージおよびその製造プロセス
CN207781575U (zh) 经封装的电子装置
US20160056097A1 (en) Semiconductor device with inspectable solder joints
US10600703B2 (en) Process for packaging circuit component having copper circuits with solid electrical and thermal conductivities and circuit component thereof
US8106491B2 (en) Methods of forming stacked semiconductor devices with a leadframe and associated assemblies
JP2015176907A (ja) 半導体装置
KR101650895B1 (ko) 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정
CN102468194A (zh) 半导体器件封装方法及半导体器件封装
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
KR101474189B1 (ko) 집적회로 패키지
CN105374763A (zh) 用于封装应力敏感器件的硅保护物
EP3319122B1 (en) Semiconductor device with wettable corner leads
TWI719517B (zh) 一種貼片式單顆小尺寸及陣列型之晶片半導體元件之封裝方法
JP5968827B2 (ja) 半導体パッケージおよびその製造方法
CN114284232A (zh) 一种高密度引脚输出的fcqfn封装结构及制造方法
TWI628756B (zh) 封裝結構及其製作方法
CN106298749B (zh) 发光二极管、电子器件及其制作方法
CN219476684U (zh) 一种含控制元件的smd led
CN104112674B (zh) 半导体封装件的制法
JP2015012160A (ja) モールドパッケージおよびその製造方法
JP2015135849A (ja) 電子部品モジュール及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4