CN114284232A - 一种高密度引脚输出的fcqfn封装结构及制造方法 - Google Patents

一种高密度引脚输出的fcqfn封装结构及制造方法 Download PDF

Info

Publication number
CN114284232A
CN114284232A CN202111648827.XA CN202111648827A CN114284232A CN 114284232 A CN114284232 A CN 114284232A CN 202111648827 A CN202111648827 A CN 202111648827A CN 114284232 A CN114284232 A CN 114284232A
Authority
CN
China
Prior art keywords
bare copper
pins
frame
copper frame
fcqfn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111648827.XA
Other languages
English (en)
Inventor
徐召明
张建东
袁致波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Nanjing Co Ltd
Original Assignee
Huatian Technology Nanjing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Nanjing Co Ltd filed Critical Huatian Technology Nanjing Co Ltd
Priority to CN202111648827.XA priority Critical patent/CN114284232A/zh
Publication of CN114284232A publication Critical patent/CN114284232A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种高密度引脚输出的FCQFN封装结构及制造方法，减小框架引脚间距，提高整个封装结构的集成度，同时降低封装成本。包括刻蚀有多个引脚的裸铜框架，相邻引脚之间的空隙填充有塑封料，形成第一塑封体；裸铜框架正面的引脚贴装有倒装芯片和无源器件，倒装芯片和无源器件外包裹有第二塑封体，裸铜框架背面的引脚裸露在第一塑封体外。通过在原刻蚀好引脚的裸铜框架的背面先进行一次塑封，塑封料填充框架引脚间的空隙，并在正面引脚pad上贴装倒装芯片和无源器件，后通过二次塑封把倒装芯片与无源器件填充包裹起来，利用研磨技术将框架背面塑封体研磨掉，露出框架背面引脚，镀锡后切割成单颗成品。

Description

一种高密度引脚输出的FCQFN封装结构及制造方法
技术领域
本发明涉及集成电路封装技术领域，具体为一种高密度引脚输出的FCQFN封装结构及制造方法。
背景技术
基板是实现高密度互连的载体，复杂的通信类、CPU处理器类、AI智能类芯片封装都必须用到基板，但是基板产能远远不能满足市场需求，且采购成本居高不下。QFN(方形扁平无引脚封装)为表面贴装型封装之一，也是一种无引脚封装，封装成本较低，且由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，能提供卓越的电性能。
但是，框架结构封装之间的引脚间距通常较大，相对于基板倒装芯片来说，无法产生更多引脚输出，实现更多功能芯片封装。
发明内容
为了解决现有技术中存在的问题，本发明提供一种高密度引脚输出的FCQFN封装结构及制造方法，减小框架引脚间距，提高整个封装结构的集成度，同时降低封装成本。
为实现上述目的，本发明提供如下技术方案：
一种高密度引脚输出的FCQFN封装结构，包括刻蚀有多个引脚的裸铜框架，相邻引脚之间的空隙填充有塑封料，形成第一塑封体；
裸铜框架正面的引脚贴装有倒装芯片和无源器件，倒装芯片和无源器件外包裹有第二塑封体，裸铜框架背面的引脚裸露在第一塑封体外。
优选地，所述相邻引脚之间的间距不大于150um。
优选地，所述无源器件与裸铜框架正面的引脚焊接互联。
优选地，所述倒装芯片和裸铜框架正面的引脚之间通过凸点部件互联。
优选地，所述第一塑封体的厚度为裸铜框架厚度的一半。
优选地，所述无源器件采用电阻或电容。
优选地，所述第一塑封体和第二塑封体均采用环氧树脂材料。
一种高密度引脚输出的FCQFN封装结构的制造方法，包括如下步骤，对裸铜框架的正面和背面刻蚀布线，形成多个引脚；
将塑封料填充在引脚之间的空隙内，进行一次塑封；
将无源器件和倒装芯片分别与裸铜框架的正面对应的引脚贴合互联；
利用塑封料将裸铜框架正面的无源器件和倒装芯片包裹起来，进行二次塑封；
将裸铜框架背面的第一塑封体研磨直至露出裸铜框架背面引脚，封装完成。
优选地，所述封装完成后，还包括在裸铜框架背面引脚上镀锡。
优选地，所述对裸铜框架的正面和背面刻蚀布线，形成多个引脚后，在裸铜框架的正面贴膜。
与现有技术相比，本发明具有以下有益效果：
本发明提供一种高密度引脚输出的FCQFN封装结构，通过在原刻蚀好引脚的裸铜框架的背面先进行一次塑封，塑封料填充框架引脚间的空隙，替代基板的复杂走线以及绿油、Core材的覆盖填充，并在正面引脚pad上贴装倒装芯片和无源器件，接着过回流焊焊接，倒装芯片和无源器件与框架引脚Pad之间形成一级互联，后通过二次塑封把倒装芯片与无源器件填充包裹起来，利用研磨技术将框架背面塑封体研磨掉，露出框架背面引脚，镀锡后切割成单颗成品，本发明通过巧妙利用二次塑封技术，框架引脚间距可以蚀刻到150um以下，细间距的框架引脚相对于芯片来说有更多引脚输出，可以组装出高密度引脚输出的芯片或WLCSP产品，无源器件如电阻或电容器件也可以组装焊接，且由于引脚间塑封料的阻隔，能够有效防止锡桥连接，从而整个产品封装结构的厚度降低，同时产品的散热性能得到进一步提升，降低了封装成本，在一定程度上替代了基板，实现一种超薄、高密度FCQFN封装结构。
附图说明
图1为本发明蚀刻框架的截面图；
图2为本发明框架背面贴膜截面图；
图3为本发明框架背面一次塑封截面图；
图4为本发明框架背面撕膜图；
图5为本发明框架正面贴装芯片与无源元器件图；
图6为本发明框架正面二次塑封截面图；
图7为本发明FCQFN封装结构示意图。
图中，与无源器件结合的正面引脚1，与倒装芯片结合的正面引脚2，框架背面引脚3，胶膜4，一次塑封填充料5，无源器件6，倒装芯片7，芯片凸点8，二次塑封填充料9。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面结合附图对本发明做进一步详细描述：
如图7所示，本发明一种高密度引脚输出的FCQFN封装结构，包括刻蚀有多个引脚的裸铜框架，相邻引脚之间的空隙填充有塑封料，形成第一塑封体；
裸铜框架正面的引脚贴装有倒装芯片7和无源器件6，倒装芯片7和无源器件6外包裹有第二塑封体，裸铜框架背面的引脚裸露在第一塑封体外。
其中，引脚包括与无源器件结合的正面引脚1、与倒装芯片结合的正面引脚2以及框架背面引脚3。
本发明提供一种高密度引脚输出的FCQFN封装结构，通过在原刻蚀好引脚的裸铜框架的背面先进行一次塑封，塑封料填充框架引脚间的空隙，替代基板的复杂走线以及绿油、Core材的覆盖填充，并在正面引脚pad上贴装倒装芯片7和无源器件6，接着过回流焊焊接，倒装芯片7和无源器件6与框架引脚Pad之间形成一级互联，后通过二次塑封把倒装芯片7与无源器件6填充包裹起来，利用研磨技术将框架背面塑封体研磨掉，露出框架背面引脚3，镀锡后切割成单颗成品，本发明通过巧妙利用二次塑封技术，框架引脚间距可以蚀刻到150um以下，细间距的框架引脚相对于芯片来说有更多引脚输出，可以组装出高密度引脚输出的芯片或WLCSP产品，无源器件6如电阻或电容器件也可以组装焊接，且由于引脚间塑封料的阻隔，能够有效防止锡桥连接，从而整个产品封装结构的厚度降低，同时产品的散热性能得到进一步提升，降低了封装成本，在一定程度上替代了基板，实现一种超薄、高密度FCQFN封装结构。
进一步地，本发明刻蚀的相邻引脚之间的间距不大于150um，由于引脚之间填充有塑封料，能够满足封装要求的同时尽可能缩小引脚间距，获取更高密度的引脚输出。
本发明所述的无源器件6与裸铜框架正面的引脚焊接互联，首先通过锡膏印刷，采用SMT工艺实现与框架正面引脚的贴合，后通过一次过回流焊与框架正面引脚焊接在一起。
本发明所述的裸铜框架正面的引脚和倒装芯片7之间通过凸点部件互联，首先倒装芯片与框架正面的引脚在高精度设备作用下实现精准贴装结合，其中，最低精度为15um，然后通过一次过回流焊，倒装芯片7的芯片凸点8与框架正面引脚形成焊接连接。
本发明中，所述第一塑封体的厚度最多可以通过研磨技术削薄至裸铜框架厚度的一半，最大限度的减小封装结构的厚度，实现超薄，高密度FCQFN产品，厚度降低能够进一步提升产品散热性能。
其中，所述无源器件6采用电阻或电容。
优选地，所述第一塑封体和第二塑封体均采用环氧树脂材料。
本发明还提供一种高密度引脚输出的FCQFN封装结构的制造方法，能够实现上述封装结构的制备，包括如下步骤，
对裸铜框架的正面和背面刻蚀布线，形成多个引脚；
将塑封料填充在引脚之间的空隙内，进行一次塑封；
将无源器件6和倒装芯片7分别与裸铜框架的正面对应的引脚贴合互联；
利用塑封料将裸铜框架正面的无源器件6和倒装芯片7包裹起来，进行二次塑封；
将裸铜框架背面的第一塑封体研磨直至露出裸铜框架背面引脚3，封装完成。
进一步地，所述封装完成后，还包括在裸铜框架背面引脚3上镀锡，镀锡后根据需求切割成单颗成品，可替代基板作为载体进行各种功能种类芯片的封装。
进一步地，对裸铜框架的正面和背面刻蚀布线，形成多个引脚后，在裸铜框架的背面贴膜，在进行一次塑封时，由于背面贴膜，正面引脚Pad在胶膜的作用下不会被塑封料覆盖，不会影响其散热等功能的实现，覆盖成型后，再撕掉正面胶膜，进行后续贴装。
实施例
本发明提供一种实施例，用于进一步结合附图和实施过程对本发明的封装结构及其制备方法进行详细说明。
如图1所示，为蚀刻框架的截面图，裸铜框架按照客户需求蚀刻布线，其中引脚包括与无源器件结合的正面引脚1、与倒装芯片结合的正面引脚2以及框架背面引脚3，引脚pad均为裸铜，框架厚度为0.207mm。
如图2所示，对框架背面进行贴膜，采用胶膜4贴膜，胶膜4有耐高温，粘性好，黏胶残留低的特点，作用是遮挡框架正面无源器件结合的正面引脚1和与倒装芯片结合的正面引脚2，防止塑封注塑溢料。
如图3所示，对框架背面进行一次塑封，一次塑封填充料5填充框架与无源器件结合的正面引脚1、与倒装芯片结合的正面引脚2以及框架背面引脚3间的空隙，与无源器件结合的正面引脚1和与倒装芯片结合的正面引脚2之间被一次塑封填充料5隔开。
如图4所示，将框架背面的软膜撕掉，准备下一步贴装。
如图5所示，为框架正面贴装芯片与无源器件图，无源器件6(电阻或电容)通过锡膏印刷和SMT工艺实现与正面引脚的贴合，倒装芯片7与框架正面引脚在高精度设备作用下实现精准贴装结合，最低精度15um；然后一次过回流焊，无源器件6(电阻或电容)通过锡膏与框架正面引脚形成焊接，倒装芯片7的芯片凸点8与框架正面引脚形成焊接连接。
如图6所示，对框架正面进行二次塑封，目的是二次塑封填充料9填充无源器件6(电阻或电容)与倒装芯片7，作业过程不能有填充空洞、分层，填充不满的问题。
如图7所示，对框架背面塑封料研磨，目的是研磨掉一次塑封填充料5的相应厚度，露出框架背面引脚3。整个产品结构已经完成二次塑封与研磨，后面继续在框架背面引脚3上镀锡，在塑封体上打印印章，最后切割成单颗成品。
以上发明提供了一种低成本、高密度引脚输出的FCQFN产品解决方案，可以在此基础上灵活设计与运用，填补FCQFN原本的设计缺陷。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (10)

1.一种高密度引脚输出的FCQFN封装结构，其特征在于，包括刻蚀有多个引脚的裸铜框架，相邻引脚之间的空隙填充有塑封料，形成第一塑封体；
裸铜框架正面的引脚贴装有倒装芯片(7)和无源器件(6)，倒装芯片(7)和无源器件(6)外包裹有第二塑封体，裸铜框架背面的引脚裸露在第一塑封体外。
2.根据权利要求1所述的一种高密度引脚输出的FCQFN封装结构，其特征在于，所述相邻引脚之间的间距不大于150um。
3.根据权利要求1所述的一种高密度引脚输出的FCQFN封装结构，其特征在于，所述无源器件(6)与裸铜框架正面的引脚焊接互联。
4.根据权利要求1所述的一种高密度引脚输出的FCQFN封装结构，其特征在于，所述倒装芯片(7)和裸铜框架正面的引脚之间通过凸点部件互联。
5.根据权利要求1所述的一种高密度引脚输出的FCQFN封装结构，其特征在于，所述第一塑封体的厚度为裸铜框架厚度的一半。
6.根据权利要求1所述的一种高密度引脚输出的FCQFN封装结构，其特征在于，所述无源器件(6)采用电阻或电容。
7.根据权利要求1所述的一种高密度引脚输出的FCQFN封装结构，其特征在于，所述第一塑封体和第二塑封体均采用环氧树脂材料。
8.一种高密度引脚输出的FCQFN封装结构的制造方法，其特征在于，基于权利要求1-7任一项的封装结构，包括如下步骤，
对裸铜框架的正面和背面刻蚀布线，形成多个引脚；
将塑封料填充在引脚之间的空隙内，进行一次塑封；
将无源器件(6)和倒装芯片(7)分别与裸铜框架的正面对应的引脚贴合互联；
利用塑封料将裸铜框架正面的无源器件(6)和倒装芯片(7)包裹起来，进行二次塑封；
将裸铜框架背面的第一塑封体研磨直至露出裸铜框架背面引脚(3)，封装完成。
9.根据权利要求8所述的一种高密度引脚输出的FCQFN封装结构的制造方法，其特征在于，所述封装完成后，还包括在裸铜框架背面引脚(3)上镀锡。
10.根据权利要求8所述的一种高密度引脚输出的FCQFN封装结构的制造方法，其特征在于，所述对裸铜框架的正面和背面刻蚀布线，形成多个引脚后，在裸铜框架的正面贴膜。
CN202111648827.XA 2021-12-29 2021-12-29 一种高密度引脚输出的fcqfn封装结构及制造方法 Pending CN114284232A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111648827.XA CN114284232A (zh) 2021-12-29 2021-12-29 一种高密度引脚输出的fcqfn封装结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111648827.XA CN114284232A (zh) 2021-12-29 2021-12-29 一种高密度引脚输出的fcqfn封装结构及制造方法

Publications (1)

Publication Number Publication Date
CN114284232A true CN114284232A (zh) 2022-04-05

Family

ID=80878482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111648827.XA Pending CN114284232A (zh) 2021-12-29 2021-12-29 一种高密度引脚输出的fcqfn封装结构及制造方法

Country Status (1)

Country Link
CN (1) CN114284232A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799075A (zh) * 2023-01-31 2023-03-14 江苏长电科技股份有限公司 封装框架及其制作方法、封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799075A (zh) * 2023-01-31 2023-03-14 江苏长电科技股份有限公司 封装框架及其制作方法、封装结构
CN115799075B (zh) * 2023-01-31 2023-05-05 江苏长电科技股份有限公司 封装框架及其制作方法、封装结构

Similar Documents

Publication Publication Date Title
CN1937194A (zh) 制作叠层小片封装的方法
US20020031867A1 (en) Semiconductor device and process of production of same
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
TW571406B (en) High performance thermally enhanced package and method of fabricating the same
CN114284232A (zh) 一种高密度引脚输出的fcqfn封装结构及制造方法
CN112768437B (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
CN110349933A (zh) 一种晶圆键合堆叠芯片的封装结构及制备方法
CN103531549A (zh) 半导体芯片封装结构和封装方法
KR101474189B1 (ko) 집적회로 패키지
CN111987002A (zh) 一种封装体成型方法
CN110677986A (zh) 电路板结构
US20040152242A1 (en) Device package utilizing interconnect strips to make connections between package and die
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN102403236A (zh) 芯片外露的半导体器件及其生产方法
CN201838581U (zh) 四面无引脚封装结构
KR101650895B1 (ko) 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정
CN108630626A (zh) 无基板封装结构
KR101432486B1 (ko) 집적회로 패키지 제조방법
CN205621701U (zh) 一种面阵列无引脚csp封装件
JP2003273309A (ja) リードフレーム及び半導体装置並びにそれらの製造方法
CN110299328A (zh) 一种堆叠封装器件及其封装方法
CN106298749B (zh) 发光二极管、电子器件及其制作方法
CN213401181U (zh) 一种芯片结构
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
CN100428454C (zh) 卷带下芯片封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination